Microchip Technology Core JTAG מדריך למשתמש של מעבדי ניפוי באגים
Microchip Technology CoreJTAGמעבדי ניפוי באגים

תוֹכֶן לְהַסתִיר
1 מָבוֹא
2 תיאור פונקציונלי
2.1 שרשרת מכשיר
3 מִמְשָׁק
4 הרשמה מפה ותיאורים
5 זרימת כלי
5.1 רִשָׁיוֹן
5.2 הגדרת CoreJTAGאיתור באגים ב-SmartDesign
5.3 זרימת סימולציה
5.4 סינתזה בליברו
5.5 מקום ומסלול בליברו
5.6 תכנות מכשיר
6 שילוב מערכת
6.1 עיצוב ברמת מערכת עבור IGLOO2/RTG4
6.2 עיצוב ברמת מערכת עבור SmartFusion2
6.3 UJTAG_SEC
7 אילוצי עיצוב
8 היסטוריית גרסאות
9 שירות הודעות על שינוי מוצר
10 תכונת הגנת קוד של התקני מיקרו-שבב
11 הודעה משפטית
12 מסמכים / משאבים
12.1 הפניות
13 פוסטים קשורים

מָבוֹא

Core JTAG Debug v4.0 מקל על החיבור של Joint Test Action Group (JTAG) מעבדי ליבה רכה תואמים ל-JTAG פינים של TAP או כללי קלט/פלט (GPIO) לניפוי באגים. ליבת IP זו מאפשרת איתור באגים של 16 מעבדי ליבה רכה לכל היותר בתוך התקן בודד, ומספקת גם תמיכה באיתור באגים של מעבדים בארבעה התקנים נפרדים באמצעות GPIO.

תכונות

CoreJTAGלניפוי באגים יש את התכונות העיקריות הבאות:

  • מספק גישה לבד ל-JTAG ממשק דרך ה-JTAG בֶּרֶז.
  • מספק גישה לבד ל-JTAG ממשק דרך פיני GPIO.
  • מגדיר את תמיכת קוד ה-IR עבור ה-JTAG מנהור.
  • תומך בקישור של מכשירים מרובים דרך ה-JTAG בֶּרֶז.
  • תומך בריבוי מעבדים באגים.
  • מקדם אותות שעון נפרדים ואיפוס למשאבי הניתוב הנמוכים.
  • תומך באיפוס יעד אקטיבי-נמוך וגם פעיל-גבוה.
  • תומך ב-JTAG ממשק צג אבטחה (UJTAG_SEC) עבור התקני PolarFire.

גרסת ליבה
מסמך זה חל על CoreJTAGאיתור באגים v4.0

משפחות נתמכות

  • PolarFire®
  • RTG4™
  • IGLOO® 2
  • SmartFusion® 2
  • SmartFusion
  • ProASIC3/3E/3L
  • אִיגְלוּ
  • IGLOOe/+

ניצול וביצועי המכשיר

נתוני שימוש וביצועים מפורטים בטבלה הבאה עבור משפחות המכשירים הנתמכים. הנתונים המפורטים בטבלה זו הינם אינדיקטיביים בלבד. ניצול המכשיר והביצועים הכוללים של הליבה תלויים במערכת.
טבלה 1. שימוש וביצועי המכשיר

מִשׁפָּחָה רצף אריחים קומבינטורי סַך הַכֹּל ניצול הֶתקֵן סך הכל ביצועים (MHz)
PolarFire 17 116 299554 MPF300TS 0.04 111.111
RTG4 19 121 151824 RT4G150 0.09 50
SmartFusion2 17 120 56340 M2S050 0.24 69.47
IGLOO2 17 120 56340 M2GL050 0.24 68.76
SmartFusion 17 151 4608 A2F200M3F 3.65 63.53
אִיגְלוּ 17 172 3072 AFL125V5 6.15 69.34
ProASIC3 17 157 13824 A3P600 1.26 50

פֶּתֶק: הנתונים בטבלה זו הושגו באמצעות Verilog RTL עם הגדרות סינתזה ופריסה טיפוסיות על -1 חלקים. פרמטרים או כלליים ברמה העליונה נותרו בהגדרות ברירת המחדל.

תיאור פונקציונלי

CoreJTAGאיתור באגים משתמש ב-UJTAG מאקרו קשה כדי לספק גישה ל-JTAG ממשק ממארג FPGA. ה-UJTAG מאקרו קשיח מאפשר חיבור לפלט של בקר MSS או ASIC TAP מהבד. רק מופע אחד של ה-UJTAG מאקרו מותר בבד.
איור 1-1. CoreJTAGתרשים בלוקים באגים
תרשים בלוקים

CoreJTAGאיתור באגים מכיל מופע של ה-uj_jtag בקר מנהרה, המיישם JTAG בקר מנהרה כדי להקל על JTAG מנהור בין מתכנת FlashPro לבין מעבד ליבה רכה מטרה. המעבד הרך מחובר דרך ה-J של ה-FPGA הייעודיTAG סיכות ממשק. סריקות IR מה-JTAG הממשק אינו נגיש במארג FPGA. לפיכך, פרוטוקול המנהרה נדרש כדי להקל על סריקות IR ו-DR ליעד ניפוי הבאגים, התומך בתקן התעשייה JTAG מִמְשָׁק. בקר המנהרה מפענח את חבילת המנהרה המועברת כסריקת DR ומייצר סריקת IR או DR כתוצאה מכך, בהתבסס על התוכן של חבילת המנהרה ותכולת אוגר ה-IR המסופק באמצעות UIREG. בקר המנהרה מפענח גם את חבילת המנהרה, כאשר התוכן של אוגר ה-IR תואם את קוד ה-IR שלו.

איור 1-2. פרוטוקול מנות מנהרה
פרוטוקול מנות מנהרה

פרמטר תצורה מספק תצורה של קוד ה-IR המשמש את בקר המנהרה. כדי להקל על איתור באגים של מעבדי ליבה רכה מרובים בתוך עיצוב יחיד, מספר בקרי המנהרה המוצגים ניתנים להגדרה מ-1-16, ומספקים JTAG ממשק תואם לכל מעבד יעד. כל מעבדי יעד אלו ניתנים להתייחסות באמצעות קוד IR ייחודי המוגדר בזמן המופע.

מאגר CLKINT או BFR מופעל על קו TGT_TCK של כל ממשק ניפוי באגים של מעבד היעד.

קו URSTB מה-UJTAG מאקרו (TRSTB) מקודם למשאב עולמי בתוך CoreJTAGלנפות. מהפך אופציונלי ממוקם על קו TGT_TRST בתוך CoreJTAGאיתור באגים לחיבור ליעד באגים, אשר לאחר מכן צפוי להיות מחובר למקור איפוס אקטיבי-גבוה. הוא מוגדר כאשר ההנחה היא שאות ה-TRSTB הנכנס מה-JTAG TAP פעיל נמוך. אם תצורה זו דורשת יעד ניפוי באגים אחד או יותר, משאב ניתוב עולמי נוסף ייצרך.

קו URSTB מה-UJTAG מאקרו (TRSTB) מקודם למשאב עולמי בתוך CoreJTAGלנפות. מהפך אופציונלי ממוקם על קו TGT_TRST בתוך CoreJTAGאיתור באגים לחיבור ליעד באגים, אשר לאחר מכן צפוי להיות מחובר למקור איפוס אקטיבי-גבוה. הוא מוגדר כאשר ההנחה היא שאות ה-TRSTB הנכנס מה-JTAG TAP פעיל נמוך. TGT_TRSTN הוא ברירת המחדל של הפלט הנמוך הפעיל עבור יעד ניפוי הבאגים. אם תצורה זו דורשת יעד ניפוי באגים אחד או יותר, משאב ניתוב עולמי נוסף ייצרך.

איור 1-3. CoreJTAGאיתור באגים בנתונים סדרתיים ושעון
נתונים סדרתיים ושעון

שרשרת מכשיר

עיין במדריך למשתמש של תכנות FPGA עבור לוח הפיתוח או המשפחה הספציפיים. כל לוח פיתוח עשוי לפעול בכרך אחרtages, ואתה יכול לבחור לאמת אם זה אפשרי עם פלטפורמות הפיתוח שלהם. כמו כן, אם אתה משתמש במספר לוחות פיתוח, ודא שיש להם בסיס משותף.

דרך FlashPro Header
כדי לתמוך בשרשור של התקנים מרובים בבד באמצעות הכותרת של FlashPro, מופעים מרובים של uj_jtag נדרשים. גרסה זו של הליבה מספקת גישה למקסימום של 16 ליבות ללא צורך באינסטציה ידנית של uj_jtag. לכל ליבה יש קוד IR ייחודי (מ-0x55 עד 0x64) שיספק גישה לליבה הספציפית התואמת לקוד המזהה.

איור 1-4. מעבדים מרובים במכשיר בודד מכשיר בודד
מכשיר בודד

כדי להשתמש ב-CoreJTAGבצע ניפוי באגים במספר מכשירים, אחד מהמכשירים צריך להפוך למאסטר. מכשיר זה מכיל את ה-CoreJTAGניפוי הליבה. כל מעבד מחובר לאחר מכן באופן הבא:
איור 1-5. מעבדים מרובים בשני מכשירים
על פני שני מכשירים

כדי לנפות באגים בליבה בלוח אחר, ה-JTAG אותות מ-CoreJTAGניפוי באגים מקודמים לסיכות ברמה העליונה ב-SmartDesign. אלה מחוברים לאחר מכן ל-JTAG אותות ישירות על המעבד.
פֶּתֶק: א CoreJTAGאיתור באגים, בעיצוב הלוח השני, הוא אופציונלי. שימו לב שה-UJ_JTAG מאקרו וכותרת FlashPro אינם בשימוש בעיצוב הלוח השני.

כדי לבחור מעבד לניפוי באגים ב-SoftConsole, לחץ על תצורות ניפוי הבאגים ולאחר מכן לחץ על הכרטיסייה Debugger.

הפקודה, המוצגת בתמונה הבאה, מבוצעת.

איור 1-6. תצורת באגים UJ_JTAG_IRCODE
תצורת באגים

ה-UJ_JTAGניתן לשנות את _IRCODE בהתאם לאיזה מעבד אתה מנקה באגים. למשלample: לאיתור באגים במעבד במכשיר 0, ה-UJ_JTAGניתן להגדיר את _IRCODE ל-0x55 או 0x56.

דרך GPIO
כדי לבצע ניפוי באגים באמצעות GPIO, הפרמטר UJTAG _BYPASS נבחר. ניתן לאתר ליבה אחת וארבעה באגים באמצעות כותרות או פינים של GPIO. כדי להפעיל הפעלת ניפוי באגים באמצעות GPIOs מ-SoftConsole v5.3 ומעלה, יש להגדיר את תצורת ניפוי הבאגים באופן הבא:
איור 1-7. Debugger Configuration GPIO
תצורת באגים

פֶּתֶק: אם אתה מנקה באגים באמצעות GPIO, אינך יכול לבצע ניפוי באגים במעבד במקביל דרך ה-FlashPro Header או ה- Embedded FlashPro5, בלוחות הפיתוח. למשלample: FlashPro Header או Embedded FlashPro5 זמינים כדי להקל על ניפוי באגים באמצעות Identify או SmartDebug.
איור 1-8. איתור באגים באמצעות פיני GPIO
איתור באגים באמצעות פיני GPIO

שרשור מכשירים באמצעות פינים GPIO
כדי לתמוך בשרשור של מכשירים מרובים באמצעות GPIO, ה-UJTAGיש לבחור פרמטר _BYPASS. אז ניתן לקדם את האותות TCK, TMS ו-TRSTb ליציאות ברמה העליונה. לכל מעבדי היעד יש TCK, TMS ו-TRSTb. אלה אינם מוצגים להלן.
איור 1-9. שרשור מכשיר באמצעות פיני GPIO
שרשרת מכשיר

ב-J בסיסיTAG שרשרת, ה-TDO של מעבד מתחבר ל-TDI של מעבד אחר, והוא ממשיך עד שכל המעבדים משורשרים, באופן זה. ה-TDI של המעבד הראשון וה-TDO של המעבד האחרון מתחברים ל-JTAG מתכנת משרשר את כל המעבדים. ה-JTAG אותות מהמעבדים מנותבים ל-CoreJTAGאיתור באגים, היכן שניתן לשרשר אותם. אם השרשור בין התקנים מרובים הושלם, המכשיר עם CoreJTAGאיתור באגים הופך למכשיר הראשי.

בתרחיש ניפוי באגים GPIO, שבו לא מוקצה קוד IR לכל מעבד, נעשה שימוש בסקריפט OpenOCD שונה כדי לבחור באיזה מכשיר מתבצע איתור באגים. סקריפט OpenOCD משתנה כדי לבחור באיזה מכשיר בוצע ניפוי באגים. עבור עיצוב Mi-V, ה file נמצא במיקום ההתקנה של SoftConsole, תחת ה-openocd/scripts/board/ microsemi-riscv.cfg. עבור המעבדים האחרים, ה files נמצאים באותו מיקום openocd.
פֶּתֶק:  יש לעדכן גם את אפשרויות תצורת ניפוי באגים, אם file שונה שם

איור 1-10. איתור באגים
איתור באגים

פתח את שם המשתמש-riscv-gpio-chain.cfg, להלן דוגמהampמה שחייבים לראות:

איור 1-11. תצורת MIV File
תצורת MIV File

ההגדרות הבאות פועלות עבור ניפוי באגים של מכשיר יחיד באמצעות GPIO. לצורך איתור באגים בשרשרת, יש להוסיף פקודות נוספות, כך שהמכשירים שלא מנותו באגים יועברו למצב עוקף.
תצורת MIV File

עבור שני מעבדים בשרשרת, הסעיפים הבאיםampהפקודה le מבוצעת:
תצורת MIV File

זה מאפשר איתור באגים של Target softcore Processor 1 על ידי הכנסת Target softcore Processor 0 למצב מעקף. כדי לנפות באגים במעבד ה-Softcore Target 0, נעשה שימוש בפקודה הבאה:
תצורת MIV File

פֶּתֶק:  ההבדל היחיד בין שתי התצורות הללו הוא שהמקור, שקורא לתצורת Microsemi RISCV file (microsemi-riscv.cfg) או במקום הראשון, בעת איתור באגים של Target softcore Processor 0, או שנית, בעת איתור באגים של Target Softcore Processor 1. עבור יותר משני התקנים בשרשרת, j נוסףtag מתווסף newtaps. למשלample, אם יש שלושה מעבדים בשרשרת, אזי נעשה שימוש בפקודה הבאה:
תצורת MIV File

איור 1-12. לְשֶׁעָבַרampמערכת Debug
Exampמערכת Debug

מִמְשָׁק

הסעיפים הבאים דנים במידע הקשור לממשק.

פרמטרי תצורה

אפשרויות התצורה עבור CoreJTAGניפוי באגים מתוארים בטבלה הבאה. אם נדרשת תצורה שאינה ברירת המחדל, השתמש בתיבת הדו-שיח Configuration ב-SmartDesign כדי לבחור את הערכים המתאימים לאפשרויות הניתנות להגדרה.
טבלה 2-1. CoreJTAGאיתור באגים אפשרויות תצורה

שֵׁם טווח תקף בְּרִירַת מֶחדָל תֵאוּר
NUM_DEBUG_TGTS 1-16 1 מספר יעדי ניפוי באגים הזמינים דרך FlashPro (UJTAG_DEBUG = 0) הוא 1-16. מספר יעדי ניפוי באגים הזמינים דרך GPIO (UJTAG_DEBUG = 1) הוא 1-4.
IR_CODE_TGT_x 0X55-0X64 0X55 JTAG קוד IR, אחד לכל יעד ניפוי באגים. הערך שצוין חייב להיות ייחודי ליעד ניפוי באגים זה. בקר המנהרה המשויך לממשק יעד ניפוי באגים זה מניע רק את ה-TDO ומניע את ממשק ניפוי הבאגים, כאשר התוכן של אוגר ה-IR תואם את קוד ה-IR הזה.
TGT_ACTIVE_HIGH_RESET_x 0-1 0 0: פלט TGT_TRSTN_x מחובר לצורה גלובלית של פלט URSTB פעיל-נמוך של ה-UJTAG מאקרו.1: פלט TGT_TRST מחובר באופן פנימי לצורה הפוכה גלובלית של פלט URSTB אקטיבי-נמוך של ה-UJTAG מאקרו. משאב ניתוב גלובלי נוסף נצרך אם פרמטר זה מוגדר ל-1 עבור יעד ניפוי באגים כלשהו.
UJTAG_לַעֲקוֹף 0-1 0 0: Debug של GPIO מושבת, Debug זמין דרך ה-FlashPro Header או Embedded FlashPro5.1: Debug של GPIO מופעל, Debug זמין דרך סיכות GPIO שנבחרו על ידי משתמש בלוח.פֶּתֶק:  כאשר איתור הבאגים מתבצע באמצעות GPIO, פקודת ניפוי הבאגים הבאה מבוצעת באפשרויות ניפוי הבאגים של SoftConsole: "-command "set FPGA_TAP N"".
UJTAG_SEC_EN 0-1 0 0: UJTAG מאקרו נבחר אם UJTAG_BYPASS = 0. 1: UJTAGמאקרו _SEC נבחר אם UJTAG_BYPASS= 0.פֶּתֶק:  פרמטר זה חל רק על PolarFire. כלומר, משפחה = 26.

תיאורי אותות
הטבלה הבאה מפרטת את תיאורי האותות עבור CoreJTAGלְנַפּוֹת.
טבלה 2-2. CoreJTAGאיתור באגים של אותות קלט/פלט

שֵׁם טווח תקף בְּרִירַת מֶחדָל תֵאוּר
NUM_DEBUG_TGTS 1-16 1 מספר יעדי ניפוי באגים הזמינים דרך FlashPro (UJTAG_DEBUG = 0) הוא 1-16. מספר יעדי ניפוי באגים הזמינים דרך GPIO (UJTAG_DEBUG = 1) הוא 1-4.
IR_CODE_TGT_x 0X55-0X64 0X55 JTAG קוד IR, אחד לכל יעד ניפוי באגים. הערך שצוין חייב להיות ייחודי ליעד ניפוי באגים זה. בקר המנהרה המשויך לממשק יעד ניפוי באגים זה מניע רק את ה-TDO ומניע את ממשק ניפוי הבאגים, כאשר התוכן של אוגר ה-IR תואם את קוד ה-IR הזה.
TGT_ACTIVE_HIGH_RESET_x 0-1 0 0: פלט TGT_TRSTN_x מחובר לצורה גלובלית של פלט URSTB פעיל-נמוך של ה-UJTAG מאקרו.1: פלט TGT_TRST מחובר באופן פנימי לצורה הפוכה גלובלית של פלט URSTB אקטיבי-נמוך של ה-UJTAG מאקרו. משאב ניתוב גלובלי נוסף נצרך אם פרמטר זה מוגדר ל-1 עבור יעד ניפוי באגים כלשהו.
UJTAG_לַעֲקוֹף 0-1 0 0: Debug של GPIO מושבת, Debug זמין דרך ה-FlashPro Header או Embedded FlashPro5.1: Debug של GPIO מופעל, Debug זמין דרך סיכות GPIO שנבחרו על ידי משתמש בלוח.פֶּתֶק:  כאשר איתור הבאגים מתבצע באמצעות GPIO, פקודת ניפוי הבאגים הבאה מבוצעת באפשרויות ניפוי הבאגים של SoftConsole: "-command "set FPGA_TAP N"".
UJTAG_SEC_EN 0-1 0 0: UJTAG מאקרו נבחר אם UJTAG_BYPASS = 0. 1: UJTAGמאקרו _SEC נבחר אם UJTAG_BYPASS= 0.פֶּתֶק:  פרמטר זה חל רק על PolarFire. כלומר, משפחה = 26.

הערות:

  • כל האותות ב-JTAG יש לקדם את רשימת יציאות TAP לעיל ליציאות ברמה העליונה ב-SmartDesign.
  • יציאות SEC זמינות רק כאשר UJTAG_SEC_EN מופעל באמצעות CoreJTAGGUI של הגדרת באגים.
  • היזהר במיוחד בעת חיבור כניסת EN_SEC. אם EN_SEC מקודם ליציאה ברמה העליונה (פין קלט התקן), עליך לגשת ל-Configure I/O States במהלך JTAG קטע תכנות של עיצוב תוכנית בזרימת Libero וודא שמצב I/0 (פלט בלבד) עבור יציאת EN_SEC מוגדר ל-1.

הרשמה מפה ותיאורים

אין רישום עבור CoreJTAGלְנַפּוֹת.

זרימת כלי

הסעיפים הבאים דנים במידע הקשור לזרימת כלים.

רִשָׁיוֹן

אין צורך ברישיון כדי להשתמש בליבת IP זו עם Libero SoC.

RTL
קוד RTL מלא מסופק עבור הליבה וספסלי הבדיקה, המאפשר יצירת הליבה באמצעות SmartDesign. ניתן לבצע סימולציה, סינתזה ופריסה בתוך Libero SoC.

SmartDesign
אקסampלה מופע view של CoreJTAGאיתור באגים מוצג באיור הבא. למידע נוסף על שימוש ב-SmartDesign ליצירת ליבות ויצירת מופעים, עיין במדריך השימוש ב-DirectCore ב-Libero® SoC.
איור 4-1. SmartDesign CoreJTAGמופע ניפוי באגים View באמצעות JTAG כּוֹתֶרֶת
SmartDesign

איור 4-2. SmartDesign CoreJTAGאיתור באגים במופע באמצעות GPIO Pins
SmartDesign

הגדרת CoreJTAGאיתור באגים ב-SmartDesign

הליבה מוגדרת באמצעות תצורת GUI ב-SmartDesign. אקסample של ה-GUI מוצג באיור הבא.
איור 4-3. הגדרת CoreJTAGאיתור באגים ב-SmartDesign
SmartDesign

עבור PolarFire, UJTAG_SEC בוחר את ה-UJTAGמאקרו _SEC במקום UJTAG מאקרו כאשר UJTAG_BYPASS מושבת. זה מתעלם עבור כל שאר המשפחות.
מספר יעדי ניפוי באגים ניתן להגדרה עד 16 יעדי ניפוי באגים, עם UJTAG_BYPASS מושבת ועד 4 יעדי ניפוי באגים, עם UJTAG_BYPASS מופעל.
UJTAG_BYPASS בוחר באגים דרך UJTAG ואת הכותרת של FlashPro, ואיתור באגים דרך פיני GPIO.
קוד היעד # IR הוא ה-JTAG קוד IR שניתן ליעד ניפוי הבאגים. זה חייב להיות ערך ייחודי בטווח שצוין ב טבלה 2-1.

זרימת סימולציה

שולחן בדיקה למשתמש מסופק עם CoreJTAGלנפות. כדי להפעיל סימולציות:

  1. בחר את זרימת ספסל הבדיקה של המשתמש בתוך SmartDesign.
  2. לחץ על שמור וצור בחלונית צור. בחר את שולחן הבדיקה של המשתמש מ-Core Configuration GUI.

כאשר SmartDesign מייצר את פרויקט Libero, הוא מתקין את שולחן הבדיקה של המשתמש fileס. כדי להפעיל את שולחן הבדיקה של המשתמש:

  1. הגדר את שורש העיצוב ל-CoreJTAGאיתור באגים בחלונית היררכיית העיצוב של Libero.
  2. לחץ על Verify Pre-Synthesized Design > Simulate בחלון Libero Design Flow. זה מפעיל את ModelSim ומפעיל את הסימולציה באופן אוטומטי.
סינתזה בליברו

כדי להפעיל סינתזה:

  1. לחץ על הסמל Synthesize בחלון Libero SoC Design Flow כדי לסנתז את הליבה. לחלופין, לחץ באמצעות לחצן העכבר הימני על האפשרות Synthesize בחלון Design Flow, ובחר Open Interactively. חלון הסינתזה מציג את פרויקט Synplify®.
  2. לחץ על סמל ההפעלה.
    פֶּתֶק: עבור RTG4, קיימת אזהרה מופחתת לאירועים חולפים (SET), שניתן להתעלם ממנה מכיוון שה-IP הזה משמש רק למטרות פיתוח ואינו הולך לשמש בסביבת קרינה.
מקום ומסלול בליברו

לאחר השלמת הסינתזה, לחץ על סמל המקום והמסלול ב-Liro SoC כדי להתחיל בתהליך המיקום.

תכנות מכשיר

אם נעשה שימוש בתכונת UJAG_SEC ו-EN_SEC מקודם ליציאה ברמה העליונה (פין כניסת התקן), עליך לגשת ל-Configure I/O States במהלך JTAG קטע תכנות של עיצוב תוכנית בזרימת Libero וודא שמצב I/0 (פלט בלבד) עבור יציאת EN_SEC מוגדר ל-1.

תצורה זו נחוצה כדי לשמור על גישה ל-JTAG יציאה לתכנות מחדש של ההתקן, מכיוון שהערך המוגדר של Boundary Scan Register (BSR) מחליף כל רמה לוגית חיצונית ב-EN_SEC במהלך תכנות מחדש.

שילוב מערכת

הסעיפים הבאים דנים במידע הקשור לשילוב המערכת.

עיצוב ברמת מערכת עבור IGLOO2/RTG4

האיור הבא מציג את דרישות התכנון לביצוע JTAG איתור באגים של מעבד softcore, הממוקם בבד מ-SoftConsole ל-JTAG ממשק עבור התקני IGLOO2 ו-RTG4.
איור 5-1. RTG4/IGLOO2 JTAG עיצוב באגים
עיצוב ברמת מערכת

עיצוב ברמת מערכת עבור SmartFusion2

האיור הבא מציג את דרישות התכנון לביצוע JTAG איתור באגים של מעבד רך, הממוקם בבד מ-SoftConsole ל-JTAG ממשק למכשירי SmartFusion2.
איור 5-2. SmartFusion2 JTAG עיצוב באגים
עיצוב ברמת מערכת

UJTAG_SEC

עבור משפחת המכשירים של PolarFire, מהדורה זו מאפשרת למשתמש לבחור בין UJTAG ו-UJTAG_SEC, ה-UJTAGפרמטר _SEC_EN ב-GUI ישמש כדי לבחור איזה מהם רצוי.

האיור הבא מציג תרשים פשוט המייצג את הממשקים הפיזיים של UJTAG/UJTAG_SEC ב-PolarFire.

איור 5-3. PolarFire UJTAG_SEC מאקרו
עיצוב ברמת מערכת

אילוצי עיצוב

העיצובים עם CoreJTAGבאגים דורשים מהאפליקציה לעקוב אחר האילוצים, בזרימת התכנון, כדי לאפשר שימוש בניתוח תזמון בדומיין השעון של TCK.

כדי להוסיף את האילוצים:

  1. אם נעשה שימוש בזרימת האילוץ המשופרת ב-Libero v11.7 ומעלה, לחץ פעמיים על אילוצים > ניהול אילוצים בחלון DesignFlow ולחץ על הכרטיסייה תזמון.
  2. בלשונית תזמון של חלון מנהל אילוצים, לחץ על חדש כדי ליצור SDC חדש file, ושם את file. אילוצי העיצוב כוללים את אילוצי מקור השעון שניתן להזין ב-SDC ריק זה file.
  3. אם נעשה שימוש באילוץ הקלאסי ב-Liro v11.7 ומעלה, לחץ לחיצה ימנית על צור אילוצים > אילוץ תזמון, בחלון זרימת עיצוב, ולאחר מכן לחץ על צור אילוץ חדש. זה יוצר SDC חדש file. אילוצי התכנון כוללים את אילוצי מקור השעון, המוזנים ב-SDC הריק הזה file.
  4. חשב את תקופת TCK וחצי תקופה. TCK מוגדר ל-6 מגה-הרץ כאשר איתור הבאגים נעשה עם FlashPro, ומוגדר לתדר מקסימלי של 30 מגה-הרץ כאשר איתור הבאגים נתמך על-ידי FlashPro5. לאחר השלמת שלב זה, הזן את האילוצים הבאים ב-SDC file:
    create_clock -name { TCK } \
    • תקופה TCK_PERIOD \
    • צורת גל { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] למשלample, האילוצים הבאים מיושמים עבור תכנון המשתמש בתדר TCK של 6 מגה-הרץ.
      create_clock -name { TCK } \
    • תקופה 166.67 \
    • צורת גל { 0 83.33 } \ [ get_ports { TCK } ]
  5. שייך את כל האילוצים files עם אימות הסינתזה, מקום ומסלול ותזמוןtages ב מנהל אילוצים > לשונית תזמון. זה הושלם על ידי בחירת תיבות הסימון הקשורות עבור SDC files שבהם הוזנו האילוצים

היסטוריית גרסאות

שם הנמל רוֹחַב כיוון תֵאוּר
JTAG יציאות TAP
TDI 1 קֶלֶט בדיקת נתונים ב. קלט נתונים טוריים מ-TAP.
TCK 1 קֶלֶט שעון מבחן. מקור שעון לכל האלמנטים הרציפים בתוך CoreJTAGלְנַפּוֹת.
TMS 1 קֶלֶט בחר מצב בדיקה.
TDO 1 תְפוּקָה בדוק נתונים. פלט נתונים טוריים ל-TAP.
TRSTB 1 קֶלֶט איפוס בדיקה. קלט איפוס נמוך פעיל מ-TAP.
JTAG יעד X יציאות
TGT_TDO_x 1 קֶלֶט בדוק נתונים מ-debug target x ל-TAP. התחבר ליציאת היעד TDO.
TGT_TCK_x 1 תְפוּקָה בדוק פלט שעון כדי לנפות באגים ביעד x. TCK מקודם לרשת נטויה גלובלית ונמוכה בתוך CoreJTAGלְנַפּוֹת.
TGT_TRST_x 1 תְפוּקָה איפוס מבחן אקטיבי-גבוה. משמש רק כאשר TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x 1 תְפוּקָה איפוס מבחן אקטיבי-נמוך. משמש רק כאשר TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x 1 תְפוּקָה מצב בדיקה בחר פלט לאיפוי באגים ביעד x.
TGT_TDI_x 1 תְפוּקָה בדיקת נתונים ב. קלט נתונים טוריים מ-debug target x.
UJTAG_BYPASS_TCK_x 1 קֶלֶט בדוק את קלט השעון כדי לנפות באגים ביעד x מ-PIN GPIO.
UJTAG_BYPASS_TMS_x 1 קֶלֶט מצב בדיקה בחר כדי לנפות באגים של יעד x מ-PIN GPIO.
UJTAG_BYPASS_TDI_x 1 קֶלֶט בדיקת נתונים ב-, נתונים סדרתיים לאיפוי באגים של יעד x מה-PIN של GPIO.
UJTAG_BYPASS_TRSTB_x 1 קֶלֶט איפוס בדיקה. אפס את הקלט לאיפוי באגים של יעד x מ-PIN GPIO.
UJTAG_BYPASS_TDO_x 1 תְפוּקָה הוצאת נתונים בדיקה, נתונים סדרתיים מ-debug target x מ-GPIO pin.
יציאות SEC
EN_SEC 1 קֶלֶט מאפשר אבטחה. מאפשר לעיצוב המשתמש לעקוף את הקלט החיצוני של TDI ו-TRSTB ל-TAP.זְהִירוּת: היזהר במיוחד בעת חיבור יציאה זו. עיין בהערה למטה ובתכנות התקנים לפרטים נוספים.
TDI_SEC 1 קֶלֶט עקיפת אבטחת TDI. עוקף את קלט ה-TDI החיצוני ל-TAP כאשר EN_SEC הוא HIGH.
TRSTB_SEC 1 קֶלֶט עקיפת אבטחת TRSTB. עוקף את קלט ה-TRSTB החיצוני ל-TAP כאשר SEC_EN הוא HIGH.
UTRSTB 1 תְפוּקָה בדיקת איפוס צג
UTMS 1 תְפוּקָה מצב בדיקה בחר צג

המיקרו-שבב Webאֲתַר

Microchip מספק תמיכה מקוונת דרך שלנו webאתר ב www.microchip.com/. זֶה webהאתר משמש ליצירת files ומידע זמין בקלות ללקוחות. חלק מהתוכן הזמין כולל:

  • תמיכת מוצר – דפי נתונים ושגיאות, הערות יישום וס'ampתוכניות, משאבי עיצוב, מדריכים למשתמש ומסמכי תמיכה בחומרה, מהדורות תוכנה אחרונות ותוכנות מארכיון
  • תמיכה טכנית כללית - שאלות נפוצות (שאלות נפוצות), בקשות תמיכה טכנית, קבוצות דיון מקוונות, רישום חברי תוכנית שותפי עיצוב Microchip
  • העסק של Microchip - מדריכי בורר מוצרים ומדריכי הזמנה, הודעות לעיתונות אחרונות של Microchip, רשימה של סמינרים ואירועים, רשימות של משרדי מכירות, מפיצים ונציגי מפעל Microchip

שירות הודעות על שינוי מוצר

שירות ההודעות על שינוי מוצר של Microchip עוזר לעדכן את הלקוחות במוצרי Microchip. מנויים יקבלו הודעה בדוא"ל בכל פעם שיהיו שינויים, עדכונים, תיקונים או שגיאות הקשורות למשפחת מוצרים או כלי פיתוח ספציפיים שמעניינים אותם.

להרשמה, עבור אל www.microchip.com/pcn ופעל לפי הוראות ההרשמה לתמיכת לקוחות  משתמשים במוצרי Microchip יכולים לקבל סיוע באמצעות מספר ערוצים:

  • מפיץ או נציג
  • משרד מכירות מקומי
  • תמיכה טכנית מהנדס פתרונות משובצים (ESE) לקוחות צריכים ליצור קשר עם המפיץ, הנציג שלהם או ESE לקבלת תמיכה. משרדי מכירות מקומיים זמינים גם הם לעזור ללקוחות. רשימה של משרדי מכירות ומיקומים כלולה במסמך זה.

תמיכה טכנית זמינה דרך webאתר בכתובת: www.microchip.com/support

תכונת הגנת קוד של התקני מיקרו-שבב

שימו לב לפרטים הבאים של תכונת הגנת הקוד במכשירי Microchip:

  • מוצרי Microchip עומדים במפרט הכלול בגיליון הנתונים הספציפי של Microchip.
  • Microchip מאמינה שמשפחת המוצרים שלה מאובטחת כאשר משתמשים בהם באופן המיועד ובתנאים רגילים.
  • ישנן שיטות לא ישרות ואולי לא חוקיות בשימוש בניסיונות להפר את תכונות הגנת הקוד של מכשירי ה-Microchip. אנו מאמינים כי שיטות אלו מחייבות שימוש במוצרי Microchip באופן מחוץ למפרטי ההפעלה הכלולים בגיליונות הנתונים של Microchip. ניסיונות להפר את תכונות הגנת הקוד הללו, ככל הנראה, לא ניתן לבצע מבלי להפר את זכויות הקניין הרוחני של Microchip.
  • Microchip מוכן לעבוד עם כל לקוח שמודאג לגבי שלמות הקוד שלו.
  • לא Microchip ולא כל יצרן מוליכים למחצה אחר יכולים להבטיח את אבטחת הקוד שלו. הגנת קוד אינה אומרת שאנו מבטיחים שהמוצר "בלתי שביר". הגנת קוד מתפתחת כל הזמן. אנו ב-Microchip מחויבים לשיפור מתמיד של תכונות הגנת הקוד של המוצרים שלנו. ניסיונות לשבור את תכונת הגנת הקוד של Microchip עשויים להוות הפרה של Digital Millennium Copyright Act. אם מעשים כאלה מאפשרים גישה בלתי מורשית לתוכנה שלך או ליצירה אחרת המוגנת בזכויות יוצרים, ייתכן שתהיה לך זכות לתבוע סעד לפי חוק זה.

הודעה משפטית

המידע הכלול בפרסום זה מסופק למטרת תכנון ושימוש במוצרי Microchip בלבד. מידע לגבי יישומי מכשירים וכדומה מסופק רק לנוחיותך ועשוי להיות מוחלף על ידי עדכונים. באחריותך לוודא שהיישום שלך עומד במפרטים שלך.
מידע זה מסופק על ידי MICROCHIP "כמות שהוא". MICROCHIP אינו מציג ייצוג
או אחריות מכל סוג בין אם מפורשת או משתמעת, בכתב או בעל פה, בחוק
או אחרת, קשור למידע כולל אך לא מוגבל לכל משתמע
אחריות על אי-הפרה, יכולת סוחר והתאמה למטרה מסוימת או אחריות הקשורה למצבה, לאיכותה או לביצועיה. בשום מקרה, MICROCHIP לא תישא באחריות לכל הפסד עקיף, מיוחד, עונשי, מקרי או תוצאתי, נזק, עלות או הוצאה מכל סוג שהוא הקשור למידע או לשימוש בו, באשר לאפשרות של MICROCHIP, או שהנזקים ניתנים לחיזוי. במידה המלאה המותרת על פי חוק, החבות הכוללת של MICROCHIP על כל התביעות בכל דרך הקשורה למידע או לשימוש בו לא תעלה על סכום העמלות, אם בכלל, ששילמת ישירות ל-MiCROCHIP. השימוש במכשירי Microchip ביישומי תמיכה ו/או בטיחות הוא לחלוטין על אחריותו של הקונה, והקונה מסכים להגן, לשפות ולשמור על Microchip ללא מזיק מכל נזק, תביעה, תביעה או הוצאות הנובעות משימוש כאמור. שום רישיונות לא מועברים, במשתמע או בכל דרך אחרת, תחת כל זכויות קניין רוחני של Microchip אלא אם צוין אחרת.

אמריקה אסיה/פסיפיק אסיה/פסיפיק אֵירוֹפָּה
משרד תאגידי2355 West Chandler Blvd. Chandler, AZ 85224-6199טל: 480-792-7200פקס: 480-792-7277תמיכה טכנית: www.microchip.com/support Web כְּתוֹבֶת: www.microchip.com אטלנטהDuluth, GATel: 678-957-9614פקס: 678-957-1455אוסטין, טקססטל: 512-257-3370בוסטון Westborough, MA טלפון: 774-760-0087פקס: 774-760-0088שיקגוItasca, ILTel: 630-285-0071פקס: 630-285-0075דאלאסאדיסון, TXטל: 972-818-7423פקס: 972-818-2924דטרויטנובי, MITel: 248-848-4000יוסטון, טקססטל: 281-894-5983אינדיאנפוליס Noblesville, IN טלפון: 317-773-8323פקס: 317-773-5453טל: 317-536-2380לוס אנג'לס Mission Viejo, CA טלפון: 949-462-9523פקס: 949-462-9608טל: 951-273-7800ראלי, NCטל: 919-844-7510ניו יורק, ניו יורקטל: 631-435-6000סן חוזה, קליפורניהטל': 408-735-9110טל: 408-436-4270קנדה - טורונטוטל': 905-695-1980 פקס: 905-695-2078 אוסטרליה - סידניטל': 61-2-9868-6733סין - בייג'יןטל': 86-10-8569-7000סין - צ'נגדוטל': 86-28-8665-5511סין - צ'ונגצ'ינגטל': 86-23-8980-9588סין - דונגגוואןטל': 86-769-8702-9880סין - גואנגג'ואוטל': 86-20-8755-8029סין - האנגג'ואוטל': 86-571-8792-8115סין - הונג קונג SARטל': 852-2943-5100סין - נאנג'ינגטל': 86-25-8473-2460סין - צ'ינגדאוטל': 86-532-8502-7355סין - שנחאיטל': 86-21-3326-8000סין - שניאנגטל': 86-24-2334-2829סין - שנזןטל': 86-755-8864-2200סין - סוג'ואוטל': 86-186-6233-1526סין - ווהאןטל': 86-27-5980-5300סין - שיאןטל': 86-29-8833-7252סין - שיאמןטל': 86-592-2388138סין - ג'וחאיטל': 86-756-3210040 הודו - בנגלורטל': 91-80-3090-4444הודו - ניו דלהיטל': 91-11-4160-8631הודו - פונהטל': 91-20-4121-0141יפן - אוסקהטל': 81-6-6152-7160יפן - טוקיוטל': 81-3-6880- 3770קוריאה - דאגוטל': 82-53-744-4301קוריאה - סיאולטל': 82-2-554-7200מלזיה - קואלה לומפורטל': 60-3-7651-7906מלזיה - פננגטל': 60-4-227-8870הפיליפינים - מנילהטל': 63-2-634-9065סינגפורטל': 65-6334-8870טייוואן – Hsin Chuטל': 886-3-577-8366טייוואן - קאושיונגטל': 886-7-213-7830טייוואן – טייפהטל': 886-2-2508-8600תאילנד - בנגקוקטל': 66-2-694-1351וייטנאם - הו צ'י מיןטל': 84-28-5448-2100 אוסטריה - ולסTel: 43-7242-2244-39Fax: 43-7242-2244-393דנמרק - קופנהגןTel: 45-4485-5910Fax: 45-4485-2829פינלנד - אספוטל': 358-9-4520-820צרפת - פריזTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79גרמניה - גארצ'ינגטל': 49-8931-9700גרמניה – האןטל': 49-2129-3766400גרמניה - היילברוןטל': 49-7131-72400גרמניה - קרלסרוההטל': 49-721-625370גרמניה - מינכןTel: 49-89-627-144-0Fax: 49-89-627-144-44גרמניה - רוזנהייםטל': 49-8031-354-560ישראל – רעננהטל': 972-9-744-7705איטליה - מילאנוTel: 39-0331-742611Fax: 39-0331-466781איטליה - פדובהטל': 39-049-7625286הולנד – דרונןTel: 31-416-690399Fax: 31-416-690340נורבגיה - טרונדהייםטל': 47-72884388פולין - ורשהטל': 48-22-3325737רומניה - בוקרשטTel: 40-21-407-87-50ספרד - מדרידTel: 34-91-708-08-90Fax: 34-91-708-08-91שבדיה - גוטנברגTel: 46-31-704-60-40שבדיה - שטוקהולםטל': 46-8-5090-4654בריטניה - ווקינגהאםTel: 44-118-921-5800Fax: 44-118-921-5820

לוגו של מיקרו-שבב

מסמכים / משאבים

Microchip Technology CoreJTAGמעבדי ניפוי באגים [pdfמדריך למשתמש
CoreJTAGמעבדי ניפוי באגים, CoreJTAGאיתור באגים, מעבדים

הפניות

פוסטים קשורים

השאר תגובה

כתובת האימייל שלך לא תפורסם. שדות חובה מסומנים *