Teknologi Microchip inti JTAG Pandhuan Panganggo Prosesor Debug

Pambuka

Inti JTAG Debug v4.0 nggampangake sambungan Joint Test Action Group (JTAG) prosesor inti alus sing kompatibel menyang JTAG PIN TAP utawa General Purpose Input/Output (GPIO) kanggo debugging. Inti IP iki nggampangake debugging maksimal 16 prosesor inti alus ing piranti siji, lan uga menehi dhukungan kanggo debugging prosesor ing papat piranti sing kapisah liwat GPIO.

Fitur

CoreJTAGDebug nduweni fitur utama ing ngisor iki:

• Nyedhiyakake akses kain menyang JTAG antarmuka liwat JTAG TAP.
• Nyedhiyakake akses kain menyang JTAG antarmuka liwat pin GPIO.
• Konfigurasi dhukungan IR Code kanggo JTAG terowongan.
• Ndhukung panyambungan sawetara piranti liwat JTAG TAP.
• Ndhukung debugging multi-prosesor.
• Dipun promosiaken jam kapisah lan sinyal reset kanggo sumber daya nuntun kurang-skew.
• Ndhukung ngreset target aktif-kurang lan aktif-dhuwur.
• Ndhukung JTAG Antarmuka Monitor Keamanan (UJTAG_SEC) kanggo piranti PolarFire.

Versi inti
Dokumen iki ditrapake kanggo CoreJTAGDebug v4.0

Didhukung Keluarga

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Panggunaan lan Kinerja Piranti

Data panggunaan lan kinerja kadhaptar ing tabel ing ngisor iki kanggo kulawarga piranti sing didhukung. Data sing kadhaptar ing tabel iki mung indikatif. Panggunaan piranti sakabèhé lan kinerja inti gumantung sistem.
Tabel 1. Panggunaan lan Kinerja Piranti

kulawarga	Jubin Sequential	Gabungan	Total	Panggunaan piranti	Total %	Kinerja (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Cathetan: Data ing tabel iki digayuh nggunakake Verilog RTL karo sintesis khas lan setelan tata letak ing -1 bagean. Parameter utawa generik tingkat paling dhuwur ditinggalake ing setelan gawan.

Deskripsi Fungsional

CoreJTAGDebug nggunakake UJTAG macro hard kanggo nyedhiyani akses menyang JTAG antarmuka saka kain FPGA. UJTAG macro hard nggampangake nyambungake menyang output saka MSS utawa ASIC TAP controller saka kain. Mung, siji conto saka UJTAG macro diijini ing kain.
Gambar 1-1. CoreJTAGDebug Blok Diagram

CoreJTAGDebug ngemot instantiation saka uj_jtag pengontrol terowongan, sing ngetrapake JTAG pengontrol trowongan kanggo nggampangake JTAG tunneling antarane programmer FlashPro lan prosesor softcore target. Prosesor softcore disambungake liwat FPGA khusus JTAG pin antarmuka. IR scan saka JTAG antarmuka ora bisa diakses ing kain FPGA. Mula, protokol terowongan dibutuhake kanggo nggampangake scan IR lan DR menyang target debug, sing ndhukung standar industri JTAG antarmuka. Kontroler trowongan decode paket trowongan sing ditransfer minangka pindai DR lan ngasilake asil scan IR utawa DR, adhedhasar isi paket trowongan lan isi register IR sing diwenehake liwat UIREG. Pengontrol trowongan uga nerjemahake paket trowongan, nalika isi register IR cocog karo kode IR.

Gambar 1-2. Protokol Paket Tunnel

Parameter konfigurasi nyedhiyakake konfigurasi kode IR sing digunakake dening pengontrol trowongan. Kanggo nggampangake debugging saka macem-macem prosesor softcore ing desain siji, jumlah pengontrol trowongan instantiated bisa dikonfigurasi saka 1-16, nyedhiyakake JTAG antarmuka sing cocog kanggo saben prosesor target. Pemroses target kasebut saben bisa ditangani liwat kode IR unik sing disetel ing wektu instan.

A buffer CLKINT utawa BFR instantiated ing baris TGT_TCK saben antarmuka debug prosesor target.

Garis URSTB saka UJTAG macro (TRSTB) dipromosekake dadi sumber daya global ing CoreJTAGDebug. Inverter opsional diselehake ing garis TGT_TRST ing CoreJTAGDebug kanggo sambungan menyang target debug, sing banjur samesthine bakal disambungake menyang sumber reset aktif-dhuwur. Dikonfigurasi nalika dianggep yen sinyal TRSTB mlebu saka JTAG TAP aktif kurang. Yen konfigurasi iki mbutuhake siji utawa luwih target debug, sumber daya rute global tambahan bakal digunakake.

Garis URSTB saka UJTAG macro (TRSTB) dipromosekake dadi sumber daya global ing CoreJTAGDebug. Inverter opsional diselehake ing garis TGT_TRST ing CoreJTAGDebug kanggo sambungan menyang target debug, sing banjur samesthine bakal disambungake menyang sumber reset aktif-dhuwur. Dikonfigurasi nalika dianggep yen sinyal TRSTB mlebu saka JTAG TAP aktif kurang. TGT_TRSTN minangka standar output kurang aktif kanggo target debug. Yen konfigurasi iki mbutuhake siji utawa luwih target debug, sumber daya rute global tambahan bakal digunakake.

Gambar 1-3. CoreJTAGDebug Data Serial lan Clocking

Chaining piranti

Deleng Pandhuan pangguna Pemrograman FPGA kanggo papan pangembangan utawa kulawarga tartamtu. Saben papan pangembangan bisa digunakake ing vol sing bedatages, lan sampeyan bisa milih kanggo verifikasi yen bisa karo platform pembangunan. Uga, yen sampeyan nggunakake macem-macem papan pangembangan, mesthekake yen, padha nuduhake lemah sing padha.

Liwat FlashPro Header
Kanggo ndhukung chaining sawetara piranti ing kain nggunakake header FlashPro, sawetara kedadean saka uj_jtag dibutuhake. Versi inti iki nyedhiyakake akses menyang maksimal 16 intine tanpa mbutuhake uj_j kanthi manual.tag. Saben inti nduweni Kode IR unik (saka 0x55 nganti 0x64) sing bakal nyedhiyakake akses menyang inti tartamtu sing cocog karo kode ID.

Gambar 1-4. Multiple Prosesor ing Piranti Tunggal Piranti Tunggal

Kanggo nggunakake CoreJTAGDebug ing macem-macem piranti, salah sawijining piranti kudu dadi master. Piranti iki ngemot CoreJTAGDebug inti. Saben prosesor banjur disambungake kaya ing ngisor iki:
Gambar 1-5. Multiple Prosesor ing Rong Piranti

Kanggo debug inti ing papan liyane, JTAG sinyal saka CoreJTAGDebug dipromosekake dadi pin tingkat paling dhuwur ing SmartDesign. Iki banjur disambungake menyang JTAG sinyal langsung ing prosesor.
Cathetan: A CoreJTAGDebug, ing desain Papan kapindho, opsional Elinga yen UJ_JTAG macro lan FlashPro header ora digunakake ing desain Papan kapindho.

Kanggo milih prosesor kanggo debugging ing SoftConsole, klik konfigurasi debug, banjur klik tab Debugger.

Printah kasebut, ditampilake ing gambar ing ngisor iki, dieksekusi.

Gambar 1-6. Konfigurasi Debugger UJ_JTAG_IRCODE

UJ_JTAG_IRCODE bisa diganti gumantung prosesor sing sampeyan debugging. Kanggo example: kanggo debug prosesor ing Piranti 0, UJ_JTAG_IRCODE bisa disetel dadi 0x55 utawa 0x56.

Liwat GPIO
Kanggo debug liwat GPIO, parameter UJTAG _BYPASS dipilih. Siji lan papat intine bisa didebug liwat header utawa pin GPIO. Kanggo mbukak sesi debug nggunakake GPIO saka SoftConsole v5.3 utawa luwih dhuwur, Konfigurasi Debug kudu disiyapake kaya ing ngisor iki:
Gambar 1-7. Debugger Konfigurasi GPIO

Cathetan: Yen sampeyan debugging liwat GPIO, sampeyan ora bisa bebarengan debug prosesor liwat FlashPro Header utawa Embedded FlashPro5, ing Papan pembangunan. Kanggo example: FlashPro Header utawa Embedded FlashPro5 kasedhiya kanggo nggampangake debug nggunakake Ngenali utawa SmartDebug.
Gambar 1-8. Debugging liwat GPIO Pins

Piranti Chaining liwat GPIO Pins
Kanggo ndhukung chaining sawetara piranti liwat GPIO, UJTAGParameter _BYPASS kudu dipilih. Banjur sinyal TCK, TMS, lan TRSTb bisa dipromosekake menyang port tingkat paling dhuwur. Kabeh prosesor target duwe TCK, TMS, lan TRSTb. Iki ora ditampilake ing ngisor iki.
Gambar 1-9. Piranti Chaining Liwat GPIO Pins

Ing dhasar JTAG chain, TDO saka prosesor nyambung menyang TDI prosesor liyane, lan terus nganti kabeh prosesor rentengan, ing cara iki. TDI saka prosesor pisanan lan TDO saka prosesor pungkasan nyambung menyang JTAG programmer chaining kabeh prosesor. Ing JTAG sinyal saka pemroses sing routed kanggo CoreJTAGDebug, ing ngendi dheweke bisa dirantai. Yen chaining ing macem-macem piranti wis rampung, piranti karo CoreJTAGDebug dadi piranti master.

Ing skenario debug GPIO, ing ngendi Kode IR ora dialokasikan kanggo saben prosesor, skrip OpenOCD sing diowahi digunakake kanggo milih, piranti sing lagi didebug. Skrip OpenOCD diowahi kanggo milih, piranti sing didebug. Kanggo desain Mi-V, ing file ditemokaké ing lokasi nginstal SoftConsole, ing openocd / script / Papan / microsemi-riscv.cfg. Kanggo prosesor liyane, ing files ditemokaké ing lokasi openocd padha.
Cathetan:  Opsi Konfigurasi Debug uga kudu dianyari, yen file diganti jeneng

Gambar 1-10. Debug Konfigurasi

Bukak jeneng panganggo-riscv-gpio-chain.cfg, ing ngisor iki minangka mantanampapa sing kudu dideleng:

Gambar 1-11. Konfigurasi MIV File

Setelan ing ngisor iki bisa digunakake kanggo debugging piranti siji liwat GPIO. Kanggo debug chain, prentah tambahan kudu ditambahake, supaya piranti sing ora didebug dilebokake ing mode bypass.

Kanggo loro prosesor ing chain, ing ngisor iki sampperintah kasebut ditindakake:

Iki ngidini debugging saka Target Softcore Processor 1 kanthi nglebokake Target Softcore Processor 0 menyang mode bypass. Kanggo debug Prosesor softcore Target 0, prentah ing ngisor iki digunakake:

Cathetan:  Bentenipun mung antarane loro konfigurasi iki sumber, kang nelpon konfigurasi Microsemi RISCV file (microsemi-riscv.cfg) salah siji rawuh pisanan, nalika debugging Target softcore Prosesor 0, utawa kapindho, nalika debugging Target Softcore Prosesor 1. Kanggo luwih saka rong piranti ing chain, tambahan jtag newtaps ditambahake. Kanggo example, yen ana telung prosesor ing chain, banjur printah ing ngisor iki digunakake:

Gambar 1-12. ExampSistem Debug

Antarmuka

Bagean ing ngisor iki ngrembug informasi sing gegandhengan karo antarmuka.

Parameter Konfigurasi

Opsi konfigurasi kanggo CoreJTAGDebug diterangake ing tabel ing ngisor iki. Yen konfigurasi saliyane standar dibutuhake, gunakake kothak dialog Konfigurasi ing SmartDesign kanggo milih nilai sing cocog kanggo opsi sing bisa dikonfigurasi.
Tabel 2-1. CoreJTAGOpsi Konfigurasi Debug

jeneng	Rentang sing sah	Default	Katrangan
NUM_DEBUG_TGTS	1-16	1	Jumlah target debug sing kasedhiya liwat FlashPro (UJTAG_DEBUG = 0) yaiku 1-16. Jumlah target debug sing kasedhiya liwat GPIO (UJTAG_DEBUG = 1) yaiku 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Kode IR, siji saben target debug. Nilai sing ditemtokake kudu unik kanggo target debug iki. Kontroler trowongan sing ana gandhengane karo antarmuka target debug iki mung nyopir TDO lan nyopir antarmuka debug target, nalika isi registrasi IR cocog karo kode IR iki.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Output TGT_TRSTN_x disambungake menyang wangun global saka output URSTB aktif-rendah saka UJTAG macro.1: output TGT_TRST internal disambungake menyang wangun kuwalik global saka aktif-kurang output URSTB saka UJTAG makro. Sumber daya rute global ekstra digunakake yen parameter iki disetel dadi 1 kanggo target debug apa wae.
UJTAG_BYPASS	0-1	0	0: GPIO Debug dipatèni, Debug kasedhiya liwat FlashPro Header utawa Embedded FlashPro5.1: GPIO Debug diaktifake, Debug kasedhiya liwat pangguna milih pin GPIO ing Papan.Cathetan:  Nalika Debugging rampung liwat GPIO, printah debug ing ngisor iki dieksekusi ing pilihan debug SoftConsole: "-command "set FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: uwusTAG macro dipilih yen UJTAG_BYPASS = 0. 1: UJTAG_SEC makro dipilih yen UJTAG_BYPASS= 0.Cathetan:  Parameter iki mung ditrapake kanggo PolarFire. Yaiku, KELUARGA = 26.

Katrangan Sinyal
Tabel ing ngisor iki nampilake katrangan sinyal kanggo CoreJTAGDebug.
Tabel 2-2. CoreJTAGDebug Sinyal I/O

jeneng	Rentang sing sah	Default	Katrangan
NUM_DEBUG_TGTS	1-16	1	Jumlah target debug sing kasedhiya liwat FlashPro (UJTAG_DEBUG = 0) yaiku 1-16. Jumlah target debug sing kasedhiya liwat GPIO (UJTAG_DEBUG = 1) yaiku 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Kode IR, siji saben target debug. Nilai sing ditemtokake kudu unik kanggo target debug iki. Kontroler trowongan sing ana gandhengane karo antarmuka target debug iki mung nyopir TDO lan nyopir antarmuka debug target, nalika isi registrasi IR cocog karo kode IR iki.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Output TGT_TRSTN_x disambungake menyang wangun global saka output URSTB aktif-rendah saka UJTAG macro.1: output TGT_TRST internal disambungake menyang wangun kuwalik global saka aktif-kurang output URSTB saka UJTAG makro. Sumber daya rute global ekstra digunakake yen parameter iki disetel dadi 1 kanggo target debug apa wae.
UJTAG_BYPASS	0-1	0	0: GPIO Debug dipatèni, Debug kasedhiya liwat FlashPro Header utawa Embedded FlashPro5.1: GPIO Debug diaktifake, Debug kasedhiya liwat pangguna milih pin GPIO ing Papan.Cathetan:  Nalika Debugging rampung liwat GPIO, printah debug ing ngisor iki dieksekusi ing pilihan debug SoftConsole: "-command "set FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: uwusTAG macro dipilih yen UJTAG_BYPASS = 0. 1: UJTAG_SEC makro dipilih yen UJTAG_BYPASS= 0.Cathetan:  Parameter iki mung ditrapake kanggo PolarFire. Yaiku, KELUARGA = 26.

Cathetan:

• Kabeh sinyal ing JTAG Dhaptar port TAP ing ndhuwur kudu dipromosekake menyang port tingkat paling dhuwur ing SmartDesign.
• Port SEC kasedhiya mung nalika UJTAG_SEC_EN diaktifake liwat CoreJTAGGUI konfigurasi Debug.
• Ati-ati nalika nyambungake input EN_SEC. Yen EN_SEC dipromosekake menyang port tingkat paling dhuwur (pin input piranti), sampeyan kudu ngakses Konfigurasi Negara I/O Sajrone JTAG Bagean Pemrograman Desain Program ing aliran Libero lan priksa manawa I/0 State (Output Mung) kanggo port EN_SEC disetel dadi 1.

Register Peta lan Katrangan

Ora ana ndhaptar kanggo CoreJTAGDebug.

Aliran Alat

Bagean ing ngisor iki ngrembug informasi babagan aliran alat.

Lisensi

Lisensi ora dibutuhake kanggo nggunakake IP Core iki karo Libero SoC.

RTL
Kode RTL lengkap diwenehake kanggo inti lan testbenches, ngidini inti bisa instantiated karo SmartDesign. Simulasi, Sintesis, lan Tata Letak bisa ditindakake ing Libero SoC.

SmartDesign
Example instantiated view saka CoreJTAGDebug ditampilake ing gambar ing ngisor iki. Kanggo informasi luwih lengkap babagan nggunakake SmartDesign kanggo instantiate lan ngasilake inti, waca Nggunakake DirectCore ing Libero® SoC Pandhuan pangguna.
Gambar 4-1. SmartDesign CoreJTAGDebug Kayata View nganggo JTAG Header

Gambar 4-2. SmartDesign CoreJTAGDebug Instance nggunakake GPIO Pins

Konfigurasi CoreJTAGDebug ing SmartDesign

Inti dikonfigurasi nggunakake GUI konfigurasi ing SmartDesign. Mantanample saka GUI ditampilake ing tokoh ing ngisor iki.
Gambar 4-3. Konfigurasi CoreJTAGDebug ing SmartDesign

Kanggo PolarFire, UJTAG_SEC milih UJTAG_SEC makro tinimbang UJTAG makro nalika UJTAG_BYPASS dipateni. Ora digatekake kanggo kabeh kulawarga liyane.
Jumlah Target Debug bisa dikonfigurasi nganti 16 target debug, kanthi UJTAG_BYPASS dipateni lan nganti 4 target debug, kanthi UJTAG_BYPASS diaktifake.
UJTAG_BYPASS milih debugging liwat UJTAG lan header FlashPro, lan debugging liwat pin GPIO.
Target # IR Code yaiku JTAG Kode IR diwenehake menyang target debug. Iki kudu dadi nilai unik ing kisaran sing ditemtokake ing Tabel 2-1.

Aliran Simulasi

A testbench pangguna diwenehake karo CoreJTAGDebug. Kanggo nindakake simulasi:

1. Pilih aliran testbench pangguna ing SmartDesign.
2. Klik Simpen lan Generate ing panel Generate. Pilih testbench pangguna saka GUI Konfigurasi Inti.

Nalika SmartDesign ngasilake proyek Libero, nginstal testbench pangguna files. Kanggo mbukak testbench pangguna:

1. Setel ROOT desain kanggo CoreJTAGInstansiasi debug ing panel hierarki desain Libero.
2. Klik Verify Pre-Synthesized Design > Simulate in the Libero Design Flow window. Iki miwiti ModelSim lan kanthi otomatis mbukak simulasi.

Sintesis ing Libero

Kanggo mbukak Sintesis:

1. Klik lambang Synthesize ing jendhela Libero SoC Design Flow kanggo nyintesis inti. Utawa, klik-tengen pilihan Synthesize ing jendhela Design Flow, banjur pilih Open Interactively. Jendhela Synthesis nampilake proyek Synplify®.
2. Klik ikon Run.
   Cathetan: Kanggo RTG4, ana peringatan mitigasi acara transient (SET), sing bisa diabaikan amarga IP iki mung digunakake kanggo tujuan pangembangan lan ora bakal digunakake ing lingkungan radiasi.

Panggonan-lan-Rute ing Libero

Sawise Sintesis rampung, klik lambang Panggonan lan Rute ing Libero SoC kanggo miwiti proses penempatan.

Pemrograman Piranti

Yen fitur UJAG_SEC digunakake lan EN_SEC dipromosekake menyang port tingkat paling dhuwur (pin input piranti), sampeyan kudu ngakses Konfigurasi Negara I/O Sajrone JTAG Bagean Pemrograman Desain Program ing aliran Libero lan priksa manawa I/0 State (Output Mung) kanggo port EN_SEC disetel dadi 1.

Konfigurasi iki perlu kanggo njaga akses menyang JTAG port kanggo reprogramming piranti, amarga ditetepake Wates Scan Register (BSR) Nilai overrides sembarang tingkat logika external ing EN_SEC sak reprogramming.

Integrasi Sistem

Bagean ing ngisor iki ngrembug informasi sing gegandhengan karo integrasi sistem.

Desain Tingkat Sistem kanggo IGLOO2 / RTG4

Gambar ing ngisor iki nuduhake syarat desain kanggo nindakake JTAG debugging saka prosesor softcore, dumunung ing kain saka SoftConsole menyang JTAG antarmuka kanggo piranti IGLOO2 lan RTG4.
Gambar 5-1. RTG4/IGLOO2 JTAG Desain Debug

Desain Tingkat Sistem kanggo SmartFusion2

Gambar ing ngisor iki nuduhake syarat desain kanggo nindakake JTAG debugging saka prosesor softcore, dumunung ing kain saka SoftConsole menyang JTAG antarmuka kanggo piranti SmartFusion2.
Gambar 5-2. SmartFusion2 JTAG Desain Debug

UJTAG_SEK

Kanggo kulawarga piranti PolarFire, release iki ngidini pangguna kanggo milih antarane UJTAG lan UJTAG_SEC, ing UJTAGParameter _SEC_EN ing GUI bakal digunakake kanggo milih sing dikarepake.

Tokoh ing ngisor iki nuduhake diagram prasaja sing makili antarmuka fisik UJTAG/UJTAG_SEC ing PolarFire.

Gambar 5-3. PolarFire UJTAG_SEC Makro

Watesan Desain

Desain karo CoreJTAGDebug mbutuhake aplikasi kanggo ngetutake alangan, ing aliran desain, kanggo ngidini analisis wektu digunakake ing domain jam TCK.

Kanggo nambah watesan:

1. Yen aliran Enhanced Constraint ing Libero v11.7 utawa luwih dhuwur digunakake, klik kaping pindho Watesan> Ngatur Watesan ing jendhela DesignFlow lan klik tab Wektu.
2. Ing tab Wektu saka jendhela Constraint Manager, klik Anyar kanggo nggawe SDC anyar file, lan jenenge file. Watesan Desain kalebu watesan sumber jam sing bisa dilebokake ing SDC kosong iki file.
3. Yen Konstrain Klasik mili ing Libero v11.7 utawa luwih dhuwur digunakake, klik-tengen Nggawe Kendala > Wektu Kendala, ing jendhela Desain Aliran, banjur klik Nggawe Kendala Anyar. Iku nggawe SDC anyar file. Watesan desain kalebu watesan sumber jam, sing dilebokake ing SDC kosong iki file.
4. Etung periode TCK lan setengah periode. TCK disetel kanggo 6 MHz nalika debugging wis rampung karo FlashPro, lan disetel kanggo frekuensi maksimum 30 MHz nalika debugging didhukung dening FlashPro5. Sawise sampeyan ngrampungake langkah iki, ketik watesan ing ngisor iki ing SDC file:
   create_clock -name { TCK } \
   • periode TCK_PERIOD \
   • wangun gelombang { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Kanggo mantanample, watesan ing ngisor iki ditrapake kanggo desain sing nggunakake frekuensi TCK 6 MHz.
     create_clock -name { TCK } \
   • periode 166.67 \
   • wangun gelombang { 0 83.33 } \ [ get_ports { TCK } ]
5. Sambungake kabeh kendala files karo Sintesis, Panggonan-lan-Rute, lan Verifikasi Wektu stages ing Manager Kendala > Tab wektu. Iki rampung kanthi milih kothak centhang sing gegandhengan kanggo SDC files kang kendala padha mlebu ing

Riwayat Revisi

Jeneng Port	Jembar	arah	Katrangan
JTAG TAP Ports
TDI	1	Input	Data Tes Ing. Input data serial saka TAP.
TCK	1	Input	Jam Tes. Sumber jam kanggo kabeh unsur urutan ing CoreJTAGDebug.
TMS	1	Input	Pilih Mode Test.
TDO	1	Output	Tes Data metu. Output data serial menyang TAP.
TRSTB	1	Input	Test Reset. Input reset kurang aktif saka TAP.
JTAG Target X Port
TGT_TDO_x	1	Input	Tes data metu saka target debug x menyang TAP. Nyambung menyang port TDO target.
TGT_TCK_x	1	Output	Test Output Jam kanggo debug target x. TCK dipromosekake dadi global, jaring miring sing sithik ing jero CoreJTAGDebug.
TGT_TRST_x	1	Output	Aktif-High Test Reset. Mung digunakake nalika TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Output	Aktif-Low Test Reset. Mung digunakake nalika TGT_ACTIVE_HIGH_RESET_x = 0
TGT_TMS_x	1	Output	Mode Test Pilih output kanggo debug target x.
TGT_TDI_x	1	Output	Data Tes Ing. Input data serial saka target debug x.
UJTAG_BYPASS_TCK_x	1	Input	Tes input Jam kanggo debug target x saka pin GPIO.
UJTAG_BYPASS_TMS_x	1	Input	Mode Test Pilih kanggo debug target x saka pin GPIO.
UJTAG_BYPASS_TDI_x	1	Input	Test Data Ing, Data Serial kanggo debug target x saka pin GPIO.
UJTAG_BYPASS_TRSTB_x	1	Input	Test Reset. Reset input kanggo debug target x saka pin GPIO.
UJTAG_BYPASS_TDO_x	1	Output	Test Data Out, Data Serial saka target debug x saka pin GPIO.
Pelabuhan SEC
EN_SEC	1	Input	Ngaktifake Keamanan. Ngaktifake desain pangguna kanggo ngatasi input TDI lan TRSTB eksternal menyang TAP.Ati-ati: Ati-ati nalika nyambungake port iki. Deleng cathetan ing ngisor iki lan Pemrograman Piranti kanggo rincian liyane.
TDI_SEC	1	Input	TDI Keamanan override. Ngganti input TDI eksternal menyang TAP nalika EN_SEC dhuwur.
TRSTB_SEC	1	Input	TRSTB Security override. Overrides input TRSTB external menyang TAP nalika SEC_EN dhuwur.
UTRTB	1	Output	Test Reset Monitor
UTMS	1	Output	Test Mode Pilih Monitor

Microchip kasebut Websitus

Microchip nyedhiyakake dhukungan online liwat kita websitus ing www.microchip.com/. Iki websitus digunakake kanggo nggawe files lan informasi gampang kasedhiya kanggo pelanggan. Sawetara konten sing kasedhiya kalebu:

• Dhukungan produk - Lembar data lan kesalahan, cathetan aplikasi lan sampprogram le, sumber desain, Panuntun pangguna lan dokumen support hardware, Rilis piranti lunak paling anyar lan piranti lunak arsip
• Dhukungan Teknis Umum - Pitakonan sing Sering Ditakoni (FAQ), panjalukan dhukungan teknis, grup diskusi online, daftar anggota program mitra desain Microchip
• Bisnis Microchip - Pandhuan pamilih lan pesenan produk, siaran pers Microchip paling anyar, dhaptar seminar lan acara, dhaptar kantor penjualan Microchip, distributor lan perwakilan pabrik

Layanan Notifikasi Ganti Produk

Layanan kabar pangowahan produk Microchip mbantu para pelanggan tetep saiki ing produk Microchip. Pelanggan bakal nampa kabar email yen ana owah-owahan, nganyari, revisi utawa kesalahan sing ana gandhengane karo kulawarga produk utawa alat pangembangan sing dikarepake.

Kanggo ndhaftar, pindhah menyang www.microchip.com/pcn lan tindakake pandhuan registrasi Dhukungan Pelanggan  Pangguna produk Microchip bisa nampa pitulung liwat sawetara saluran:

• Distributor utawa Perwakilan
• Kantor Penjualan Lokal
• Embedded Solutions Engineer (ESE)Dhukungan Teknis Pelanggan kudu ngontak distributor, wakil utawa ESE kanggo dhukungan. Kantor penjualan lokal uga kasedhiya kanggo mbantu para pelanggan. Dhaptar kantor penjualan lan lokasi kalebu ing dokumen iki.

Dhukungan teknis kasedhiya liwat websitus ing: www.microchip.com/support

Fitur Proteksi Kode Piranti Microchip

Elinga rincian ing ngisor iki babagan fitur perlindungan kode ing piranti Microchip:

• Produk Microchip cocog karo spesifikasi sing ana ing Lembar Data Microchip tartamtu.
• Microchip percaya yen kulawarga produk kasebut aman nalika digunakake kanthi cara sing dikarepake lan ing kahanan normal.
• Ana cara sing ora jujur ​​lan bisa uga ilegal digunakake kanggo nyoba nglanggar fitur perlindungan kode piranti Microchip. Kita pitados bilih cara iki mbutuhake nggunakake produk Microchip ing cara njaba specifications operasi sing ana ing Lembar Data Microchip. Nyoba kanggo nglanggar fitur pangayoman kode iki, paling kamungkinan, ora bisa rampung tanpa nglanggar hak properti intelektual Microchip.
• Microchip gelem kerja sama karo pelanggan sing prihatin babagan integritas kode kasebut.
• Microchip utawa pabrikan semikonduktor liyane ora bisa njamin keamanan kode kasebut. Proteksi kode ora ateges kita njamin produk kasebut "ora bisa dipecah." Proteksi kode terus berkembang. Kita ing Microchip setya terus ningkatake fitur perlindungan kode produk kita. Upaya kanggo ngilangi fitur perlindungan kode Microchip bisa uga nglanggar Digital Millennium Copyright Act. Yen tumindak kasebut ngidini akses ora sah menyang piranti lunak utawa karya sing duwe hak cipta liyane, sampeyan bisa uga duwe hak kanggo nuntut relief miturut Undhang-undhang kasebut.

Kabar Legal

Informasi sing ana ing publikasi iki diwenehake mung kanggo ngrancang lan nggunakake produk Microchip. Informasi babagan aplikasi piranti lan liya-liyane diwenehake mung kanggo penak sampeyan lan bisa uga diganti karo nganyari. Sampeyan tanggung jawab kanggo mesthekake yen aplikasi sampeyan cocog karo spesifikasi sampeyan.
INFORMASI IKI DISEDIAKAN BY MICROCHIP "AS IS". MICROCHIP ora nggawe perwakilan
UTAWA JAMINAN APA SAJA SING TERUS UTAWA TERSIRAT, TERTULIS UTAWA LISAN, STATUTORY
Utawa liyane, ana hubungane karo informasi kalebu nanging ora diwatesi
JAMINAN NON-PELANGGARAN, KEMAMPUAN PEDAGANG, lan KESESUAIAN KANGGO TUJUAN UTAWA JAMINAN KHUSUS KANGGO KONDISI, KUALITAS, UTAWA KINERJA. MICROCHIP ORA TANGGUH TANGGUNG JAWAB ANGGARAN LANGSUNG, KHUSUS, PUNITIF, INSIDENTAL UTAWA KONSEKUENSI, RUGI, KERUSAKAN, BIAYA UTAWA BAYARAN APA SAJA KANGGO ING INFORMASI UTAWA PENGGUNAAN, NANGUN SING DIBUAT, Sanajan MICROPOS. UTAWA KERUSAKAN SING BISA DIPIKIR. TO THE FULLEST EXTENT diijini dening hukum, tanggung jawab TOTAL MICROCHIP ing kabeh pratelan ing sembarang cara sing ana hubungane karo informasi utawa panggunaan ora ngluwihi jumlah biaya, yen ana, sing wis mbayar langsung menyang microchip kanggo informasi. Panggunaan piranti Microchip ing support urip lan / utawa aplikasi safety tanggung ing resiko panuku, lan panuku setuju kanggo defend, indemnify lan terus Microchip mbebayani saka samubarang karusakan, claims, cocog, utawa expenses asil saka nggunakake kuwi. Ora ana lisensi sing diwenehake, kanthi implisit utawa liya, miturut hak properti intelektual Microchip kajaba nyatakake.

AMERIKA	ASIA / PASIFIK	ASIA / PASIFIK	EROPA
Kantor perusahaan2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Fax: 480-792-7277Dukungan Teknis: www.microchip.com/support Web alamat: www.microchip.com AtlantaDuluth, GAtel: 678-957-9614 Fax: 678-957-1455Austin, TXTelpon: 512-257-3370Boston Westborough, MA Telp: 774-760-0087 Fax: 774-760-0088ChicagoItasca, ILtel: 630-285-0071 Fax: 630-285-0075DallasAddison, TXTel: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTelpon: 281-894-5983Indianapolis Noblesville, IN Telp: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380Los Angeles Mission Viejo, CA Telp: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCTelpon: 919-844-7510New York, NYTelpon: 631-435-6000San Jose, CATelpon: 408-735-9110 408-436-4270Kanada - TorontoTelp: 905-695-1980 Fax: 905-695-2078	Australia - SydneyTelpon: 61-2-9868-6733China - BeijingTelpon: 86-10-8569-7000China - ChengduTelpon: 86-28-8665-5511China - ChongqingTelpon: 86-23-8980-9588China - DongguanTelpon: 86-769-8702-9880China - GuangzhouTelpon: 86-20-8755-8029China - HangzhouTelpon: 86-571-8792-8115China - Hong Kong SARTelpon: 852-2943-5100China - NanjingTelpon: 86-25-8473-2460China - QingdaoTelpon: 86-532-8502-7355China - ShanghaiTelpon: 86-21-3326-8000China - ShenyangTelpon: 86-24-2334-2829China - ShenzhenTelpon: 86-755-8864-2200China - SuzhouTelpon: 86-186-6233-1526China - WuhanTelpon: 86-27-5980-5300China - XianTelpon: 86-29-8833-7252China - XiamenTelpon: 86-592-2388138China - ZhuhaiTelpon: 86-756-3210040	India - BangaloreTelpon: 91-80-3090-4444India - New DelhiTelpon: 91-11-4160-8631India - PuneTelpon: 91-20-4121-0141Jepang - OsakaTelpon: 81-6-6152-7160Jepang - TokyoTelpon: 81-3-6880-3770Korea - DaeguTelpon: 82-53-744-4301Korea - SeoulTelpon: 82-2-554-7200Malaysia – Kuala LumpurTelpon: 60-3-7651-7906Malaysia – PenangTelpon: 60-4-227-8870Filipina - ManilaTelpon: 63-2-634-9065SingapuraTelpon: 65-6334-8870Taiwan - Hsin ChuTelpon: 886-3-577-8366Taiwan - KaohsiungTelpon: 886-7-213-7830Taiwan – TaipeiTelpon: 886-2-2508-8600Thailand - BangkokTelpon: 66-2-694-1351Vietnam - Ho Chi MinhTelpon: 84-28-5448-2100	Austria - WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Denmark - KopenhagenTel: 45-4485-5910Fax: 45-4485-2829Finlandia - EspooTelpon: 358-9-4520-820Prancis - ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Jerman - GarchingTelpon: 49-8931-9700Jerman - HaanTelpon: 49-2129-3766400Jerman - HeilbronnTelpon: 49-7131-72400Jerman - KarlsruheTelpon: 49-721-625370Jerman - MünchenTel: 49-89-627-144-0Fax: 49-89-627-144-44Jerman - RosenheimTelpon: 49-8031-354-560Israel - Ra'ananaTelpon: 972-9-744-7705Italia - MilanTel: 39-0331-742611Fax: 39-0331-466781Italia - PadovaTelpon: 39-049-7625286Walanda - DrunenTel: 31-416-690399Fax: 31-416-690340Norwegia - TrondheimTelpon: 47-72884388Polandia - WarsawTelpon: 48-22-3325737Romania - BukaresTel: 40-21-407-87-50Spanyol - MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Swedia - GothenbergTel: 46-31-704-60-40Swedia - StockholmTelpon: 46-8-5090-4654UK - WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Dokumen / Sumber Daya

Teknologi Microchip CoreJTAGProsesor Debug [pdf] Pandhuan pangguna CoreJTAGProsesor Debug, CoreJTAGDebug, Prosesor

Referensi

• Manual pangguna