Mikroçip Teknolojisi Core JTAG Hata Ayıklama İşlemcileri Kullanıcı Kılavuzu

giriiş

Çekirdek JTAG Debug v4.0, Ortak Test Eylem Grubunun (J) bağlantısını kolaylaştırırTAG) J ile uyumlu yumuşak çekirdekli işlemcilerTAG Hata ayıklama için TAP veya Genel Amaçlı Giriş/Çıkış (GPIO) pinleri. Bu IP çekirdeği, tek bir cihazda maksimum 16 soft core işlemcinin hata ayıklamasını kolaylaştırır ve ayrıca GPIO üzerinden dört ayrı cihazdaki işlemcilerin hata ayıklamasına destek sağlar.

Özellikler

ÇekirdekJTAGHata ayıklama aşağıdaki temel özelliklere sahiptir:

• Kumaşın J'ye erişimini sağlarTAG J aracılığıyla arayüzTAG MUSLUK.
• Kumaşın J'ye erişimini sağlarTAG GPIO pinleri aracılığıyla arayüz.
• J için IR Kodu desteğini yapılandırırTAG tünel açma.
• Birden fazla cihazın J aracılığıyla bağlanmasını desteklerTAG MUSLUK.
• Çok işlemcili hata ayıklamayı destekler.
• Düşük çarpık yönlendirme kaynaklarına ayrı saat ve sıfırlama sinyallerini destekler.
• Hem aktif-düşük hem de aktif-yüksek hedef sıfırlamayı destekler.
• J'yi desteklerTAG Güvenlik Monitörü Arayüzü (UJTAG_SEC) PolarFire cihazları için.

Çekirdek Sürüm
Bu belge CoreJ için geçerlidirTAGv4.0'da hata ayıklama

Desteklenen Aileler

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• İGLUS
• İGLOO/+

Cihaz Kullanımı ve Performansı

Desteklenen cihaz aileleri için kullanım ve performans verileri aşağıdaki tabloda listelenmiştir. Bu tabloda listelenen veriler yalnızca gösterge niteliğindedir. Genel cihaz kullanımı ve çekirdeğin performansı sisteme bağlıdır.
Tablo 1. Cihaz Kullanımı ve Performansı

Aile	Fayans Sıralı	kombinatoryal	Toplam	Kullanım Cihaz	Toplam %	Performans (MHz)
Kutup Ateşi	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
İGLUS	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Not: Bu tablodaki veriler, -1 parça üzerinde tipik sentez ve düzen ayarlarıyla Verilog RTL kullanılarak elde edildi. Üst düzey parametreler veya jenerikler varsayılan ayarlarda bırakıldı.

İşlevsel Açıklama

ÇekirdekJTAGHata ayıklama UJ'yi kullanırTAG J'ye erişim sağlamak için sert makroTAG FPGA yapısından arayüz. UJTAG Sabit makro, MSS veya ASIC TAP denetleyicisinin çıkışına yapıdan bağlanmayı kolaylaştırır. UJ'nin yalnızca bir örneğiTAG Kumaşta makroya izin verilir.
Şekil 1-1. CoreJTAGHata Ayıklama Blok Şeması

ÇekirdekJTAGHata ayıklama uj_j'nin bir örneğini içeriyortag J uygulayan tünel denetleyicisiTAG J'yi kolaylaştırmak için tünel kontrolörüTAG FlashPro programcısı ile hedef yazılım işlemcisi arasında tünel oluşturma. Softcore işlemci, özel FPGA'nın J'si aracılığıyla bağlanırTAG arayüz pinleri. J'den IR taramalarıTAG FPGA yapısında arayüze erişilemez. Bu nedenle, hata ayıklama hedefine yönelik IR ve DR taramalarını kolaylaştırmak için endüstri standardı J'yi destekleyen tünel protokolü gereklidir.TAG arayüz. Tünel denetleyicisi, bir DR taraması olarak aktarılan tünel paketinin kodunu çözer ve tünel paketinin içeriğine ve UIREG aracılığıyla sağlanan IR kaydının içeriğine dayalı olarak sonuçta ortaya çıkan bir IR veya DR taraması oluşturur. Tünel denetleyicisi ayrıca IR kaydının içeriği IR koduyla eşleştiğinde tünel paketinin kodunu çözer.

Şekil 1-2. Tünel Paket Protokolü

Bir konfigürasyon parametresi, tünel kontrol cihazı tarafından kullanılan IR kodunun konfigürasyonunu sağlar. Tek bir tasarımda birden fazla softcore işlemcinin hata ayıklamasını kolaylaştırmak için, oluşturulan tünel denetleyicilerinin sayısı 1-16 arasında yapılandırılabilir ve bir J sağlanır.TAG Her hedef işlemciye uyumlu arayüz. Bu hedef işlemcilerin her biri, örnekleme zamanında belirlenen benzersiz bir IR kodu aracılığıyla adreslenebilir.

Her hedef işlemci hata ayıklama arayüzünün TGT_TCK satırında bir CLKINT veya BFR arabelleği başlatılır.

UJ'den URSTB hattıTAG makrosu (TRSTB), CoreJ içinde küresel bir kaynağa yükseltildiTAGHata ayıklama. CoreJ içerisinde TGT_TRST hattına opsiyonel bir invertör yerleştirilirTAGDaha sonra aktif yüksek sıfırlama kaynağına bağlanması beklenen bir hata ayıklama hedefine bağlantı için hata ayıklama. J'den gelen TRSTB sinyalinin olduğu varsayıldığında yapılandırılır.TAG TAP aktif düşük. Bu yapılandırma bir veya daha fazla hata ayıklama hedefi gerektiriyorsa ek bir genel yönlendirme kaynağı tüketilecektir.

UJ'den URSTB hattıTAG makrosu (TRSTB), CoreJ içinde küresel bir kaynağa yükseltildiTAGHata ayıklama. CoreJ içerisinde TGT_TRST hattına opsiyonel bir invertör yerleştirilirTAGDaha sonra aktif yüksek sıfırlama kaynağına bağlanması beklenen bir hata ayıklama hedefine bağlantı için hata ayıklama. J'den gelen TRSTB sinyalinin olduğu varsayıldığında yapılandırılır.TAG TAP aktif düşük. TGT_TRSTN, hata ayıklama hedefi için varsayılan etkin düşük çıkıştır. Bu yapılandırma bir veya daha fazla hata ayıklama hedefi gerektiriyorsa ek bir genel yönlendirme kaynağı tüketilecektir.

Şekil 1-3. CoreJTAGSeri Verilerde ve Saat Ölçümünde Hata Ayıklama

Cihaz Zincirleme

Belirli geliştirme kartı veya ailesi için FPGA Programlama Kullanıcı Kılavuzlarına bakın. Her geliştirme kurulu farklı hacimlerde çalışabilirtages ve bunun geliştirme platformlarıyla mümkün olup olmadığını doğrulamayı seçebilirsiniz. Ayrıca birden fazla geliştirme kartı kullanıyorsanız bunların ortak bir zemini paylaştığından emin olun.

FlashPro Başlığı aracılığıyla
FlashPro başlığını kullanarak yapıdaki birden çok aygıtın zincirlenmesini desteklemek için birden çok uj_j örneğitag gerekmektedir. Çekirdeğin bu sürümü, uj_j'nin manuel olarak başlatılmasına gerek kalmadan maksimum 16 çekirdeğe erişim sağlartag. Her çekirdeğin, kimlik koduyla eşleşen belirli çekirdeğe erişim sağlayacak benzersiz bir IR Kodu (0x55'ten 0x64'e kadar) vardır.

Şekil 1-4. Tek Cihazda Çoklu İşlemci Tek Cihaz

CoreJ'i kullanmak içinTAGBirden fazla cihazda hata ayıklamak için cihazlardan birinin ana cihaz olması gerekir. Bu cihaz CoreJ'i içerirTAGÇekirdekte hata ayıklama. Daha sonra her işlemci aşağıdaki şekilde bağlanır:
Şekil 1-5. İki Cihazda Çoklu İşlemciler

Başka bir karttaki bir çekirdekte hata ayıklamak için JTAG CoreJ'den gelen sinyallerTAGHata ayıklama, SmartDesign'da üst düzey pinlere yükseltilir. Bunlar daha sonra J'ye bağlanır.TAG Sinyalleri doğrudan işlemciye iletir.
Not: Bir CoreJTAGİkinci kart tasarımında hata ayıklama isteğe bağlıdır. UJ_J'ninTAG makro ve FlashPro başlığı ikinci kart tasarımında kullanılmaz.

SoftConsole'da hata ayıklamak üzere bir işlemci seçmek için hata ayıklama yapılandırmalarına tıklayın ve ardından Hata Ayıklayıcı sekmesine tıklayın.

Aşağıdaki resimde gösterilen komut yürütülür.

Şekil 1-6. Hata Ayıklayıcı Yapılandırması UJ_JTAG_IRKODU

UJ_JTAG_IRCODE, hangi işlemcide hata ayıklama yaptığınıza bağlı olarak değiştirilebilir. Eski içinample: Cihaz 0'daki bir işlemcide hata ayıklamak için UJ_JTAG_IRCODE 0x55 veya 0x56 olarak ayarlanabilir.

GPIO aracılığıyla
GPIO üzerinden hata ayıklamak için UJ parametresiTAG _BYPASS seçilir. GPIO başlıkları veya pinleri üzerinden bir ve dört çekirdekte hata ayıklama yapılabilir. SoftConsole v5.3 veya üzeri GPIO'ları kullanarak bir hata ayıklama oturumu çalıştırmak için Hata Ayıklama Yapılandırması aşağıdaki gibi ayarlanmalıdır:
Şekil 1-7. Hata Ayıklayıcı Yapılandırması GPIO

Not: GPIO üzerinden hata ayıklama yapıyorsanız, geliştirme kartlarındaki FlashPro Başlığı veya Gömülü FlashPro5 aracılığıyla işlemcide aynı anda hata ayıklayamazsınız. Eski içinampDosya: Tanımlama veya SmartDebug kullanarak hata ayıklamayı kolaylaştırmak için FlashPro Başlığı veya Gömülü FlashPro5 mevcuttur.
Şekil 1-8. GPIO Pinleri Üzerinden Hata Ayıklama

GPIO Pinleri aracılığıyla Cihaz Zincirleme
GPIO aracılığıyla birden fazla cihazın zincirlenmesini desteklemek için UJTAG_BYPASS parametresinin seçilmesi gerekmektedir. Daha sonra TCK, TMS ve TRSTb sinyalleri üst düzey bağlantı noktalarına yükseltilebilir. Tüm hedef işlemcilerde TCK, TMS ve TRSTb bulunur. Bunlar aşağıda gösterilmemiştir.
Şekil 1-9. GPIO Pinleri Aracılığıyla Cihaz Zincirleme

Temel bir J'deTAG Zincirleme bir işlemcinin TDO'su başka bir işlemcinin TDI'sına bağlanır ve tüm işlemciler bu şekilde zincirlenene kadar devam eder. İlk işlemcinin TDI'sı ve son işlemcinin TDO'su J'ye bağlanır.TAG programcı tüm işlemcileri zincirliyor. JTAG işlemcilerden gelen sinyaller CoreJ'e yönlendirilirTAGZincirlenebilecekleri hata ayıklama. Birden fazla cihaz arasındaki zincirleme tamamlanmışsa CoreJ'li cihazTAGHata ayıklama ana cihaz haline gelir.

IR Kodunun her işlemciye tahsis edilmediği bir GPIO hata ayıklama senaryosunda, hangi aygıtta hata ayıklanacağını seçmek için değiştirilmiş bir OpenOCD komut dosyası kullanılır. Hangi cihazın hata ayıklandığını seçmek için bir OpenOCD komut dosyası değiştirildi. Bir Mi-V tasarımı için, file SoftConsole kurulum konumunda, openocd/scripts/board/microsemi-riscv.cfg altında bulunur. Diğer işlemciler için fileaynı openocd konumunda bulunur.
Not:  Aşağıdaki durumlarda Hata Ayıklama Yapılandırması seçeneklerinin de güncellenmesi gerekir: file yeniden adlandırıldı

Şekil 1-10. Hata Ayıklama Yapılandırması

Kullanıcı adı-riscv-gpio-chain.cfg'yi açın, aşağıdaki eski bir örnektirampgörülmesi gerekenler:

Şekil 1-11. MIV Yapılandırması File

Aşağıdaki ayarlar, GPIO üzerinden tek bir cihazın hata ayıklaması için çalışır. Bir zincirde hata ayıklamak için, hata ayıklaması yapılmayan cihazların bypass moduna alınması için ek komutların eklenmesi gerekir.

Bir zincirdeki iki işlemci için aşağıdakilerample komutu yürütülür:

Bu, Hedef softcore İşlemci 1'ı bypass moduna geçirerek Hedef softcore İşlemci 0'de hata ayıklamaya olanak tanır. Hedef softcore İşlemci 0'da hata ayıklamak için aşağıdaki komut kullanılır:

Not:  Bu iki konfigürasyon arasındaki tek fark, Microsemi RISCV konfigürasyonunu çağıran kaynağın file (microsemi-riscv.cfg) Hedef Softcore İşlemci 0'da hata ayıklanırken ilk sırada gelir veya Hedef Softcore İşlemci 1'de hata ayıklanırken ikinci sırada gelir. Zincirdeki ikiden fazla cihaz için ek jtag yeni dokunuşlar eklendi. Eski içinampDosyada bir zincirde üç işlemci varsa aşağıdaki komut kullanılır:

Şekil 1-12. EskiampHata Ayıklama Sistemi

Arayüz

Aşağıdaki bölümlerde arayüzle ilgili bilgiler tartışılmaktadır.

Yapılandırma Parametreleri

CoreJ için yapılandırma seçenekleriTAGHata ayıklama aşağıdaki tabloda açıklanmıştır. Varsayılanın dışında bir konfigürasyon gerekliyse yapılandırılabilir seçenekler için uygun değerleri seçmek üzere SmartDesign'daki Yapılandırma iletişim kutusunu kullanın.
Tablo 2-1. CoreJTAGHata Ayıklama Yapılandırma Seçenekleri

İsim	Geçerli Aralık	Varsayılan	Tanım
NUM_HATA_AYIKLAMA_TGTS	1-16	1	FlashPro aracılığıyla kullanılabilen hata ayıklama hedeflerinin sayısı (UJTAG_DEBUG = 0) 1-16'dır. GPIO (UJ) aracılığıyla kullanılabilen hata ayıklama hedeflerinin sayısıTAG_DEBUG = 1) 1-4'tür.
IR_KODU_TGT_x	0X55-0X64	0X55	JTAG IR Kodu, hata ayıklama hedefi başına bir tane. Belirtilen değer bu hata ayıklama hedefine özgü olmalıdır. Bu hata ayıklama hedef arayüzüyle ilişkili tünel denetleyicisi, IR kaydının içeriği bu IR koduyla eşleştiğinde yalnızca TDO'yu çalıştırır ve hedef hata ayıklama arayüzünü çalıştırır.
TGT_AKTİF_YÜKSEK_SIFIRLAMA_x	0-1	0	0: TGT_TRSTN_x çıkışı, UJ'nin aktif-düşük URSTB çıkışının global formuna bağlanırTAG makro.1: TGT_TRST çıkışı, UJ'nin aktif-düşük URSTB çıkışının global ters çevrilmiş formuna dahili olarak bağlanırTAG makro. Bu parametre herhangi bir hata ayıklama hedefi için 1'e ayarlanırsa fazladan bir genel yönlendirme kaynağı tüketilir.
UJTAG_KALP AMELİYATİ	0-1	0	0: GPIO Hata Ayıklama devre dışı, Hata Ayıklama FlashPro Başlığı veya Gömülü FlashPro5.1 aracılığıyla yapılabilir: GPIO Hata Ayıklama etkin, Hata Ayıklama karttaki kullanıcı tarafından seçilen GPIO pinleri aracılığıyla yapılabilir.Not:  Hata ayıklama GPIO aracılığıyla yapıldığında, SoftConsole hata ayıklama seçeneklerinde aşağıdaki hata ayıklama komutu yürütülür: “—command “set FPGA_TAP N”“.
UJTAG_SEC_TR	0-1	0	0: UJTAG UJ ise makro seçilirTAG_BAYPAS = 0. 1: UJTAGUJ ise _SEC makrosu seçilirTAG_BAYPAS= 0.Not:  Bu parametre yalnızca PolarFire için geçerlidir. Yani AİLE = 26.

Sinyal Açıklamaları
Aşağıdaki tabloda CoreJ için sinyal açıklamaları listelenmektedirTAGHata ayıkla.
Tablo 2-2. ÇekirdekJTAGG/Ç Sinyallerinde Hata Ayıklama

İsim	Geçerli Aralık	Varsayılan	Tanım
NUM_HATA_AYIKLAMA_TGTS	1-16	1	FlashPro aracılığıyla kullanılabilen hata ayıklama hedeflerinin sayısı (UJTAG_DEBUG = 0) 1-16'dır. GPIO (UJ) aracılığıyla kullanılabilen hata ayıklama hedeflerinin sayısıTAG_DEBUG = 1) 1-4'tür.
IR_KODU_TGT_x	0X55-0X64	0X55	JTAG IR Kodu, hata ayıklama hedefi başına bir tane. Belirtilen değer bu hata ayıklama hedefine özgü olmalıdır. Bu hata ayıklama hedef arayüzüyle ilişkili tünel denetleyicisi, IR kaydının içeriği bu IR koduyla eşleştiğinde yalnızca TDO'yu çalıştırır ve hedef hata ayıklama arayüzünü çalıştırır.
TGT_AKTİF_YÜKSEK_SIFIRLAMA_x	0-1	0	0: TGT_TRSTN_x çıkışı, UJ'nin aktif-düşük URSTB çıkışının global formuna bağlanırTAG makro.1: TGT_TRST çıkışı, UJ'nin aktif-düşük URSTB çıkışının global ters çevrilmiş formuna dahili olarak bağlanırTAG makro. Bu parametre herhangi bir hata ayıklama hedefi için 1'e ayarlanırsa fazladan bir genel yönlendirme kaynağı tüketilir.
UJTAG_KALP AMELİYATİ	0-1	0	0: GPIO Hata Ayıklama devre dışı, Hata Ayıklama FlashPro Başlığı veya Gömülü FlashPro5.1 aracılığıyla yapılabilir: GPIO Hata Ayıklama etkin, Hata Ayıklama karttaki kullanıcı tarafından seçilen GPIO pinleri aracılığıyla yapılabilir.Not:  Hata ayıklama GPIO aracılığıyla yapıldığında, SoftConsole hata ayıklama seçeneklerinde aşağıdaki hata ayıklama komutu yürütülür: “—command “set FPGA_TAP N”“.
UJTAG_SEC_TR	0-1	0	0: UJTAG UJ ise makro seçilirTAG_BAYPAS = 0. 1: UJTAGUJ ise _SEC makrosu seçilirTAG_BAYPAS= 0.Not:  Bu parametre yalnızca PolarFire için geçerlidir. Yani AİLE = 26.

Notlar:

• J'deki tüm sinyallerTAG Yukarıdaki TAP bağlantı noktaları listesi SmartDesign'da en üst düzey bağlantı noktalarına yükseltilmelidir.
• SEC Bağlantı Noktaları yalnızca UJTAG_SEC_EN CoreJ aracılığıyla etkinleştirildiTAGHata ayıklamanın yapılandırma GUI'si.
• EN_SEC girişini bağlarken özellikle dikkatli olun. EN_SEC bir üst düzey bağlantı noktasına (aygıt giriş pimi) yükseltilirse, J Sırasında G/Ç Durumlarını Yapılandır'a erişmeniz gerekir.TAG Libero akışındaki Program Tasarımının Programlama bölümüne gidin ve EN_SEC bağlantı noktası için G/0 Durumunun (Yalnızca Çıkış) 1'e ayarlandığından emin olun.

Kayıt Haritası ve Açıklamaları

CoreJ için kayıt yokTAGHata ayıkla.

Araç Akışı

Aşağıdaki bölümlerde takım akışıyla ilgili bilgiler tartışılmaktadır.

Lisans

Bu IP Çekirdeğini Libero SoC ile kullanmak için lisans gerekli değildir.

Sağdan sola
Çekirdek ve test tezgahları için eksiksiz RTL kodu sağlanarak çekirdeğin SmartDesign ile başlatılmasına olanak sağlanır. Simülasyon, Sentez ve Düzen, Libero SoC içerisinde gerçekleştirilebilir.

Akıllı Tasarım
eski birampörneklenmiş view CoreJ'inTAGHata ayıklama aşağıdaki şekilde gösterilmektedir. Çekirdekleri başlatmak ve oluşturmak amacıyla SmartDesign'ı kullanma hakkında daha fazla bilgi için Libero® SoC Kullanıcı Kılavuzunda DirectCore Kullanımı'na bakın.
Şekil 4-1. SmartDesign CoreJTAGÖrnekte Hata Ayıklama View J kullanarakTAG Başlık

Şekil 4-2. SmartDesign CoreJTAGGPIO Pinlerini Kullanarak Örnekte Hata Ayıklama

CoreJ'i YapılandırmaTAGSmartDesign'da hata ayıklama

Çekirdek, SmartDesign'daki yapılandırma GUI'si kullanılarak yapılandırılır. Eski sevgilimampGUI dosyası aşağıdaki şekilde gösterilmektedir.
Şekil 4-3. CoreJ'i YapılandırmaTAGSmartDesign'da hata ayıklama

PolarFire, UJ içinTAG_SEC UJ'yi seçerTAGUJ yerine _SEC makrosuTAG makro ne zaman UJTAG_BYPASS devre dışı. Diğer tüm aileler için göz ardı edilir.
Hata Ayıklama Hedeflerinin Sayısı, UJ ile 16'ya kadar hata ayıklama hedefine kadar yapılandırılabilirTAG_BYPASS devre dışı ve UJ ile en fazla 4 hata ayıklama hedefiTAG_BYPASS etkin.
UJTAG_BYPASS, UJ aracılığıyla hata ayıklamayı seçerTAG ve FlashPro başlığı ve GPIO pinleri aracılığıyla hata ayıklama.
Hedef # IR Kodu J'dirTAG Hata ayıklama hedefine verilen IR Kodu. Bu, belirtilen aralıkta benzersiz bir değer olmalıdır. Tablo 2-1.

Simülasyon Akışları

CoreJ ile bir kullanıcı test ortamı sağlanırTAGHata ayıklama. Simülasyonları çalıştırmak için:

1. SmartDesign içindeki kullanıcı test karşılaştırması akışını seçin.
2. Oluştur bölmesinde Kaydet ve Oluştur'u tıklayın. Çekirdek Yapılandırma GUI'sinden kullanıcı test ortamını seçin.

SmartDesign Libero projesini oluşturduğunda kullanıcı test tezgahını yükler fileS. Kullanıcı test tezgahını çalıştırmak için:

1. Tasarım kökünü CoreJ'e ayarlayınTAGLibero tasarım hiyerarşisi bölmesinde hata ayıklama örneği.
2. Libero Tasarım Akışı penceresinde Önceden Sentezlenmiş Tasarımı Doğrula > Simülasyon Et öğesine tıklayın. Bu, ModelSim'i başlatır ve simülasyonu otomatik olarak çalıştırır.

Libero'da Sentez

Sentez'i çalıştırmak için:

1. Çekirdeği sentezlemek için Libero SoC Tasarım Akışı penceresindeki Sentezle simgesine tıklayın. Alternatif olarak, Tasarım Akışı penceresinde Sentezle seçeneğine sağ tıklayın ve Etkileşimli Olarak Aç'ı seçin. Sentez penceresi Synplify® projesini görüntüler.
2. Çalıştır simgesini tıklayın.
   Not: RTG4 için, bu IP'nin yalnızca geliştirme amacıyla kullanıldığı ve radyasyon ortamında kullanılmayacağı için göz ardı edilebilecek bir geçici olay (SET) hafifletilmiş uyarısı vardır.

Libero'da Yer ve Rota

Sentez tamamlandıktan sonra yerleştirme sürecini başlatmak için Libero SoC'deki Yerleştir ve Yönlendir simgesine tıklayın.

Cihaz Programlama

UJAG_SEC özelliği kullanılırsa ve EN_SEC bir üst seviye bağlantı noktasına (cihaz giriş pini) yükseltilirse, J Sırasında G/Ç Durumlarını Yapılandır'a erişmeniz gerekir.TAG Libero akışındaki Program Tasarımının Programlama bölümüne gidin ve EN_SEC bağlantı noktası için G/0 Durumunun (Yalnızca Çıkış) 1'e ayarlandığından emin olun.

Bu yapılandırma, J'ye erişimi sürdürmek için gereklidir.TAG Tanımlanan Sınır Tarama Kaydı (BSR) değeri, yeniden programlama sırasında EN_SEC'deki herhangi bir harici mantık düzeyini geçersiz kıldığından cihazın yeniden programlanması için bağlantı noktası.

Sistem Entegrasyonu

Aşağıdaki bölümlerde sistem entegrasyonuyla ilgili bilgiler tartışılmaktadır.

IGLOO2/RTG4 için Sistem Düzeyinde Tasarım

Aşağıdaki şekil J'yi gerçekleştirmek için tasarım gereksinimlerini göstermektedirTAG SoftConsole'dan J'ye kadar olan yapıda bulunan bir softcore işlemcinin hata ayıklamasıTAG IGLOO2 ve RTG4 cihazları için arayüz.
Şekil 5-1. RTG4/IGLOO2JTAG Hata Ayıklama Tasarımı

SmartFusion2 için Sistem Düzeyinde Tasarım

Aşağıdaki şekil J'yi gerçekleştirmek için tasarım gereksinimlerini göstermektedirTAG SoftConsole'dan J'ye kadar yapıda bulunan bir softcore işlemcinin hata ayıklamasıTAG SmartFusion2 cihazları için arayüz.
Şekil 5-2. SmartFusion2JTAG Hata Ayıklama Tasarımı

UJTAG_SANİYE

PolarFire cihaz ailesi için bu sürüm, kullanıcının UJ arasında seçim yapmasına olanak tanır.TAG ve UJTAG_SEC, UJTAGHangisinin istendiğini seçmek için GUI'deki _SEC_EN parametresi kullanılacaktır.

Aşağıdaki şekilde UJ'nin fiziksel arayüzlerini temsil eden basit bir diyagram gösterilmektedirTAG/UJTAGPolarFire'da _SEC.

Şekil 5-3. PolarFire UJTAG_SEC Makro

Tasarım kısıtlamaları

CoreJ ile tasarımlarTAGHata ayıklama, TCK saat alanında zamanlama analizinin kullanılmasına izin vermek için uygulamanın tasarım akışındaki kısıtlamaları takip etmesini gerektirir.

Kısıtlamaları eklemek için:

1. Libero v11.7 veya üzeri sürümdeki Gelişmiş Kısıtlama akışı kullanılıyorsa, DesignFlow penceresinde Kısıtlamalar > Kısıtlamaları Yönet öğesine çift tıklayın ve Zamanlama sekmesine tıklayın.
2. Kısıtlama Yöneticisi penceresinin Zamanlama sekmesinde yeni bir SDC oluşturmak için Yeni'ye tıklayın. fileve adını verin file. Tasarım kısıtlamaları, bu boş SDC'ye girilebilecek saat kaynağı kısıtlamalarını içerir. file.
3. Libero v11.7 veya sonraki sürümlerde Klasik Kısıtlama akışları kullanılıyorsa, Tasarım Akışı penceresinde Kısıtlamalar Oluştur > Zamanlama Kısıtlaması'na sağ tıklayın ve ardından Yeni Kısıtlama Oluştur'a tıklayın. Yeni bir SDC oluşturur file. Tasarım kısıtlamaları, bu boş SDC'ye girilen saat kaynağı kısıtlamalarını içerir. file.
4. TCK periyodunu ve yarım periyodunu hesaplayınız. Hata ayıklama FlashPro ile yapıldığında TCK 6 MHz'e ayarlanır ve hata ayıklama FlashPro30 tarafından desteklendiğinde maksimum 5 MHz frekansına ayarlanır. Bu adımı tamamladıktan sonra SDC'ye aşağıdaki kısıtlamaları girin file:
   saat_oluştur -adı { TCK } \
   • dönem TCK_PERIOD \
   • dalga biçimi { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Örneğinample, 6 MHz TCK frekansı kullanan bir tasarım için aşağıdaki kısıtlamalar uygulanır.
     saat_oluştur -adı { TCK } \
   • dönem 166.67 \
   • dalga biçimi { 0 83.33 } \ [ get_ports { TCK } ]
5. Tüm kısıtlamaları ilişkilendirin fileSentez, Yer ve Rota ve Zamanlama Doğrulaması ile birliktetagiçinde Kısıtlama Yöneticisi > Zamanlama sekmesi. Bu, SDC için ilgili onay kutularının seçilmesiyle tamamlanır. filekısıtlamaların girildiği yer

Revizyon Geçmişi

Liman Adı	Genişlik	Yön	Tanım
JTAG TAP Bağlantı Noktaları
TDI	1	Giriş	Test Verileri Girişi. TAP'tan seri veri girişi.
TCK	1	Giriş	Test Saati. CoreJ içindeki tüm sıralı öğelere saat kaynağıTAGHata ayıkla.
TMS	1	Giriş	Test Modu Seçin.
TDO	1	Çıktı	Verileri Test Et. TAP'a seri veri çıkışı.
TRSTB	1	Giriş	Test Sıfırlama. TAP'tan aktif düşük sıfırlama girişi.
JTAG X Bağlantı Noktalarını Hedefleyin
TGT_TDO_x	1	Giriş	Hata ayıklama hedefi x'ten TAP'a kadar verileri test edin. Hedef TDO bağlantı noktasına bağlanın.
TGT_TCK_x	1	Çıktı	Hedef x'in hatalarını ayıklamak için Saat çıktısını test edin. TCK, CoreJ içerisinde dahili olarak küresel, düşük çarpık bir ağa yükseltildiTAGHata ayıkla.
TGT_TRST_x	1	Çıktı	Aktif-Yüksek Test Sıfırlaması. Yalnızca TGT_ACTIVE_HIGH_RESET_x =1 olduğunda kullanılır
TGT_TRSTN_x	1	Çıktı	Aktif-Düşük Test Sıfırlama. Yalnızca TGT_ACTIVE_HIGH_RESET_x =0 olduğunda kullanılır
TGT_TMS_x	1	Çıktı	Test Modu Hedef x'in hatalarını ayıklamak için çıkışı seçin.
TGT_TDI_x	1	Çıktı	Test Verileri Girişi. Hata ayıklama hedefinden seri veri girişi x.
UJTAG_TCK_x_ATLA	1	Giriş	GPIO pininden hedef x'in hatalarını ayıklamak için Saat girişini test edin.
UJTAG_TMS_x_ATLA	1	Giriş	Test Modu GPIO pininden hedef x'in hatalarını ayıklamak için seçin.
UJTAG_ATLAMA_TDI_x	1	Giriş	Test Verileri, GPIO pininden hedef x'in hatalarını ayıklamak için Seri veriler.
UJTAG_TRSTB_x_ATLA	1	Giriş	Test Sıfırlama. GPIO pininden hedef x'in hatalarını ayıklamak için girişi sıfırlayın.
UJTAG_ATLAMA_TDO_x	1	Çıktı	Test Verileri Çıkışı, GPIO pininden hata ayıklama hedefinden x seri verileri.
SEC Bağlantı Noktaları
TR_SEC	1	Giriş	Güvenliği etkinleştirir. Kullanıcı tasarımının TAP'a harici TDI ve TRSTB girişini geçersiz kılmasını sağlar.Dikkat: Bu bağlantı noktasını bağlarken özellikle dikkatli olun. Daha fazla ayrıntı için aşağıdaki nota ve Cihaz Programlamasına bakın.
TDI_SEC	1	Giriş	TDI Güvenlik geçersiz kılma. EN_SEC YÜKSEK olduğunda TAP'a harici TDI girişini geçersiz kılar.
TRSTB_SEC	1	Giriş	TRSTB Güvenliği geçersiz kılma. SEC_EN YÜKSEK olduğunda TAP'a harici TRSTB girişini geçersiz kılar.
UTRSB	1	Çıktı	Test Sıfırlama Monitörü
UTM'ler	1	Çıktı	Test Modu Monitörü Seçin

mikroçip Webalan

Microchip, çevrimiçi desteği şu şekilde sağlar: websitede www.microchip.com/. Bu website yapmak için kullanılır fileve müşterilerin kolayca erişebileceği bilgiler. Mevcut içeriklerden bazıları şunlardır:

• Ürün Desteği – Veri sayfaları ve yazım hataları, uygulama notları ve sampprogramlar, tasarım kaynakları, kullanıcı kılavuzları ve donanım destek belgeleri, en son yazılım sürümleri ve arşivlenmiş yazılımlar
• Genel Teknik Destek – Sıkça Sorulan Sorular (SSS), teknik destek talepleri, çevrimiçi tartışma grupları, Microchip tasarım ortağı programı üye listesi
• Mikroçip İşletmesi – Ürün seçici ve sipariş kılavuzları, en son Microchip basın bültenleri, seminer ve etkinliklerin listesi, Microchip satış ofislerinin, distribütörlerinin ve fabrika temsilcilerinin listeleri

Ürün Değişiklik Bildirim Hizmeti

Microchip'in ürün değişikliği bildirim hizmeti, müşterilerin Microchip ürünleri konusunda güncel kalmasına yardımcı olur. Aboneler, belirli bir ürün ailesi veya ilgili geliştirme aracıyla ilgili değişiklikler, güncellemeler, revizyonlar veya hatalar olduğunda e-posta bildirimi alacaklardır.

Kayıt olmak için şuraya gidin: www.microchip.com/pcn ve kayıt talimatlarını takip edin Müşteri Desteği  Microchip ürünlerini kullananlar çeşitli kanallardan yardım alabilirler:

• Distribütör veya Temsilci
• Yerel Satış Ofisi
• Gömülü Çözüm Mühendisi (ESE)Teknik Destek Müşteriler, destek için distribütörleri, temsilcileri veya ESE ile iletişime geçmelidir. Müşterilere yardımcı olmak için yerel satış ofisleri de mevcuttur. Bu belgede satış ofislerinin ve konumlarının bir listesi bulunmaktadır.

Teknik destek şu şekilde sağlanmaktadır: website şu adreste: www.microchip.com/support

Mikroçip Cihazları Kod Koruma Özelliği

Mikroçip cihazlarındaki kod koruma özelliğinin aşağıdaki ayrıntılarına dikkat edin:

• Mikroçip ürünleri, kendilerine ait Mikroçip Veri Sayfasında yer alan teknik özelliklere uygundur.
• Microchip, amacına uygun ve normal koşullar altında kullanıldığında ürün ailesinin güvenli olduğuna inanmaktadır.
• Microchip cihazlarının kod koruma özelliklerini ihlal etme girişimlerinde dürüst olmayan ve muhtemelen yasa dışı yöntemler kullanılmaktadır. Bu yöntemlerin, Microchip ürünlerinin Microchip'in Veri Sayfalarında yer alan çalıştırma spesifikasyonlarının dışında bir şekilde kullanılmasını gerektirdiğine inanıyoruz. Bu kod koruma özelliklerini ihlal etme girişimleri, büyük ihtimalle Microchip'in fikri mülkiyet haklarını ihlal etmeden gerçekleştirilemez.
• Microchip, kodunun bütünlüğünden endişe duyan herhangi bir müşteriyle çalışmaya hazırdır.
• Ne Microchip ne de başka bir yarı iletken üreticisi, kodunun güvenliğini garanti edemez. Kod koruması, ürünün "kırılmaz" olduğunu garanti ettiğimiz anlamına gelmez. Kod koruması sürekli gelişmektedir. Microchip olarak kendimizi ürünlerimizin kod koruma özelliklerini sürekli geliştirmeye adadık. Microchip'in kod koruma özelliğini kırma girişimleri, Dijital Binyıl Telif Hakkı Yasası'nın ihlali olabilir. Bu tür eylemler, yazılımınıza veya diğer telif hakkıyla korunan çalışmanıza yetkisiz erişime izin veriyorsa, bu Yasa kapsamında yardım için dava açma hakkınız olabilir.

Yasal Uyarı

Bu yayında yer alan bilgiler yalnızca Microchip ürünlerinin tasarlanması ve kullanılması amacıyla sağlanmıştır. Cihaz uygulamaları ve benzerlerine ilişkin bilgiler yalnızca size kolaylık sağlamak amacıyla sağlanmıştır ve güncellemeler ile değiştirilebilir. Uygulamanızın spesifikasyonlarınıza uygun olmasını sağlamak sizin sorumluluğunuzdadır.
BU BİLGİLER MİKROCHIP TARAFINDAN “OLDUĞU GİBİ” SAĞLANMAKTADIR. MİKROCHIP HİÇBİR BEYANDA BULUNMAZ
VEYA AÇIK VEYA ZIMNİ, YAZILI VEYA SÖZLÜ, YASAL HERHANGİ BİR GARANTİ
VEYA BAŞKA BİR ŞEKİLDE, İMA EDİLENLER DAHİL ANCAK BUNLARLA SINIRLI OLMAMAK ÜZERE BİLGİLERLE İLGİLİ
İHLAL OLMAMASI, TİCARİ YETENEK VE BELİRLİ BİR AMACA UYGUNLUK GARANTİLERİ VEYA DURUMU, KALİTESİ VEYA PERFORMANSI İLE İLGİLİ GARANTİLER. MICROCHIP HİÇBİR DURUMDA, MICROCHIP'E OLASILIK KONUSUNDA ÖNERİLMİŞ OLSA BİLE, NEDEN OLURSA OLSUN, BİLGİ VEYA KULLANIMI İLE İLGİLİ HERHANGİ BİR DOLAYLI, ÖZEL, CEZAİ, ARIZİ VEYA SONUÇ OLARAK ORTAYA ÇIKAN HERHANGİ BİR KAYIP, ZARAR, MALİYET VEYA MASRAFTAN SORUMLU TUTULAMAZ. VEYA ZARARLAR ÖNGÖRÜLEBİLİR. YASALARIN İZİN VERDİĞİ EN GENİŞ ÖLÇÜDE, MICROCHIP'İN BİLGİLER VEYA KULLANIMI İLE İLGİLİ HERHANGİ BİR TALEP ÜZERİNDEKİ TOPLAM YÜKÜMLÜLÜĞÜ, BİLGİ İÇİN DOĞRUDAN MICROCHIP'E ÖDEMİŞ OLDUĞUNUZ ÜCRET MİKTARINI (VARSA) AŞMAYACAKTIR. Microchip cihazlarının yaşam desteği ve/veya güvenlik uygulamalarında kullanılmasının riski tamamen alıcıya aittir ve alıcı, Microchip'i bu tür bir kullanımdan kaynaklanan her türlü zarar, iddia, dava veya masrafa karşı savunmayı, tazmin etmeyi ve zararsız tutmayı kabul eder. Aksi belirtilmedikçe, herhangi bir Microchip fikri mülkiyet hakkı kapsamında, üstü kapalı veya başka bir şekilde hiçbir lisans devredilmez.

AMERİKALAR	ASYA/PASİFİK	ASYA/PASİFİK	AVRUPA
Kurumsal Ofis2355 Batı Chandler Bulvarı. Chandler, AZ 85224-6199Tel: 480-792-7200Faks: 480-792-7277Teknik Destek: www.microchip.com/support Web Adres: www.microchip.com atlantaDuluth, GA Tel: 678-957-9614Faks: 678-957-1455Austin, TeksasTelefon: 512-257-3370Boston Westborough, MA Tel: 774-760-0087Faks: 774-760-0088ChicagoItasca, IL Tel: 630-285-0071 Faks: 630-285-0075DallasAddison, TXTel: 972-818-7423Faks: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TeksasTelefon: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Faks: 317-773-5453Tel: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Faks: 949-462-9608Tel: 951-273-7800Raleigh, Kuzey KarolinaTelefon: 919-844-7510New York, New YorkTelefon: 631-435-6000San Jose, KaliforniyaTel: 408-735-9110Tel: 408-436-4270Kanada – TorontoTel: 905-695-1980Faks: 905-695-2078	Avustralya – SidneyTelefon: 61-2-9868-6733Çin – PekinTelefon: 86-10-8569-7000Çin – ÇengduTelefon: 86-28-8665-5511Çin – ÇongçingTelefon: 86-23-8980-9588Çin – DongguanTelefon: 86-769-8702-9880Çin – GuangzhouTelefon: 86-20-8755-8029Çin – HangzhouTelefon: 86-571-8792-8115Çin – Hong Kong Özel İdari BölgesiTelefon: 852-2943-5100Çin – NanjingTelefon: 86-25-8473-2460Çin – QingdaoTelefon: 86-532-8502-7355Çin – ŞanghayTelefon: 86-21-3326-8000Çin – ShenyangTelefon: 86-24-2334-2829Çin – ShenzhenTelefon: 86-755-8864-2200Çin – SuzhouTelefon: 86-186-6233-1526Çin – VuhanTelefon: 86-27-5980-5300Çin – XianTelefon: 86-29-8833-7252Çin – XiamenTelefon: 86-592-2388138Çin – ZhuhaiTelefon: 86-756-3210040	Hindistan – BangaloreTelefon: 91-80-3090-4444Hindistan – Yeni DelhiTelefon: 91-11-4160-8631Hindistan – PuneTelefon: 91-20-4121-0141Japonya – OsakaTelefon: 81-6-6152-7160Japonya – TokyoTel: 81-3-6880-3770Kore – DaeguTelefon: 82-53-744-4301Kore – SeulTelefon: 82-2-554-7200Malezya – Kuala LumpurTelefon: 60-3-7651-7906Malezya – PenangTelefon: 60-4-227-8870Filipinler – ManilaTelefon: 63-2-634-9065SingapurTelefon: 65-6334-8870Tayvan – Hsin ChuTelefon: 886-3-577-8366Tayvan – KaohsiungTelefon: 886-7-213-7830Tayvan – TaipeiTelefon: 886-2-2508-8600Tayland – BangkokTelefon: 66-2-694-1351Vietnam – Ho Chi MinhTelefon: 84-28-5448-2100	Avusturya – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Danimarka – KopenhagTel: 45-4485-5910Fax: 45-4485-2829Finlandiya – EspooTelefon: 358-9-4520-820Fransa – ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Almanya – GarchingTelefon: 49-8931-9700Almanya – HaanTelefon: 49-2129-3766400Almanya – HeilbronnTelefon: 49-7131-72400Almanya – KarlsruheTelefon: 49-721-625370Almanya – MünihTel: 49-89-627-144-0Fax: 49-89-627-144-44Almanya – RosenheimTelefon: 49-8031-354-560İsrail – Ra'ananaTelefon: 972-9-744-7705İtalya – MilanoTel: 39-0331-742611Fax: 39-0331-466781İtalya – PadovaTelefon: 39-049-7625286Hollanda – DrunenTel: 31-416-690399Fax: 31-416-690340Norveç – TrondheimTel: 47-72884388Polonya – VarşovaTelefon: 48-22-3325737Romanya – BükreşTel: 40-21-407-87-50İspanya – MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91İsveç – GothenbergTel: 46-31-704-60-40İsveç – StokholmTelefon: 46-8-5090-4654Birleşik Krallık – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Belgeler / Kaynaklar

Mikroçip Teknolojisi CoreJTAGHata Ayıklama İşlemcileri [pdf] Kullanıcı Kılavuzu ÇekirdekJTAGHata Ayıklama İşlemcileri, CoreJTAGHata Ayıklama, İşlemciler

Referanslar

• Kullanıcı Kılavuzu