Microchip Technology Core JTAG Sencimigaj Procesoroj Uzantgvidilo
Enkonduko
Kerno JTAG Sencimigi v4.0 faciligas la ligon de Joint Test Action Group (JTAG) kongruaj molkernprocesoroj al la JTAG TAP aŭ Ĝenerala Celo Enigo/Eligo (GPIO) pingloj por sencimigi. Ĉi tiu IP-kerno faciligas la senararigon de maksimume 16 molkernprocesoroj ene de ununura aparato, kaj ankaŭ provizas subtenon por senararigado de procesoroj sur kvar apartaj aparatoj super GPIO.
Karakterizaĵoj
CoreJTAGSencimigo havas la jenajn ĉefajn funkciojn:
- Disponigas la ŝtofan aliron al la JTAG interfaco tra la JTAG TAPUPO.
- Disponigas la ŝtofan aliron al la JTAG interfaco tra la GPIO-pingloj.
- Agordas la IR-kodon-subtenon por la JTAG tunelado.
- Subtenas la ligon de multoblaj aparatoj tra la JTAG TAPUPO.
- Elportas la multi-procesora elpurigado.
- Antaŭenigas apartan horloĝon kaj restarigi signalojn al la malalt-malsanaj vojaj rimedoj.
- Subtenas ambaŭ aktivan-malaltan kaj aktivan-altan celrestarigon.
- Subtenas la JTAG Sekureca Monitora Interfaco (UJTAG_SEC) por PolarFire-aparatoj.
Kerna Versio
Ĉi tiu dokumento validas por CoreJTAGSencimigi v4.0
Subtenataj Familioj
- PolarFire®
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- SmartFusion
- ProASIC3/3E/3L
- IGLOO
- IGLOOe/+
Aparato Utiligo kaj Rendimento
Uzaj kaj agado-datenoj estas listigitaj en la sekva tabelo por la subtenataj aparatfamilioj. La datumoj listigitaj en ĉi tiu tabelo estas nur indikaj. La ĝenerala uzado de la aparato kaj agado de la kerno dependas de la sistemo.
Tabelo 1. Aparato Uzado kaj Rendimento
| Familio | Kaheloj Sinsekva | Kombina | Entute | Utiligo Aparato | Totala % | Efikeco (MHz) |
| PolarFire | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| SmartFusion2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| SmartFusion | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | AFL125V5 | 6.15 | 69.34 |
| ProASIC3 | 17 | 157 | 13824 | A3P600 | 1.26 | 50 |
Notu: Datumoj en ĉi tiu tabelo estis atingitaj per la Verilog RTL kun tipaj sintezaj kaj aranĝaj agordoj sur -1 partoj. Pintnivelaj parametroj aŭ generikoj estis lasitaj ĉe defaŭltaj agordoj.
Funkcia Priskribo
CoreJTAGSencimigo uzas la UJTAG malmola makroo por disponigi aliron al la JTAG interfaco de la FPGA-ŝtofo. La UJTAG malmola makroo faciligas konekti al la eligo de la MSS aŭ ASIC TAP-regilo de la ŝtofo. Nur, unu kazo de la UJTAG makroo estas permesita en la ŝtofo.
Figuro 1-1. CoreJTAGSencimigi Blokdiagramon
CoreJTAGSencimigo enhavas instantiigon de la uj_jtag tunelregilo, kiu efektivigas JTAG tunelregilo por faciligi JTAG tunelado inter FlashPro-programisto kaj cela softkera procesoro. La softkernprocesoro estas konektita tra la diligenta FPGA JTAG interfacaj pingloj. IR-skanadoj de la JTAG interfaco estas nealireblaj en la FPGA-ŝtofo. Tial, la tunela protokolo estas postulata por faciligi IR kaj DR-skanadojn al la sencimcelo, kiu subtenas la industrian normon J.TAG interfaco. La tunelregilo deĉifras la tunelpakaĵon transdonitan kiel DR-skanado kaj generas rezultan IR aŭ DR-skanadon, surbaze de la enhavo de la tunelpakaĵo kaj la enhavo de la IR-registro disponigita tra UIREG. La tunelregilo ankaŭ deĉifras la tunelpakaĵon, kiam la enhavo de la IR-registro kongruas kun sia IR-kodo.
Figuro 1-2. Tunela Paka Protokolo
Konfigura parametro disponigas agordon de la IR-kodo uzita fare de la tunelregilo. Por faciligi la senararigon de multoblaj molkernprocesoroj ene de ununura dezajno, la nombro da tunelregiloj instancitaj estas agordebla de 1-16, disponigante J.TAG konforma interfaco al ĉiu celprocesoro. Ĉi tiuj celprocesoroj estas ĉiu adreseblaj per unika IR-kodo aro ĉe instantiga tempo.
CLKINT aŭ BFR-bufro estas instantiigita sur la TGT_TCK-linio de ĉiu celprocesora senciminterfaco.
La URSTB-linio de la UJTAG makroo (TRSTB) estas antaŭenigita al tutmonda rimedo ene de CoreJTAGSencimigi. Laŭvola invetilo estas metita sur la TGT_TRST-linion ene de CoreJTAGSencimigi por konekto al sencimiga celo, kiu tiam estas atendita esti konektita al aktiva-alta rekomencigita fonto. Ĝi estas agordita kiam estas supozite ke la envenanta TRSTB-signalo de la JTAG TAP estas aktiva malalte. Se ĉi tiu agordo postulas unu aŭ plurajn sencimigajn celojn, plia tutmonda vojrimedo estos konsumita.
La URSTB-linio de la UJTAG makroo (TRSTB) estas antaŭenigita al tutmonda rimedo ene de CoreJTAGSencimigi. Laŭvola invetilo estas metita sur la TGT_TRST-linion ene de CoreJTAGSencimigi por konekto al sencimiga celo, kiu tiam estas atendita esti konektita al aktiva-alta rekomencigita fonto. Ĝi estas agordita kiam estas supozite ke la envenanta TRSTB-signalo de la JTAG TAP estas aktiva malalte. TGT_TRSTN estas la defaŭlta aktiva malalta eligo por la sencimiga celo. Se ĉi tiu agordo postulas unu aŭ plurajn sencimigajn celojn, plia tutmonda vojrimedo estos konsumita.
Figuro 1-3. CoreJTAGSencimigi Seriajn Datumojn kaj Horloĝigon
Aparato Ĉenado
Riferu al la FPGA-Programado-Uzantgvidiloj por la specifa evolutabulo aŭ familio. Ĉiu evoluestraro povas funkcii ĉe malsama voltages, kaj vi povas elekti kontroli ĉu ĝi eblas kun iliaj evoluplatformoj. Ankaŭ, se vi uzas plurajn evolutabulojn, certigu, ke ili kunhavas komunan bazon.
Tra FlashPro Header
Por subteni la ĉenadon de multoblaj aparatoj en la ŝtofo uzante la FlashPro-kapon, plurajn okazojn de uj_jtag estas postulataj. Ĉi tiu versio de la kerno disponigas aliron al la maksimumo de 16 kernoj sen la bezono mane instantiigi uj_jtag. Ĉiu kerno havas unikan IR-Kodon (de 0x55 ĝis 0x64) kiu provizos aliron al la specifa kerno kongruanta kun la ID-kodo.
Figuro 1-4. Multoblaj Procesoroj en Ununura Aparato Ununura Aparato
Por uzi CoreJTAGSencimigu tra pluraj aparatoj, unu el la aparatoj devas fariĝi la majstro. Ĉi tiu aparato enhavas la CoreJTAGSencimigi kernon. Ĉiu procesoro tiam estas ligita jene:
Figuro 1-5. Multoblaj procesoroj tra du aparatoj
Por sencimigi kernon sur alia tabulo, la JTAG signaloj de CoreJTAGSencimigo estas antaŭenigita al altnivelaj pingloj en la SmartDesign. Tiuj tiam estas ligitaj al la JTAG signaloj rekte sur la procesoro.
Notu: A CoreJTAGSencimigi, en la dua tabulo-dezajno, estas laŭvola Rimarku, ke la UJ_JTAG makroo kaj la FlashPro-kapo estas neuzataj en la dua tabulodezajno.
Por elekti procesoron por sencimigi en SoftConsole, alklaku la sencimigajn agordojn, kaj poste alklaku la langeton Senĉimilo.
La komando, montrita en la sekva bildo, estas efektivigita.
Figuro 1-6. Sencimiga agordo UJ_JTAG_IRKODO
La UJ_JTAG_IRCODE povas esti ŝanĝita depende de kiu procesoro vi elpurigas. Por ekzample: por sencimigi procesoron en Aparato 0, la UJ_JTAG_IRCODE povas esti agordita al 0x55 aŭ 0x56.
Tra GPIO
Por sencimi super GPIO, la parametro UJTAG _BYPASS estas elektita. Unu kaj kvar kernoj povas esti elpurigitaj per GPIO-kapoj aŭ pingloj. Por ruli sencimigan sesion uzante GPIOojn de SoftConsole v5.3 aŭ pli alta, la Sencimiga agordo devas esti agordita jene:
Figuro 1-7. Sencimigilo-Agordo GPIO
Notu: Se vi elpurigas per GPIO, vi ne povas samtempe sencimigi la procesoron per la FlashPro Header aŭ la Embedded FlashPro5, sur la evolutabuloj. Por ekzample: FlashPro Header aŭ Embedded FlashPro5 disponeblas por faciligi sencimigon uzante Identify aŭ SmartDebug.
Figuro 1-8. Sencimigado super GPIO-pingloj
Aparato Ĉenado per GPIO-Pingloj
Por subteni la ĉenadon de multoblaj aparatoj tra GPIO, la UJTAG_BYPASS-parametro devas esti elektita. Tiam la signaloj TCK, TMS kaj TRSTb povas esti antaŭenigitaj al pintaj havenoj. Ĉiuj celprocesoroj havas TCK, TMS, kaj TRSTb. Ĉi tiuj ne estas montritaj malsupre.
Figuro 1-9. Aparato Ĉenado Tra GPIO-Stiftoj
En baza JTAG ĉeno, la TDO de procesoro ligas al la TDI de alia procesoro, kaj ĝi daŭras ĝis ĉiuj procesoroj estas ĉenitaj, tiamaniere. La TDI de la unua procesoro kaj la TDO de la lasta procesoro ligas al la JTAG programisto ĉenanta ĉiujn procesorojn. La JTAG signaloj de la procesoroj estas senditaj al CoreJTAGSencimigi, kie ili povas esti ĉenitaj. Se la ĉenado tra pluraj aparatoj estas finita, la aparato kun CoreJTAGSencimigi fariĝas la majstra aparato.
En GPIO-sencimscenaro, kie IR-Kodo estas neasignita al ĉiu procesoro, modifita OpenOCD-manuskripto estas uzata por elekti, kiu aparato estas sencimigita. OpenOCD-skripto estas modifita por elekti, kiu aparato estas sencimigita. Por Mi-V-dezajno, la file troviĝas en la instalilo de SoftConsole, sub la openocd/scripts/board/microsemi-riscv.cfg. Por la aliaj procesoroj, la files troviĝas en la sama openocd loko.
Notu: La opcioj de Sencimiga agordo ankaŭ devas esti ĝisdatigitaj, se la file estas renomita
Figuro 1-10. Sencimiga Agordo
Malfermu uzantnomo-riscv-gpio-chain.cfg, jen eksampla el kio devas esti vidita:
Figuro 1-11. MIV-agordo File
La sekvaj agordoj funkcias por ununura aparato-sencimigado per GPIO. Por sencimigi ĉenon, aldonaj komandoj devas esti aldonitaj, tiel ke la aparatoj, kiuj ne estas sencimigitaj, estu metitaj en la pretervojon.
Por du procesoroj en ĉeno, la sekva sampla komando estas plenumita:
Tio ebligas senararigon de Target softcore Processor 1 metante Target softcore Processor 0 en la pretervojon. Por sencimigi la Cel-softkernan Procesoron 0, la sekva komando estas uzata:
Notu: La nura diferenco inter ĉi tiuj du agordoj estas ke la fonto, kiu nomas la Microsemi RISCV agordo file (microsemi-riscv.cfg) aŭ venas unue, dum elpurigado de Target-softcore Processor 0, aŭ due, kiam elpurigado de Target Softcore Processor 1. Por pli ol du aparatoj en la ĉeno, pliaj jtag novaj frapetoj estas aldonitaj. Por ekzample, se estas tri procesoroj en ĉeno, tiam la sekva komando estas uzata:
Figuro 1-12. Ekzample Sencimiga Sistemo
Interfaco
La sekvaj sekcioj diskutas informojn pri interfaco.
Parametroj de agordo
La agordaj elektoj por CoreJTAGSencimigo estas priskribita en la sekva tabelo. Se necesas agordo alia ol la defaŭlta, uzu la dialogujon de Agordo en SmartDesign por elekti la taŭgajn valorojn por la agordeblaj opcioj.
Tabelo 2-1. CoreJTAGSencimigaj Agordaj Opcioj
| Nomo | Valida Gamo | Defaŭlte | Priskribo |
| NUM_DEBUG_TGTS | 1-16 | 1 | La nombro da disponeblaj sencimigaj celoj per FlashPro (UJTAG_DEBUG = 0) estas 1-16. La nombro da disponeblaj sencimigaj celoj per GPIO (UJTAG_DEBUG = 1) estas 1-4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR-Kodo, unu por sencimiga celo. La specifita valoro devas esti unika por ĉi tiu sencimcelo. La tunelregilo asociita kun ĉi tiu sencimiga celinterfaco nur veturas TDO kaj veturas la celan sencimigan interfacon, kiam la enhavo de la IR-registro kongruas kun ĉi tiu IR-kodo. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x-produktaĵo estas konektita al tutmonda formo de la aktiva-malalta URSTB-produktaĵo de la UJTAG makro.1: TGT_TRST-produktaĵo estas interne konektita al tutmonda inversa formo de la aktiva-malalta URSTB-produktaĵo de la UJTAG makroo. Ekstra tutmonda vojrimedo estas konsumita se ĉi tiu parametro estas agordita al 1 por iu sencimiga celo. |
| UJTAG_EXIRIGI | 0-1 | 0 | 0: GPIO-Elpurigo estas malŝaltita, Sencimigo estas havebla per la FlashPro Header aŭ Embedded FlashPro5.1: GPIO-Elpurigo estas ebligita, Sencimigo estas havebla per uzanto elektita GPIO-pingloj sur la tabulo.Notu: Kiam la Sencimigado estas farita per GPIO, la sekva sencimiga komando estas ekzekutita en la sencimigaj opcioj de SoftConsole: "—komando "staru FPGA_TAP N"". |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG makroo estas elektita se UJTAG_CIRCULO = 0. 1: UJTAG_SEC makroo estas elektita se UJTAG_BYPASS= 0.Notu: Ĉi tiu parametro validas nur por PolarFire. Tio estas, FAMILIO = 26. |
Signalaj Priskriboj
La sekva tablo listigas la signalpriskribojn por CoreJTAGSencimigi.
Tabelo 2-2. CoreJTAGSencimigi I/O-Signalojn
| Nomo | Valida Gamo | Defaŭlte | Priskribo |
| NUM_DEBUG_TGTS | 1-16 | 1 | La nombro da disponeblaj sencimigaj celoj per FlashPro (UJTAG_DEBUG = 0) estas 1-16. La nombro da disponeblaj sencimigaj celoj per GPIO (UJTAG_DEBUG = 1) estas 1-4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR-Kodo, unu por sencimiga celo. La specifita valoro devas esti unika por ĉi tiu sencimcelo. La tunelregilo asociita kun ĉi tiu sencimiga celinterfaco nur veturas TDO kaj veturas la celan sencimigan interfacon, kiam la enhavo de la IR-registro kongruas kun ĉi tiu IR-kodo. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x-produktaĵo estas konektita al tutmonda formo de la aktiva-malalta URSTB-produktaĵo de la UJTAG makro.1: TGT_TRST-produktaĵo estas interne konektita al tutmonda inversa formo de la aktiva-malalta URSTB-produktaĵo de la UJTAG makroo. Ekstra tutmonda vojrimedo estas konsumita se ĉi tiu parametro estas agordita al 1 por iu sencimiga celo. |
| UJTAG_EXIRIGI | 0-1 | 0 | 0: GPIO-Elpurigo estas malŝaltita, Sencimigo estas havebla per la FlashPro Header aŭ Embedded FlashPro5.1: GPIO-Elpurigo estas ebligita, Sencimigo estas havebla per uzanto elektita GPIO-pingloj sur la tabulo.Notu: Kiam la Sencimigado estas farita per GPIO, la sekva sencimiga komando estas ekzekutita en la sencimigaj opcioj de SoftConsole: "—komando "staru FPGA_TAP N"". |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG makroo estas elektita se UJTAG_CIRCULO = 0. 1: UJTAG_SEC makroo estas elektita se UJTAG_BYPASS= 0.Notu: Ĉi tiu parametro validas nur por PolarFire. Tio estas, FAMILIO = 26. |
Notoj:
- Ĉiuj signaloj en la JTAG La supra listo de TAP-havenoj devas esti promociita al plej alta nivelo en SmartDesign.
- La SEC Havenoj estas disponeblaj nur kiam UJTAG_SEC_EN estas ebligita per CoreJTAGSencimiga agordo GUI.
- Aparte zorgu kiam vi konektas la EN_SEC-enigaĵon. Se EN_SEC estas promociita al altnivela haveno (aparata eniga pinglo), vi devas aliri la Agordu I/O Ŝtatojn Dum JTAG Programanta sekcio de Programo-Dezajno en la Libero-fluo kaj certigu, ke la I/0 Ŝtato (Nur Eligo) por la EN_SEC-haveno estas agordita al 1.
Registri Mapo kaj Priskriboj
Ne ekzistas registroj por CoreJTAGSencimigi.
Ila Fluo
La sekvaj sekcioj diskutas informojn pri ilfluo-rilataj.
Licenco
Ne necesas permesilo por uzi ĉi tiun IP-Kernon kun Libero SoC.
RTL
Kompleta RTL-kodo estas provizita por la kerno kaj testbenkoj, permesante al la kerno esti instantiigita kun SmartDesign. Simulado, Sintezo kaj Aranĝo povas esti faritaj ene de Libero SoC.
SmartDesign
Eksample instantiated view de CoreJTAGSencimigo estas montrita en la sekva figuro. Por pliaj informoj pri uzado de SmartDesign por krei kaj generi kernojn, raportu al la Uzanta Gvidilo de Uzado de DirectCore en Libero® SoC.
Figuro 4-1. SmartDesign CoreJTAGSencimigi Kazon View uzante JTAG Kapo
Figuro 4-2. SmartDesign CoreJTAGSencimigi Kazon uzante GPIO-Pinglojn
Agordante CoreJTAGSencimigi en SmartDesign
La kerno estas agordita uzante la agordan GUI en SmartDesign. Eksample de la GUI estas montrita en la sekva figuro.
Figuro 4-3. Agordante CoreJTAGSencimigi en SmartDesign
Por PolarFire, UJTAG_SEC elektas la UJTAG_SEC makroo anstataŭ la UJTAG makro kiam UJTAG_BYPASS estas malŝaltita. Ĝi estas ignorita por ĉiuj aliaj familioj.
La Nombro de Sencimigaj Celoj estas agordebla ĝis 16 Sencimigaj celoj, kun UJTAG_BYPASS malebligita kaj ĝis 4 sencimigaj celoj, kun UJTAG_BYPASS ebligita.
UJTAG_BYPASS elektas sencimigon per UJTAG kaj la FlashPro-kapo, kaj senararigado tra GPIO-pingloj.
La Cel# IR-Kodo estas la JTAG IR-Kodo donita al la sencimiga celo. Ĉi tio devas esti unika valoro ene de la intervalo specifita en Tabelo 2-1.
Simulaj Fluoj
Uzanta testbenko estas provizita kun CoreJTAGSencimigi. Por ruli simuladojn:
- Elektu la uzantan testbenkan fluon ene de la SmartDesign.
- Klaku Konservi kaj Generi en la Genera panelo. Elektu la uzantan testbenkon el la Core Configuration GUI.
Kiam SmartDesign generas la Libero-projekton, ĝi instalas la uzantan testbenkon files. Por ruli la uzantan testbenkon:
- Agordu la dezajnradikon al la CoreJTAGSencimigi instantiigon en la Libero-dezajna hierarkia panelo.
- Klaku Kontroli Antaŭsintezitan Dezajnon > Simuli en la fenestro de Libero Design Flow. Ĉi tio lanĉas ModelSim kaj aŭtomate ruligas la simuladon.
Sintezo en Libero
Por ruli Sintezon:
- Alklaku la ikonon Sintezi en la fenestro de Libero SoC Design Flow por sintezi la kernon. Alternative, dekstre alklaku la opcion Sintezi en la fenestro Dezajna Fluo, kaj elektu Malfermu Interage. La Sinteza fenestro montras la Synplify®-projekton.
- Alklaku la ikonon Kuri.
Notu: Por RTG4, ekzistas mildigita averto de evento transira (SET), kiu povas esti ignorita ĉar ĉi tiu IP estas nur uzata por evoluaj celoj kaj ne estos uzata en radiada medio.
Loko-kaj-Itinero en Libero
Post kiam Sintezo estas finita, alklaku la ikonon Loko kaj Itinero en Libero SoC por komenci la lokigan procezon.
Aparato Programado
Se la funkcio UJAG_SEC estas uzata kaj EN_SEC estas antaŭenigita al supra nivela haveno (aparata eniga pinglo), vi devas aliri la Agordu I/O-Ŝtatojn Dum J.TAG Programanta sekcio de Programo-Dezajno en la Libero-fluo kaj certigu, ke la I/0 Ŝtato (Nur Eligo) por la EN_SEC-haveno estas agordita al 1.
Ĉi tiu agordo estas necesa por konservi aliron al la JTAG haveno por aparato reprogramado, ĉar la difinita Boundary Scan Register (BSR) valoro superregas ajnan eksteran logiknivelon sur EN_SEC dum reprogramado.
Sistemintegriĝo
La sekvaj sekcioj diskutas la sisteman integrigan rilatan informon.
Sistemnivela Dezajno por IGLOO2/RTG4
La sekva figuro montras la dezajnopostulojn por plenumi JTAG senararigado de softkernprocesoro, situanta en la ŝtofo de SoftConsole ĝis la JTAG interfaco por aparatoj IGLOO2 kaj RTG4.
Figuro 5-1. RTG4/IGLOO2 JTAG Sencimiga Dezajno
Sistemnivela Dezajno por SmartFusion2
La sekva figuro montras la dezajnopostulojn por plenumi JTAG senararigado de molkernprocesoro, situanta en ŝtofo de SoftConsole ĝis la JTAG interfaco por SmartFusion2-aparatoj.
Figuro 5-2. SmartFusion2 JTAG Sencimiga Dezajno
UJTAG_SEK
Por la PolarFire-familio de aparatoj, ĉi tiu eldono permesas al la uzanto elekti inter UJTAG kaj UJTAG_SEC, la UJTAGLa parametro _SEC_EN en la GUI estos uzata por elekti kiun oni volas.
La sekva figuro montras simplan diagramon kiu reprezentas la fizikajn interfacojn de UJTAG/UJTAG_SEC en PolarFire.
Figuro 5-3. PolarFire UJTAG_SEC Makroo
Dezajnaj Limoj
La dezajnoj kun CoreJTAGSencimigi postulas la aplikiĝon sekvi la limojn, en la dezajnofluo, por permesado de al temponalizo esti uzita sur la TCK-horloĝdomajno.
Por aldoni la limojn:
- Se la Plibonigita Limigo-fluo en Libero v11.7 aŭ pli alta estas uzata, duoble alklaku Limojn > Administri Limigojn en la fenestro DesignFlow kaj alklaku la langeton Tempo.
- En la langeto Tempo de la fenestro Limiga Administranto, alklaku Nova por krei novan SDC file, kaj nomu la file. La Dezajnaj limoj inkluzivas la horloĝajn fontlimojn, kiuj povas esti enigitaj en ĉi tiu malplena SDC file.
- Se la Klasika Limigo fluas en Libero v11.7 aŭ pli alta estas uzata, dekstre alklaku Krei Limigojn > Tempa Limo, en la fenestro Dezajna Fluo, kaj tiam alklaku Krei Novan Limigon. Ĝi kreas novan SDC file. La dezajnaj limoj inkluzivas la horloĝajn fontlimojn, kiuj estas enmetitaj en ĉi tiu malplena SDC file.
- Kalkulu la TCK-periodon kaj duonperiodon. TCK estas metita al 6 MHz kiam senararigado estas farita kun FlashPro, kaj estas metita al maksimuma frekvenco de 30 MHz kiam senararigado estas subtenata de FlashPro5. Post kiam vi kompletigis ĉi tiun paŝon, enigu la sekvajn limojn en la SDC file:
kreu_horloĝo -nomo { TCK } \- periodo TCK_PERIOD \
- ondformo { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Ekzempleample, la sekvaj limoj estas aplikataj por dezajno kiu uzas TCK-frekvencon de 6 MHz.
kreu_horloĝo -nomo { TCK } \ - periodo 166.67 \
- ondformo { 0 83.33 } \ [ get_ports { TCK } ]
- Asociu ĉiujn limojn files kun la Sintezo, Loko-kaj-Itinero, kaj Timing Verification stagestas en la Limiga Administranto > Tempolangeto. Ĉi tio estas kompletigita elektante la rilatajn markobutonojn por la SDC files en kiuj la limoj estis enigitaj
Historio de Revizio
| Haveno Nomo | Larĝo | Direkto | Priskribo |
| JTAG TAP Havenoj | |||
| TDI | 1 | Enigo | Testa Datumo En. Seria datuma enigo de TAP. |
| TCK | 1 | Enigo | Testa Horloĝo. Horloĝfonto al ĉiuj sinsekvaj elementoj ene de CoreJTAGSencimigi. |
| TMS | 1 | Enigo | Elektu Reĝimo de Testo. |
| TDO | 1 | Eligo | Testaj datumoj ekstere. Seria datuma eligo al TAP. |
| TRSTB | 1 | Enigo | Test Restarigi. Aktiva malalta rekomencigita enigo de TAP. |
| JTAG Celo X Havenoj | |||
| TGT_TDO_x | 1 | Enigo | Provu datumojn de sencimiga celo x al la TAP. Konekti al la cela TDO-haveno. |
| TGT_TCK_x | 1 | Eligo | Testa Horloĝa eligo por sencimigi celon x. TCK estas promociita al tutmonda, malalta malsukcesa reto interne ene de CoreJTAGSencimigi. |
| TGT_TRST_x | 1 | Eligo | Aktiva-Alta Testa Restarigi. Nur uzata kiam TGT_ACTIVE_HIGH_RESET_x =1 |
| TGT_TRSTN_x | 1 | Eligo | Aktiva-Malalta Testo Restarigi. Nur uzata kiam TGT_ACTIVE_HIGH_RESET_x =0 |
| TGT_TMS_x | 1 | Eligo | Testreĝimo Elektu eligon por sencimigi celon x. |
| TGT_TDI_x | 1 | Eligo | Testa Datumo En. Seria datuma enigo de sencimiga celo x. |
| UJTAG_BYPASS_TCK_x | 1 | Enigo | Testa Horloĝo-enigo por sencimigi celon x de GPIO-stifto. |
| UJTAG_BYPASS_TMS_x | 1 | Enigo | Testreĝimo Elektu por sencimigi celon x de GPIO-pinglo. |
| UJTAG_BYPASS_TDI_x | 1 | Enigo | Test Data In, Seriaj datumoj por sencimigi celon x de GPIO-stifto. |
| UJTAG_BYPASS_TRSTB_x | 1 | Enigo | Test Restarigi. Restarigi enigon por sencimigi celon x de GPIO-stifto. |
| UJTAG_BYPASS_TDO_x | 1 | Eligo | Test Data Out, Seriaj datumoj de sencimiga celo x de GPIO-stifto. |
| SEC Havenoj | |||
| EN_SEC | 1 | Enigo | Ebligas Sekurecon. Ebligas al la uzantdezajno superregi la eksteran TDI kaj TRSTB-enigaĵon al la TAP.Singardemo: Aparte zorgu kiam vi konektas ĉi tiun havenon. Vidu la suban noton kaj Aparan Programadon por pliaj detaloj. |
| TDI_SEC | 1 | Enigo | TDI-sekureca superregado. Anstataŭigas la eksteran TDI-enigon al la TAP kiam EN_SEC estas ALTA. |
| TRSTB_SEC | 1 | Enigo | TRSTB Sekureco superregado. Anstataŭigas la eksteran TRSTB-enigon al la TAP kiam SEC_EN estas ALTA. |
| UTRSTB | 1 | Eligo | Testo Restarigi Monitoron |
| UTMS | 1 | Eligo | Testa Reĝimo Elektu Monitoron |
La Mikroĉipo Webretejo
Microchip provizas interretan subtenon per nia webretejo ĉe www.microchip.com/. Ĉi tio webretejo estas uzata por fari files kaj informoj facile haveblaj al klientoj. Iuj el la disponeblaj enhavoj inkluzivas:
- Produkta Subteno – Datumfolioj kaj eraroj, aplikaj notoj kaj sample-programoj, dezajnaj rimedoj, gvidiloj de uzanto kaj aparataj subtenaj dokumentoj, plej novaj softvaraj eldonoj kaj arkivita programaro
- Ĝenerala Teknika Subteno - Oftaj Demandoj (FAQs), teknika subteno-petoj, interretaj diskutgrupoj, listo de membroj de la programpartnera dezajno de Microchip
- Komerco de Microchip - Elektilo de produktoj kaj mendaj gvidiloj, plej novaj gazetaraj komunikoj de Microchip, listo de seminarioj kaj eventoj, listoj de vendaj oficejoj de Microchip, distribuistoj kaj fabrikreprezentantoj
Servo pri Sciigo pri Ŝanĝo de Produkto
La servo de sciigo pri ŝanĝo de produktoj de Microchip helpas konservi klientojn aktualaj pri produktoj de Microchip. Abonantoj ricevos retpoŝtan sciigon kiam ajn estas ŝanĝoj, ĝisdatigoj, revizioj aŭ eraroj rilataj al specifita produkta familio aŭ disvolva ilo de intereso.
Por registriĝi, iru al www.microchip.com/pcn kaj sekvu la registrajn instrukciojn Klienta Subteno Uzantoj de Microchip-produktoj povas ricevi helpon per pluraj kanaloj:
- Distribuisto aŭ Reprezentanto
- Loka Venda Oficejo
- Teknika Subteno de Inĝeniero pri Integra Solvo (ESE) Klientoj devas kontakti sian distribuiston, reprezentanton aŭ ESE por subteno. Lokaj vendaj oficejoj ankaŭ disponeblas por helpi klientojn. Listo de vendaj oficejoj kaj lokoj estas inkluzivita en ĉi tiu dokumento.
Teknika subteno disponeblas per la webretejo ĉe: www.microchip.com/support
Mikroĉip-Aparatoj Koda Protekto Trajto
Notu la sekvajn detalojn pri la koda protekto-trajto sur Microchip-aparatoj:
- Microchip-produktoj plenumas la specifojn enhavitajn en sia aparta Microchip-Datumfolio.
- Microchip kredas, ke ĝia familio de produktoj estas sekura kiam uzata en la celita maniero kaj en normalaj kondiĉoj.
- Estas malhonestaj kaj eble kontraŭleĝaj metodoj uzataj en provoj rompi la kodprotektajn funkciojn de la Microchip-aparatoj. Ni kredas, ke ĉi tiuj metodoj postulas uzi la produktojn de Microchip en maniero ekster la operaciaj specifoj enhavitaj en la Datumoj de Microchip. Provoj malobei ĉi tiujn kodprotektajn funkciojn, plej verŝajne, ne povas esti plenumitaj sen malobservo de la intelektapropraĵaj rajtoj de Microchip.
- Microchip pretas labori kun iu ajn kliento, kiu zorgas pri la integreco de sia kodo.
- Nek Microchip nek iu alia fabrikanto de duonkonduktaĵoj povas garantii la sekurecon de ĝia kodo. Koda protekto ne signifas, ke ni garantias, ke la produkto estas "nerompebla". Koda protekto konstante evoluas. Ni ĉe Microchip kompromitas kontinue plibonigi la kodprotektajn funkciojn de niaj produktoj. Provoj rompi la kodan protektotrajton de Microchip povas esti malobservo de la Cifereca Jarmila Kopirajto-Leĝo. Se tiaj agoj permesas neaŭtorizitan aliron al via programaro aŭ alia kopirajtigita verko, vi eble havas rajton procesi por helpo sub tiu Akto.
Leĝa Avizo
Informoj enhavitaj en ĉi tiu publikaĵo estas provizitaj por la sola celo desegni kaj uzi Microchip-produktojn. Informoj pri aparatoj kaj similaj estas provizitaj nur por via oportuno kaj povas esti anstataŭitaj de ĝisdatigoj. Estas via respondeco certigi, ke via aplikaĵo konformas al viaj specifoj.
ĈI ĈI INFORMO ESTAS PROVIZITA PER MIKROĈIPO "KIAL ESTAS". MIKROĈIPO NE Faras Reprezentojn
AŬ AJN GARANTIOJ ĈU ĈU ESPRESA AŬ IMPLITA, SKRIBA AŬ PAROLA, LEĜA
AŬ ALIE, RILITA AL LA INFORMOJ INKLUDE SED NE LIMIGITE AL IUJ IMPLITA
GARANTIOJ PRI NE-MALPROFESO, KOMERCISTA kapablo, KAJ TAŬGECO POR APARTA CELO AŬ GARANTIOJ RIGLATITA AL ĜIA KONDIĈO, KVALITO AŬ EFENDO. NENIKAZO MICROCHIP RESPONDOS PRI IUJ IUJ NEKRA, SPECIALA, PUNITIVA, ĈAMINALA AŬ KONSEKVA PERDO, DANMAĜO, KOSTO AŬ ELSPESTO IAL IUJ RELATA AL LA INFORMO AŬ ĜIA UZADO, KIEL KAJAN KAUZITA, Eĉ SE ESTAS ĈA EVENDECO. AŬ LA damaĝoj estas antaŭvideblaj. ĜIS LA PLEJ MENDO PERMESITA DE LA LEĜO, LA TUTA RESPONVO DE MICROCHIP PRI ĈIUJ AJUNMANIEROJ RELATAJ AL LA INFORMOJ AŬ ĜIA UZO NE SUPEROS LA KUMMON DE KOTIZOJ, SE IUJ, KE VI PAGOS REKTE AL MICROCHIP POR LA INFORMOJ. Uzo de Microchip-aparatoj en vivsubteno kaj/aŭ sekurecaj aplikoj estas tute sub la risko de la aĉetanto, kaj la aĉetanto konsentas defendi, kompensi kaj teni sendanĝeran Microchip de iuj kaj ĉiuj damaĝoj, asertoj, kostumoj aŭ elspezoj rezultantaj de tia uzo. Neniuj licencoj estas transdonitaj, implicite aŭ alie, sub ajnaj rajtoj pri intelekta proprieto de Microchip krom se alie dirite.
| AMERIKOJ | AZIO/PACIFIKO | AZIO/PACIFIKO | EŬROPO |
| Korporacia Oficejo2355 Okcidenta Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Fakso: 480-792-7277Teknika Subteno: www.microchip.com/support Web Adreso: www.microchip.com AtlantaDuluth, GATel: 678-957-9614 Faksi: 678-957-1455Aŭstino, TXTel: 512-257-3370Bostono Westborough, MA Tel: 774-760-0087 Fakso: 774-760-0088ĈikagoItasca, ILTel: 630-285-0071 Faksi: 630-285-0075DallasAddison, TXTel: 972-818-7423 Faksi: 972-818-2924DetrojtoNovi, MITel: 248-848-4000Houston, TXTel: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Fakso: 317-773-5453Tel: 317-536-2380Los-Anĝeleso Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCTel: 919-844-7510Novjorko, NYTel: 631-435-6000San Jose, CATel: 408-735-9110Tel: 408-436-4270Kanado - TorontoTel: 905-695-1980 Fakso: 905-695-2078 | Aŭstralio - SidnejoTel: 61-2-9868-6733Ĉinio - PekinoTel: 86-10-8569-7000Ĉinio - ĈengduoTel: 86-28-8665-5511Ĉinio – ChongqingTel: 86-23-8980-9588Ĉinio – DongguanTel: 86-769-8702-9880Ĉinio - KantonoTel: 86-20-8755-8029Ĉinio – HangzhouTel: 86-571-8792-8115Ĉinio - Honkonga SARTel: 852-2943-5100Ĉinio - NankinoTel: 86-25-8473-2460Ĉinio - QingdaoTel: 86-532-8502-7355Ĉinio - ŜanhajoTel: 86-21-3326-8000Ĉinio - ShenyangTel: 86-24-2334-2829Ĉinio - ŜenĵenoTel: 86-755-8864-2200Ĉinio - SuzhouTel: 86-186-6233-1526Ĉinio - VuhanoTel: 86-27-5980-5300Ĉinio – XianTel: 86-29-8833-7252Ĉinio – XiamenTel: 86-592-2388138Ĉinio - ZhuhaiTel: 86-756-3210040 | Barato - BengaluroTel: 91-80-3090-4444Barato - Nov-DelhioTel: 91-11-4160-8631Barato - PuneoTel: 91-20-4121-0141Japanio – OsakoTel: 81-6-6152-7160Japanio - TokioTel: 81-3-6880- 3770Koreio - DaeguoTel: 82-53-744-4301Koreio - SeuloTel: 82-2-554-7200Malajzio - Kuala-LumpuroTel: 60-3-7651-7906Malajzio - PenangTel: 60-4-227-8870Filipinoj - ManiloTel: 63-2-634-9065SingapuroTel: 65-6334-8870Tajvano - Hsin ChuTel: 886-3-577-8366Tajvano - KaohsiungTel: 886-7-213-7830Tajvano – TajpeoTel: 886-2-2508-8600Tajlando - BangkokTel: 66-2-694-1351Vjetnamio - Ho Chi MinhTel: 84-28-5448-2100 | Aŭstrio – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Danio - KopenhagoTel: 45-4485-5910Fax: 45-4485-2829Finnlando – EspooTel: 358-9-4520-820Francio – ParizoTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Germanio – GarchingTel: 49-8931-9700Germanio - HaanTel: 49-2129-3766400Germanio - HeilbronnTel: 49-7131-72400Germanio – KarlsruheTel: 49-721-625370Germanio – MunkenoTel: 49-89-627-144-0Fax: 49-89-627-144-44Germanio – RosenheimTel: 49-8031-354-560Israelo - Ra'ananaTel: 972-9-744-7705Italio - MilanoTel: 39-0331-742611Fax: 39-0331-466781Italio – PadovaTel: 39-049-7625286Nederlando - DrunenTel: 31-416-690399Fax: 31-416-690340Norvegio - TrondheimTel: 47-72884388Pollando – VarsovioTel: 48-22-3325737Rumanio – BukareŝtoTel: 40-21-407-87-50Hispanio - MadridoTel: 34-91-708-08-90Fax: 34-91-708-08-91Svedio – GöteborgTel: 46-31-704-60-40Svedio – StokholmoTel: 46-8-5090-4654UK – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820 |
Dokumentoj/Rimedoj
 |
Microchip Technology CoreJTAGSencimigi procesorojn [pdf] Uzantogvidilo CoreJTAGSencimigaj procesoroj, CoreJTAGSencimigi, Procesoroj |
