مائڪروچپ ٽيڪنالاجي ڪور جيTAG ڊيبگ پروسيسرز يوزر گائيڊ
تعارف
ڪور جيTAG ڊيبگ v4.0 جوائنٽ ٽيسٽ ايڪشن گروپ جي ڪنيڪشن کي آسان بڻائي ٿو (JTAG) ج. سان مطابقت رکندڙ نرم ڪور پروسيسرزTAG ٽيپ يا عام مقصد ان پٽ/آئوٽ پٽ (GPIO) پن ڊيبگنگ لاءِ. هي IP ڪور هڪ ڊوائيس اندر وڌ ۾ وڌ 16 نرم ڪور پروسيسرز جي ڊيبگنگ کي آسان بڻائي ٿو، ۽ GPIO تي چار الڳ ڊوائيس تي پروسيسرز جي ڊيبگنگ لاء پڻ مدد فراهم ڪري ٿو.
خاصيتون
ڪور جيTAGڊيبگ ۾ هيٺيان اهم خاصيتون آهن:
- جي تائين ڪپڙي جي رسائي فراهم ڪري ٿيTAG جي ذريعي انٽرفيسTAG ٽيپ.
- جي تائين ڪپڙي جي رسائي فراهم ڪري ٿيTAG GPIO پنن ذريعي انٽرفيس.
- جي لاءِ IR ڪوڊ سپورٽ کي ترتيب ڏئي ٿوTAG سرنگ لڳائڻ.
- جي ذريعي ڪيترن ئي ڊوائيسز جي ڳنڍڻ جي حمايت ڪري ٿوTAG ٽيپ.
- ملٽي پروسيسر ڊيبگنگ کي سپورٽ ڪري ٿو.
- گھٽ-اسڪيو روٽنگ وسيلن ڏانهن الڳ ڪلاڪ ۽ ري سيٽ سگنل کي وڌايو.
- ٻنهي کي سپورٽ ڪري ٿو فعال-گهٽ ۽ فعال-هاءِ ٽارگيٽ ري سيٽنگ.
- جي حمايت ڪري ٿوTAG سيڪيورٽي مانيٽر انٽرفيس (UJTAG_SEC) PolarFire ڊوائيسز لاء.
بنيادي نسخو
هي دستاويز CoreJ تي لاڳو ٿئي ٿوTAGڊيبگ v4.0
سپورٽ ٿيل خاندان
- PolarFire®
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- SmartFusion
- پرو اي ايس آءِ سي 3/3 اي/3 ايل
- IGLOO
- آئي جي ايل او اي/+
ڊوائيس استعمال ۽ ڪارڪردگي
استعمال ۽ ڪارڪردگي جي ڊيٽا هيٺ ڏنل جدول ۾ ڏنل آهي معاون ڊوائيس خاندانن لاءِ. ھن جدول ۾ ڏنل ڊيٽا صرف اشارو آھي. ڪور جي مجموعي ڊوائيس استعمال ۽ ڪارڪردگي سسٽم تي منحصر آهي.
ٽيبل 1. ڊوائيس استعمال ۽ ڪارڪردگي
| خانداني | ٽائلس ترتيب وار | گڏجاڻي | ڪُل | استعمال ڊوائيس | ڪُل % | ڪارڪردگي (MHz) |
| پولار فائر | 17 | 116 | 299554 | ايم پي ايف 300 ٽي ايس | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| SmartFusion2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| SmartFusion | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | اي ايف ايل 125 وي 5 | 6.15 | 69.34 |
| ProASIC3 | 17 | 157 | 13824 | اي3 پي 600 | 1.26 | 50 |
نوٽ: ھن جدول ۾ ڊيٽا حاصل ڪئي وئي Verilog RTL استعمال ڪندي عام ٺاھ جوڙ ۽ ترتيب واري سيٽنگن تي -1 حصن تي. ڊفالٽ سيٽنگن تي اعلي سطحي پيٽرولر يا عام رهجي ويا.
فنڪشنل وضاحت
ڪور جيTAGڊيبگ UJ استعمال ڪري ٿوTAG جي تائين رسائي فراهم ڪرڻ لاءِ سخت ميڪروTAG FPGA ڪپڙي مان انٽرفيس. يو جيTAG هارڊ ميڪرو کي ڪپڙي مان MSS يا ASIC TAP ڪنٽرولر جي آئوٽ پٽ سان ڳنڍڻ جي سهولت فراهم ڪري ٿي. صرف، UJ جو هڪ مثالTAG ڪپڙي ۾ ميڪرو جي اجازت آهي.
شڪل 1-1. ڪور جيTAGڊيبگ بلاڪ ڊراگرام
ڪور جيTAGڊيبگ ۾ uj_j جي هڪ تڪڙي شامل آهيtag سرنگ ڪنٽرولر، جيڪو لاڳو ڪري ٿو JTAG سرنگ ڪنٽرولر جي سهولت لاءِTAG هڪ FlashPro پروگرامر ۽ ٽارگيٽ سافٽ ڪور پروسيسر جي وچ ۾ سرنگ. سافٽ ڪور پروسيسر وقف ٿيل FPGA جي J ذريعي ڳنڍيل آهيTAG انٽرفيس پن. جي کان IR اسڪينTAG انٽرفيس FPGA ڪپڙي ۾ ناقابل رسائي آهن. ان ڪري، سرنگ پروٽوڪول جي ضرورت آھي IR ۽ DR اسڪين کي ڊيبگ ٽارگيٽ تائين پھچائڻ لاءِ، جيڪو صنعت جي معيار جي سپورٽ ڪري ٿو.TAG انٽرفيس. سرنگ ڪنٽرولر DR اسڪين جي طور تي منتقل ڪيل سرنگ جي پيڪٽ کي ڊيڪوڊ ڪري ٿو ۽ سرنگ جي پيڪٽ جي مواد ۽ UIREG ذريعي مهيا ڪيل IR رجسٽر جي مواد جي بنياد تي، نتيجي ۾ IR يا DR اسڪين ٺاهي ٿو. سرنگ ڪنٽرولر پڻ سرنگ پيڪٽ کي ڊيڪوڊ ڪري ٿو، جڏهن IR رجسٽر جو مواد ان جي IR ڪوڊ سان ملندو آهي.
شڪل 1-2. سرنگ پيڪٽ پروٽوڪول
هڪ ترتيب واري پيٽرولر سرنگ ڪنٽرولر پاران استعمال ڪيل IR ڪوڊ جي ترتيب فراهم ڪري ٿي. ھڪڙي ڊيزائن جي اندر گھڻن سافٽ ڪور پروسيسرز جي ڊيبگنگ کي آسان ڪرڻ لاء، سرنگ ڪنٽرولرز جو تعداد 1-16 کان ترتيب ڏنل آھي، ھڪڙو J مهيا ڪري ٿو.TAG هر ٽارگيٽ پروسيسر جي مطابق انٽرفيس. اهي ٽارگيٽ پروسيسرز هر هڪ منفرد IR ڪوڊ ذريعي ترتيب ڏيڻ واري وقت تي مقرر ڪيل آهن.
هر ٽارگيٽ پروسيسر ڊيبگ انٽرفيس جي TGT_TCK لائن تي هڪ CLKINT يا BFR بفر فوري طور تي ٺهيل آهي.
UJ کان URSTB لائنTAG macro (TRSTB) CoreJ اندر عالمي وسيلن ڏانهن ترقي ڪئي وئي آهيTAGڊيبگ. هڪ اختياري انورٽر رکيل آهي TGT_TRST لائن تي CoreJ اندرTAGهڪ ڊيبگ ٽارگيٽ سان ڪنيڪشن لاءِ ڊيبگ، جنهن کي پوءِ هڪ فعال-هاءِ ري سيٽ ماخذ سان ڳنڍڻ جي توقع ڪئي ويندي آهي. اهو ترتيب ڏنو ويو آهي جڏهن اهو فرض ڪيو ويو آهي ته ايندڙ TRSTB سگنل J کانTAG TAP فعال گهٽ آهي. جيڪڏھن ھن ٺاھ جوڙ کي ھڪ يا وڌيڪ ڊيبگ ھدف جي ضرورت آھي، ھڪڙو اضافي گلوبل روٽنگ وسيلو استعمال ڪيو ويندو.
UJ کان URSTB لائنTAG macro (TRSTB) CoreJ اندر عالمي وسيلن ڏانهن ترقي ڪئي وئي آهيTAGڊيبگ. هڪ اختياري انورٽر رکيل آهي TGT_TRST لائن تي CoreJ اندرTAGهڪ ڊيبگ ٽارگيٽ سان ڪنيڪشن لاءِ ڊيبگ، جنهن کي پوءِ هڪ فعال-هاءِ ري سيٽ ماخذ سان ڳنڍڻ جي توقع ڪئي ويندي آهي. اهو ترتيب ڏنو ويو آهي جڏهن اهو فرض ڪيو ويو آهي ته ايندڙ TRSTB سگنل J کانTAG TAP فعال گهٽ آهي. TGT_TRSTN ڊيبگ ٽارگيٽ لاءِ ڊفالٽ فعال گھٽ ٻاھر آھي. جيڪڏھن ھن ٺاھ جوڙ کي ھڪ يا وڌيڪ ڊيبگ ھدف جي ضرورت آھي، ھڪڙو اضافي گلوبل روٽنگ وسيلو استعمال ڪيو ويندو.
شڪل 1-3. ڪور جيTAGڊيبگ سيريل ڊيٽا ۽ ڪلاڪنگ
ڊوائيس زنجير
مخصوص ڊولپمينٽ بورڊ يا خاندان لاءِ FPGA پروگرامنگ يوزر گائيڊز ڏانهن رجوع ڪريو. ھر ڊولپمينٽ بورڊ مختلف جلدن تي ڪم ڪري سگھي ٿوtages، ۽ توهان تصديق ڪرڻ جو انتخاب ڪري سگھو ٿا ته اهو ممڪن آهي انهن جي ترقي واري پليٽ فارم سان. انهي سان گڏ، جيڪڏهن توهان ڪيترن ئي ترقياتي بورڊ استعمال ڪري رهيا آهيو، انهي کي يقيني بڻايو وڃي، اهي هڪ عام ميدان حصيداري ڪن ٿا.
FlashPro هيڊر ذريعي
FlashPro هيڊر استعمال ڪندي ڪپڙي ۾ گھڻن ڊوائيسز جي زنجير کي سپورٽ ڪرڻ لاء، uj_j جا ڪيترائي مثالtag گهربل آهن. ڪور جو هي نسخو وڌ ۾ وڌ 16 ڪور تائين رسائي فراهم ڪري ٿو بغير دستي طور تي uj_j کي فوري ڪرڻ جي ضرورت کان سواءِtag. هر ڪور وٽ هڪ منفرد IR ڪوڊ آهي (0x55 کان 0x64 تائين) جيڪو ID ڪوڊ سان ملندڙ مخصوص ڪور تائين رسائي فراهم ڪندو.
شڪل 1-4. ھڪڙي ڊوائيس ۾ گھڻن پروسيسر ھڪڙي ڊوائيس
استعمال ڪرڻ لاءِ CoreJTAGڪيترن ئي ڊوائيسز ۾ ڊيبگ، ڊوائيسز مان هڪ کي ماسٽر ٿيڻ جي ضرورت آهي. هن ڊوائيس تي مشتمل آهي CoreJTAGڊيبگ ڪور. هر پروسيسر وري هيٺ ڏنل ڳنڍيل آهي:
شڪل 1-5. ٻن ڊوائيسز تي گھڻن پروسيسرز
ٻئي بورڊ تي هڪ بنيادي کي ڊيب ڪرڻ لاء، جيTAG CoreJ کان سگنلTAGڊيبگ کي سمارٽ ڊيزائن ۾ اعلي سطحي پنن ڏانهن وڌايو ويو آهي. اهي پوءِ جي سان جڙيل آهنTAG سگنل سڌو سنئون پروسيسر تي.
نوٽ: هڪ ڪور جيTAGڊيبگ، ٻئي بورڊ ڊيزائن ۾، اختياري آهي نوٽ ڪريو ته UJ_JTAG macro ۽ FlashPro هيڊر ٻئي بورڊ ڊيزائن ۾ غير استعمال ٿيل آهن.
SoftConsole ۾ ڊيبگنگ لاءِ پروسيسر چونڊڻ لاءِ، ڊيبگ ترتيبن تي ڪلڪ ڪريو، ۽ پوءِ ڊيبگر ٽيب تي ڪلڪ ڪريو.
حڪم، هيٺ ڏنل تصوير ۾ ڏيکاريل آهي، عمل ڪيو ويو آهي.
شڪل 1-6. ڊيبگر ڪنفيگريشن UJ_JTAG_آئر ڪوڊ
يو جي_جيTAG_IRCODE تبديل ٿي سگھي ٿو ان تي منحصر آھي جنھن پروسيسر کي توھان ڊيبگ ڪري رھيا آھيو. مثال طورample: ڊوائيس 0 ۾ پروسيسر کي ڊيب ڪرڻ لاء، UJ_JTAG_IRCODE سيٽ ڪري سگھجي ٿو 0x55 يا 0x56.
GPIO ذريعي
GPIO مٿان ڊيب ڪرڻ لاء، پيراميٽر UJTAG _BYPASS چونڊيو ويو آهي. GPIO هيڊرز يا پنن تي هڪ ۽ چار ڪور ڊيبگ ٿي سگهن ٿا. SoftConsole v5.3 يا وڌيڪ کان GPIOs استعمال ڪندي ڊيبگ سيشن کي هلائڻ لاءِ، ڊيبگ ڪنفيگريشن کي ھيٺ ڏنل ترتيب ڏيڻ گھرجي:
شڪل 1-7. ڊيبگر ترتيب ڏيڻ GPIO
نوٽ: جيڪڏهن توهان GPIO تي ڊيبگ ڪري رهيا آهيو، توهان ڊولپمينٽ بورڊز تي FlashPro Header يا Embedded FlashPro5 ذريعي پروسيسر کي گڏ ڪري ڊيبگ نٿا ڪري سگهو. مثال طورample: FlashPro Header يا Embedded FlashPro5 موجود آهن ڊيبگ جي سهولت لاءِ Identify يا SmartDebug استعمال ڪندي.
شڪل 1-8. GPIO پنن تي ڊيبنگ
GPIO پنن ذريعي ڊوائيس زنجير
GPIO ذريعي ڪيترن ئي ڊوائيسز جي زنجير کي سپورٽ ڪرڻ لاء، يو جيTAG_BYPASS پيٽرولر کي چونڊڻ جي ضرورت آهي. پوء TCK، TMS، ۽ TRSTb سگنلن کي ترقي ڪري سگھجي ٿو مٿين سطح جي بندرگاهن تي. سڀ ٽارگيٽ پروسيسرز TCK، TMS، ۽ TRSTb آهن. اهي هيٺ نه ڏيکاريا ويا آهن.
شڪل 1-9. GPIO پنن ذريعي ڊوائيس زنجير
بنيادي طور تي جيTAG زنجير، هڪ پروسيسر جو TDO ٻئي پروسيسر جي TDI سان ڳنڍيندو آهي، ۽ اهو جاري رهندو جيستائين سڀني پروسيسر زنجير نه آهن، هن طريقي سان. پهرين پروسيسر جو TDI ۽ آخري پروسيسر جو TDO J سان ڳنڍي ٿوTAG پروگرامر سڀني پروسيسرز کي زنجير ڪري ٿو. جيTAG پروسيسرز کان سگنلز ڪور جي ڏانهن روانا ڪيا ويا آهنTAGڊيبگ، جتي انهن کي زنجير ڪري سگهجي ٿو. جيڪڏهن ڪيترن ئي ڊوائيسز ۾ زنجير مڪمل ٿي وئي آهي، ڊوائيس CoreJ سانTAGڊيبگ ماسٽر ڊيوائس بڻجي ٿو.
هڪ GPIO ڊيبگ منظر ۾، جتي هڪ IR ڪوڊ هر پروسيسر کي غير مختص ڪيو ويو آهي، هڪ تبديل ٿيل OpenOCD اسڪرپٽ استعمال ڪيو ويندو آهي چونڊڻ لاء، ڪهڙي ڊوائيس کي ڊيب ڪيو پيو وڃي. هڪ OpenOCD اسڪرپٽ تبديل ڪيو ويو آهي چونڊڻ لاء، ڪهڙي ڊوائيس ڊيبگ ڪئي وئي آهي. هڪ Mi-V ڊيزائن لاءِ file Openocd/scripts/board/ microsemi-riscv.cfg جي تحت، SoftConsole انسٽاليشن جي جڳھ ۾ مليو آھي. ٻين پروسيسرز لاء، files ساڳئي openocd جڳھ ۾ مليا آھن.
نوٽ: Debug Configuration Options کي پڻ اپڊيٽ ڪرڻ جي ضرورت آھي، جيڪڏھن file نالو تبديل ڪيو ويو آهي
شڪل 1-10. ڊيبگ ڪنفيگريشن
يوزرنيم-riscv-gpio-chain.cfg کوليو، هيٺ ڏنل هڪ اڳوڻو آهيampڇا ڏسڻ گهرجي:
شڪل 1-11. MIV ترتيب File
ھيٺيون سيٽنگون GPIO مٿان ھڪڙي ڊوائيس ڊيبگنگ لاء ڪم ڪن ٿيون. هڪ زنجير کي ڊيبگ ڪرڻ لاء، اضافي حڪمن کي شامل ڪرڻ جي ضرورت آهي، انهي ڪري ته اهي ڊوائيس جيڪي ڊيبگ نه ڪيا ويا آهن انهن کي بائي پاس موڊ ۾ رکيو وڃي.
ھڪڙي زنجير ۾ ٻن پروسيسرز لاء، ھيٺ ڏنل ايسample حڪم تي عمل ڪيو ويو آهي:
هي ٽارگيٽ سافٽ ڪور پروسيسر 1 جي ڊيبگنگ جي اجازت ڏئي ٿو ٽارگيٽ سافٽ ڪور پروسيسر 0 کي بائي پاس موڊ ۾ رکڻ سان. ٽارگيٽ سافٽ ڪور پروسيسر 0 کي ڊيب ڪرڻ لاء، هيٺ ڏنل حڪم استعمال ڪيو ويندو آهي:
نوٽ: انهن ٻن ترتيبن جي وچ ۾ فرق صرف اهو آهي ته ذريعو، جنهن کي سڏي رهيو آهي مائڪروسيمي RISCV ترتيب file (microsemi-riscv.cfg) يا ته پهريون اچي ٿو، جڏهن ڊيبگ ڪندي ٽارگيٽ سافٽڪور پروسيسر 0، يا ٻيو، جڏهن ڊيبگ ڪندي ٽارگيٽ سافٽڪور پروسيسر 1. زنجير ۾ ٻن کان وڌيڪ ڊوائيسز لاءِ، اضافي ج.tag newtaps شامل ڪيو ويو آهي. مثال لاءِampلي، جيڪڏهن هڪ زنجير ۾ ٽي پروسيسر آهن، پوء هيٺ ڏنل حڪم استعمال ڪيو ويندو آهي:
شڪل 1-12. مثالampڊيبگ سسٽم
انٽرفيس
هيٺيون ڀاڱا انٽرفيس سان لاڳاپيل معلومات تي بحث ڪندا.
تشڪيل جي پيراگراف
CoreJ لاء ترتيب ڏيڻ جا اختيارTAGDebug هيٺ ڏنل جدول ۾ بيان ڪيو ويو آهي. جيڪڏهن ڊفالٽ کان سواءِ ڪا ترتيب گهربل هجي، استعمال ڪريو ڪنفيگريشن ڊائلاگ باڪس SmartDesign ۾ ترتيب ڏنل اختيارن لاءِ مناسب قدر چونڊڻ لاءِ.
ٽيبل 2-1. ڪور جيTAGڊيبگ ڪنفيگريشن جا اختيار
| نالو | صحيح حد | ڊفالٽ | وصف |
| نمبر_ڊيبگ_ٽي جي ٽي ايس | 1-16 | 1 | FlashPro ذريعي دستياب ڊيبگ هدفن جو تعداد (UJTAG_DEBUG = 0) 1-16 آهي. GPIO ذريعي دستياب ڊيبگ هدفن جو تعداد (UJTAG_DEBUG = 1) 1-4 آهي. |
| آئي آر_ڪوڊ_ٽي جي ٽي_ايڪس | 0X55-0X64 | 0X55 | JTAG IR ڪوڊ، هڪ في ڊيبگ ٽارگيٽ. بيان ڪيل قدر هن ڊيبگ ٽارگيٽ لاءِ منفرد هجڻ گهرجي. هن ڊيبگ ٽارگيٽ انٽرفيس سان لاڳاپيل سرنگ ڪنٽرولر صرف TDO کي هلائي ٿو ۽ ٽارگيٽ ڊيبگ انٽرفيس کي هلائي ٿو، جڏهن IR رجسٽر جو مواد هن IR ڪوڊ سان ملندو آهي. |
| ٽي جي ٽي_ايڪٽيو_هاءِ_ري سيٽ_ايڪس | 0-1 | 0 | 0: TGT_TRSTN_x ٻاڦ يو جي جي فعال-گهٽ URSTB پيداوار جي عالمي شڪل سان ڳنڍيل آهيTAG macro.1: TGT_TRST آئوٽ پُٽ اندروني طور تي يو جي جي فعال-گهٽ URSTB آئوٽ پُٽ جي عالمي اوٽ ٿيل فارم سان ڳنڍيل آهي.TAG ميڪرو. هڪ اضافي گلوبل روٽنگ وسيلو استعمال ڪيو ويندو آهي جيڪڏهن هي پيٽرولر ڪنهن ڊيبگ ٽارگيٽ لاءِ 1 تي سيٽ ڪيو ويو آهي. |
| UJTAG_ بائي پاس | 0-1 | 0 | 0: GPIO ڊيبگ غير فعال آھي، ڊيبگ دستياب آھي FlashPro Header يا Embedded FlashPro5.1 ذريعي: GPIO ڊيبگ فعال آھي، ڊيبگ دستياب آھي صارف جي چونڊيل GPIO پنن ذريعي بورڊ تي.نوٽ: جڏهن ڊيبگنگ GPIO ذريعي ڪئي ويندي آهي، هيٺ ڏنل ڊيبگ ڪمانڊ SoftConsole ڊيبگ آپشنز تي عمل ڪيو ويندو آهي: “-command “set FPGA_TAP N”“. |
| UJTAG_ايس اي سي_اين | 0-1 | 0 | 0: يو جيTAG macro چونڊيو ويو آهي جيڪڏهن UJTAG_بائي پاس = 0. 1: يو جيTAG_SEC ميڪرو چونڊيو ويو آهي جيڪڏهن UJTAGبائيپاس = 0.نوٽ: هي پيٽرول صرف پولار فائر تي لاڳو ٿئي ٿو. يعني خاندان = 26. |
سگنل جي وضاحت
هيٺ ڏنل جدول CoreJ لاءِ سگنل جي وضاحتن کي لسٽ ڪري ٿوTAGڊيبگ ڪريو.
ٽيبل 2-2. ڪور جيTAGڊيبگ I/O سگنل
| نالو | صحيح حد | ڊفالٽ | وصف |
| نمبر_ڊيبگ_ٽي جي ٽي ايس | 1-16 | 1 | FlashPro ذريعي دستياب ڊيبگ هدفن جو تعداد (UJTAG_DEBUG = 0) 1-16 آهي. GPIO ذريعي دستياب ڊيبگ هدفن جو تعداد (UJTAG_DEBUG = 1) 1-4 آهي. |
| آئي آر_ڪوڊ_ٽي جي ٽي_ايڪس | 0X55-0X64 | 0X55 | JTAG IR ڪوڊ، هڪ في ڊيبگ ٽارگيٽ. بيان ڪيل قدر هن ڊيبگ ٽارگيٽ لاءِ منفرد هجڻ گهرجي. هن ڊيبگ ٽارگيٽ انٽرفيس سان لاڳاپيل سرنگ ڪنٽرولر صرف TDO کي هلائي ٿو ۽ ٽارگيٽ ڊيبگ انٽرفيس کي هلائي ٿو، جڏهن IR رجسٽر جو مواد هن IR ڪوڊ سان ملندو آهي. |
| ٽي جي ٽي_ايڪٽيو_هاءِ_ري سيٽ_ايڪس | 0-1 | 0 | 0: TGT_TRSTN_x ٻاڦ يو جي جي فعال-گهٽ URSTB پيداوار جي عالمي شڪل سان ڳنڍيل آهيTAG macro.1: TGT_TRST آئوٽ پُٽ اندروني طور تي يو جي جي فعال-گهٽ URSTB آئوٽ پُٽ جي عالمي اوٽ ٿيل فارم سان ڳنڍيل آهي.TAG ميڪرو. هڪ اضافي گلوبل روٽنگ وسيلو استعمال ڪيو ويندو آهي جيڪڏهن هي پيٽرولر ڪنهن ڊيبگ ٽارگيٽ لاءِ 1 تي سيٽ ڪيو ويو آهي. |
| UJTAG_ بائي پاس | 0-1 | 0 | 0: GPIO ڊيبگ غير فعال آھي، ڊيبگ دستياب آھي FlashPro Header يا Embedded FlashPro5.1 ذريعي: GPIO ڊيبگ فعال آھي، ڊيبگ دستياب آھي صارف جي چونڊيل GPIO پنن ذريعي بورڊ تي.نوٽ: جڏهن ڊيبگنگ GPIO ذريعي ڪئي ويندي آهي، هيٺ ڏنل ڊيبگ ڪمانڊ SoftConsole ڊيبگ آپشنز تي عمل ڪيو ويندو آهي: “-command “set FPGA_TAP N”“. |
| UJTAG_ايس اي سي_اين | 0-1 | 0 | 0: يو جيTAG macro چونڊيو ويو آهي جيڪڏهن UJTAG_بائي پاس = 0. 1: يو جيTAG_SEC ميڪرو چونڊيو ويو آهي جيڪڏهن UJTAGبائيپاس = 0.نوٽ: هي پيٽرول صرف پولار فائر تي لاڳو ٿئي ٿو. يعني خاندان = 26. |
نوٽس:
- جي ۾ سڀ سگنلTAG مٿي ڏنل TAP بندرگاهن جي فهرست کي SmartDesign ۾ مٿين سطح جي بندرگاهن ڏانهن وڌايو وڃي.
- SEC بندرگاهن صرف موجود آهن جڏهن UJTAG_SEC_EN CoreJ ذريعي فعال ٿيوTAGڊيبگ جي ٺاھ جوڙ GUI.
- EN_SEC ان پٽ کي ڳنڍڻ وقت خاص خيال رکو. جيڪڏهن EN_SEC کي هڪ اعليٰ سطحي بندرگاهه (ڊوائيس ان پٽ پن) ڏانهن وڌايو وڃي، توهان کي J دوران I/O رياستن کي ترتيب ڏيڻ تائين رسائي حاصل ڪرڻ گهرجي.TAG لائبرو فلو ۾ پروگرام ڊيزائن جو پروگرامنگ سيڪشن ۽ پڪ ڪريو ته EN_SEC پورٽ لاءِ I/0 اسٽيٽ (صرف آئوٽ پُٽ) 1 تي سيٽ ٿيل آهي.
رجسٽر ڪريو نقشو ۽ تفصيل
CoreJ لاءِ ڪوبه رجسٽر ناهيTAGڊيبگ ڪريو.
اوزار جو وهڪرو
هيٺيون ڀاڱا اوزار جي وهڪري سان لاڳاپيل معلومات تي بحث ڪن ٿا.
لائسنس
هن IP ڪور کي Libero SoC سان استعمال ڪرڻ لاءِ لائسنس جي ضرورت ناهي.
RTL
مڪمل RTL ڪوڊ بنيادي ۽ ٽيسٽ بينچز لاءِ مهيا ڪيو ويو آهي، بنيادي کي سمارٽ ڊيزائن سان فوري طور تي آڻڻ جي اجازت ڏئي ٿو. Simulation، Synthesis، ۽ Layout کي Libero SoC اندر ڪري سگھجي ٿو.
اسمارٽ ڊيزائن
هڪ سابقampلي فوري طور تي view ڪور جيTAGDebug هيٺ ڏنل شڪل ۾ ڏيکاريل آهي. وڌيڪ معلومات لاءِ SmartDesign استعمال ڪرڻ لاءِ instantiate ۽ cores پيدا ڪرڻ لاءِ، ڏسو Libero® SoC يوزر گائيڊ ۾ DirectCore استعمال ڪرڻ.
شڪل 4-1. SmartDesign CoreJTAGڊيبگ مثال View جي استعمال ڪنديTAG مٿو
شڪل 4-2. SmartDesign CoreJTAGڊيبگ مثال GPIO پن استعمال ڪندي
ترتيب ڏيڻ CoreJTAGSmartDesign ۾ ڊيبگ
اسمارٽ ڊيزائن ۾ GUI جي ترتيب جي استعمال سان بنيادي ترتيب ڏنل آھي. هڪ سابقampGUI جو le هيٺ ڏنل شڪل ۾ ڏيکاريل آهي.
شڪل 4-3. ترتيب ڏيڻ CoreJTAGSmartDesign ۾ ڊيبگ
پولار فائر لاء، UJTAG_SEC UJ کي منتخب ڪري ٿوTAG_SEC ميڪرو بدران UJTAG macro جڏهن UJTAG_BYPASS معذور آهي. اهو ٻين سڀني خاندانن لاء نظر انداز ڪيو ويو آهي.
ڊيبگ ٽارگيٽ جو تعداد 16 ڊيبگ هدفن تائين ترتيب ڏئي سگهجي ٿو، UJ سانTAG_BYPASS غير فعال ۽ 4 ڊيبگ ٽارگيٽ تائين، UJ سانTAG_BYPASS فعال.
UJTAG_BYPASS UJ ذريعي ڊيبگنگ کي منتخب ڪري ٿوTAG ۽ FlashPro هيڊر، ۽ GPIO پنن ذريعي ڊيبنگ.
ھدف # IR ڪوڊ آھي JTAG ڊيبگ ٽارگيٽ کي ڏنو ويو IR ڪوڊ. اهو هڪ منفرد قدر هجڻ گهرجي جنهن ۾ بيان ڪيل حد اندر ٽيبل 2-1.
سموليشن فلوز
هڪ صارف ٽيسٽ بينچ مهيا ڪئي وئي آهي CoreJ سانTAGڊيبگ. simulations هلائڻ لاء:
- SmartDesign اندر استعمال ڪندڙ testbench وهڪري کي منتخب ڪريو.
- ڪلڪ ڪريو محفوظ ڪريو ۽ ٺاھيو ٺاھيو پين ۾. منتخب ڪريو يوزر ٽيسٽ بينچ ڪور ڪنفيگريشن GUI مان.
جڏهن SmartDesign Libero پروجيڪٽ ٺاهي ٿو، اهو يوزر ٽيسٽ بينچ کي انسٽال ڪري ٿو fileايس. استعمال ڪندڙ testbench هلائڻ لاء:
- ڊيزائن جي روٽ کي سيٽ ڪريو CoreJTAGLibero ڊيزائن جي درجي بندي پين ۾ ڊيبگ انسٽيٽيشن.
- ڪلڪ ڪريو Verify Pre-Synthesized Design > Simulate Libero Design Flow ونڊو ۾. هي ModelSim شروع ٿئي ٿو ۽ خودڪار طريقي سان تخليق هلائي ٿو.
ليبرو ۾ سنٿيسس
Synthesis کي هلائڻ لاءِ:
- Libero SoC Design Flow ونڊو ۾ Synthesize icon تي ڪلڪ ڪريو ڪور کي سنٿيس ڪرڻ لاءِ. متبادل طور تي، ڊيزائن فلو ونڊو ۾ Synthesize آپشن تي ساڄي ڪلڪ ڪريو، ۽ Open Interactively چونڊيو. Synthesis ونڊو ڏيکاري ٿو Synplify® پروجيڪٽ.
- رن آئڪن تي ڪلڪ ڪريو.
نوٽ: RTG4 لاءِ، ھڪڙو واقعو ٽرانزينٽ (SET) گھٽايل ڊيڄاريندڙ آھي، جنھن کي نظر انداز ڪري سگھجي ٿو، ڇاڪاڻتہ ھي IP صرف ترقي جي مقصدن لاءِ استعمال ٿئي ٿو ۽ تابڪاري واري ماحول ۾ استعمال ٿيڻ وارو نه آھي.
Libero ۾ جڳھ ۽ رستو
هڪ ڀيرو Synthesis مڪمل ٿيڻ بعد، Libero SoC ۾ جاءِ ۽ رستي جي آئڪن تي ڪلڪ ڪريو جاءِ جو عمل شروع ڪرڻ لاءِ.
ڊوائيس پروگرامنگ
جيڪڏهن UJAG_SEC خصوصيت استعمال ڪئي وئي آهي ۽ EN_SEC کي هڪ اعليٰ سطحي بندرگاهه (ڊوائيس ان پٽ پن) ڏانهن وڌايو ويو آهي، توهان کي J جي دوران I/O رياستن کي ترتيب ڏيڻ تائين رسائي حاصل ڪرڻ گهرجي.TAG لائبرو فلو ۾ پروگرام ڊيزائن جو پروگرامنگ سيڪشن ۽ پڪ ڪريو ته EN_SEC پورٽ لاءِ I/0 اسٽيٽ (صرف آئوٽ پُٽ) 1 تي سيٽ ٿيل آهي.
هي ترتيب J تائين پهچ کي برقرار رکڻ لاء ضروري آهيTAG ڊيوائس ريپروگرامنگ لاءِ پورٽ، ڇاڪاڻ ته بيان ڪيل بائونڊري اسڪين رجسٽر (BSR) ويليو ري پروگرامنگ دوران EN_SEC تي ڪنهن به خارجي منطقي سطح کي اوور رائيڊ ڪري ٿو.
سسٽم انضمام
هيٺيون سيڪشن سسٽم جي انضمام سان لاڳاپيل معلومات تي بحث ڪري ٿو.
IGLOO2/RTG4 لاءِ سسٽم ليول ڊيزائن
هيٺ ڏنل انگ اکر ڏيکاري ٿو ڊيزائن جي گهرج کي انجام ڏيڻ لاءِ JTAG سافٽ ڪور پروسيسر جي ڊيبگنگ، ڪپڙي ۾ SoftConsole کان J تائينTAG IGLOO2 ۽ RTG4 ڊوائيسز لاء انٽرفيس.
شڪل 5-1. RTG4/IGLOO2 جيTAG ڊيبگ ڊيزائن
SmartFusion2 لاءِ سسٽم ليول ڊيزائن
هيٺ ڏنل انگ اکر ڏيکاري ٿو ڊيزائن جي گهرج کي انجام ڏيڻ لاءِ JTAG سافٽڪور پروسيسر جي ڊيبگنگ، ڪپڙي ۾ SoftConsole کان JTAG SmartFusion2 ڊوائيسز لاء انٽرفيس.
شڪل 5-2. SmartFusion2 جيTAG ڊيبگ ڊيزائن
UJTAG_ايس اي سي
ڊوائيسز جي PolarFire خاندان لاء، هي رليز صارف کي UJ جي وچ ۾ چونڊڻ جي اجازت ڏئي ٿوTAG ۽ يو جيTAG_SEC، يو جيTAG_SEC_EN پيراميٽر GUI ۾ استعمال ڪيو ويندو اھو چونڊڻ لاءِ جيڪو گھربل آھي.
هيٺ ڏنل انگ اکر ڏيکاري ٿو هڪ سادي ڊراگرام جيڪو UJ جي جسماني انٽرفيس جي نمائندگي ڪري ٿوTAG/ يو جيTAG_SEC پولار فائر ۾.
شڪل 5-3. پولار فائر UJTAG_SEC ميڪرو
ڊيزائن جي پابنديون
ڊيزائن سان CoreJTAGڊيبگ لاءِ ايپليڪيشن کي پابندين جي پيروي ڪرڻ جي ضرورت آهي، ڊيزائن جي وهڪري ۾، وقت جي تجزيي کي اجازت ڏيڻ لاءِ TCK ڪلاڪ ڊومين تي استعمال ٿيڻ جي.
پابنديون شامل ڪرڻ لاء:
- جيڪڏهن Libero v11.7 يا اعليٰ ۾ وڌايل رڪاوٽ جو وهڪرو استعمال ڪيو ويو آهي، ڊبل ڪلڪ ڪريو Constraints > Manage Constraints in the DesignFlow ونڊو ۽ ڪلڪ ڪريو ٽائمنگ ٽيب.
- Constraint Manager ونڊو جي ٽائمنگ ٽئب ۾، نئون SDC ٺاهڻ لاءِ نئون ڪلڪ ڪريو file، ۽ نالو file. ڊيزائن جي پابندين ۾ شامل آھن گھڙي جو ذريعو رڪاوٽون جيڪي ھن خالي SDC ۾ داخل ڪري سگھجن ٿيون file.
- جيڪڏهن Classic Constraint flows Libero v11.7 يا اعليٰ ۾ استعمال ٿيل آهي، ساڄي ڪلڪ ڪريو Create Constraints > Time Constraint، ڊيزائن فلو ونڊو ۾، ۽ پوءِ ڪلڪ ڪريو نئون Constraint ٺاهيو. اهو هڪ نئون SDC ٺاهي ٿو file. ڊيزائن جي پابندين ۾ شامل آھي گھڙي جو ذريعو رڪاوٽون، جيڪو ھن خالي SDC ۾ داخل ڪيو ويو آھي file.
- حساب ڪريو TCK مدت ۽ اڌ مدت. TCK 6 MHz تي سيٽ ڪئي وئي آهي جڏهن ڊيبگنگ FlashPro سان ڪئي ويندي آهي، ۽ 30 MHz جي وڌ ۾ وڌ فريڪوئنسي تي سيٽ ڪئي ويندي آهي جڏهن ڊيبگنگ کي FlashPro5 جي مدد ڪئي ويندي آهي. توهان هن قدم کي مڪمل ڪرڻ کان پوء، SDC ۾ هيٺيون رڪاوٽون داخل ڪريو file:
ٺاھيو_ گھڙي - نالو { TCK } \- مدت TCK_PERIOD \
- موج فارم { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] اڳ لاءِample، هيٺيون پابنديون لاڳو ڪيون ويون آهن هڪ ڊزائين لاءِ جيڪا 6 MHz جي TCK فریکوئنسي استعمال ڪري ٿي.
ٺاھيو_ گھڙي - نالو { TCK } \ - مدت 166.67 \
- موج جي شڪل { 0 83.33 } \ [ بندرگاهن حاصل ڪريو { TCK } ]
- سڀني پابندين کي ڳنڍيو files synthesis سان گڏ، جڳھ ۽ رستو، ۽ وقت جي تصديق stag۾ آهي پابندي مئنيجر > ٽائمنگ ٽيب. اهو SDC لاءِ لاڳاپيل چيڪ باڪس چونڊڻ سان مڪمل ڪيو ويو آهي files جنهن ۾ رڪاوٽون داخل ڪيون ويون آهن
نظرثاني جي تاريخ
| پورٽ جو نالو | ويڪر | ھدايت | وصف |
| JTAG ٽيپ بندرگاهن | |||
| TDI | 1 | ان پٽ | ٽيسٽ ڊيٽا ۾. TAP کان سيريل ڊيٽا ان پٽ. |
| TCK | 1 | ان پٽ | ٽيسٽ ڪلاڪ. CoreJ جي اندر سڀني ترتيب واري عنصرن لاء ڪلاڪ جو ذريعوTAGڊيبگ ڪريو. |
| TMS | 1 | ان پٽ | ٽيسٽ موڊ چونڊيو. |
| ٽي ڊي او | 1 | ٻاھر | ٽيسٽ ڊيٽا ٻاهر. TAP ڏانهن سيريل ڊيٽا آئوٽ. |
| TRSTB | 1 | ان پٽ | ٽيسٽ ري سيٽ. TAP مان فعال گھٽ ري سيٽ ان پٽ. |
| JTAG ٽارگيٽ ايڪس بندرگاهن | |||
| ٽي جي ٽي_ٽي ڊي او_ايڪس | 1 | ان پٽ | ڊيبگ ٽارگيٽ x کان TAP تائين ڊيٽا کي جانچيو. ٽارگيٽ TDO پورٽ سان ڳنڍيو. |
| ٽي جي ٽي_ٽي سي ڪي_ايڪس | 1 | ٻاھر | ھدف x کي ڊيبگ ڪرڻ لاءِ گھڙي جي ٻاھرين کي ٽيسٽ ڪريو. TCK هڪ عالمي، گهٽ اسڪيو نيٽ ۾ اندروني طور CoreJ اندر ترقي ڪئي وئي آهيTAGڊيبگ ڪريو. |
| ٽي جي ٽي_ٽرسٽ_ايڪس | 1 | ٻاھر | فعال-هاء ٽيسٽ ري سيٽ. صرف استعمال ڪيو ويو جڏهن TGT_ACTIVE_HIGH_RESET_x = 1 |
| ٽي جي ٽي_ٽرسٽن_ايڪس | 1 | ٻاھر | فعال-گهٽ ٽيسٽ ري سيٽ. صرف استعمال ڪيو ويو جڏهن TGT_ACTIVE_HIGH_RESET_x = 0 |
| ٽي جي ٽي_ٽي ايم ايس_ايڪس | 1 | ٻاھر | ٽيسٽ موڊ منتخب ڪريو آئوٽ پٽ کي ڊيبگ ڪرڻ لاءِ ٽارگيٽ x. |
| ٽي جي ٽي_ٽي ڊي آءِ_ايڪس | 1 | ٻاھر | ٽيسٽ ڊيٽا ۾. ڊيبگ ٽارگيٽ x کان سيريل ڊيٽا ان پٽ. |
| UJTAG_بائي پاس_ٽي سي ڪي_ايڪس | 1 | ان پٽ | GPIO پن مان ٽارگيٽ x کي ڊيبگ ڪرڻ لاءِ گھڙي جي ان پٽ کي ٽيسٽ ڪريو. |
| UJTAG_بائي پاس_ٽي ايم ايس_ايڪس | 1 | ان پٽ | ٽيسٽ موڊ چونڊيو ٽارگيٽ x کي ڊيبگ ڪرڻ لاءِ GPIO پن مان. |
| UJTAG_بائي پاس_ٽي ڊي آءِ_ايڪس | 1 | ان پٽ | ٽيسٽ ڊيٽا ان، سيريل ڊيٽا ڊيبگ ڪرڻ لاءِ ٽارگيٽ x کي GPIO پن مان. |
| UJTAG_بائي پاس_ٽي آر ايس ٽي بي_ايڪس | 1 | ان پٽ | ٽيسٽ ري سيٽ. GPIO پن مان ٽارگيٽ x کي ڊيبگ ڪرڻ لاءِ ان پٽ ري سيٽ ڪريو. |
| UJTAG_بائي پاس_ٽي ڊي او_ايڪس | 1 | ٻاھر | ٽيسٽ ڊيٽا آئوٽ، ڊيبگ ٽارگيٽ ايڪس مان سيريل ڊيٽا GPIO پن مان. |
| SEC بندرگاهن | |||
| EN_SEC | 1 | ان پٽ | سيڪيورٽي کي چالو ڪري ٿو. استعمال ڪندڙ ڊيزائن کي خارجي TDI ۽ TRSTB انپٽ کي TAP ڏانهن اوور رائڊ ڪرڻ جي قابل بڻائي ٿو.احتياط: هن بندرگاهه کي ڳنڍڻ وقت خاص خيال رکو. وڌيڪ تفصيل لاءِ ھيٺ ڏنل نوٽ ۽ ڊيوائس پروگرامنگ ڏسو. |
| ٽي ڊي آءِ_ايس اي سي | 1 | ان پٽ | TDI سيڪيورٽي اوور رائڊ. خارجي TDI ان پٽ کي اوور رائيڊ ڪري ٿو TAP تي جڏهن EN_SEC HIGH آهي. |
| TRSTB_SEC | 1 | ان پٽ | TRSTB سيڪيورٽي اوور رائڊ. خارجي TRSTB ان پٽ کي TAP تي اوور رائيڊ ڪري ٿو جڏهن SEC_EN HIGH آهي. |
| يو ٽي آر ايس ٽي بي | 1 | ٻاھر | ٽيسٽ ري سيٽ مانيٽر |
| يو ٽي ايم ايس | 1 | ٻاھر | ٽيسٽ موڊ چونڊيو مانيٽر |
مائيڪروچپ Webسائيٽ
مائڪروچپ اسان جي ذريعي آن لائن مدد فراهم ڪري ٿي webسائيٽ تي www.microchip.com/. هي webسائيٽ ٺاهڻ لاء استعمال ڪيو ويندو آهي files ۽ معلومات آساني سان گراهڪن لاء دستياب آهي. موجود مواد مان ڪجھ شامل آھن:
- پيداوار جي حمايت - ڊيٽا شيٽ ۽ خطا، ايپليڪيشن نوٽس ۽ ايسampلي پروگرام، ڊيزائن جا وسيلا، صارف جي رهنمائي ۽ هارڊويئر سپورٽ دستاويز، جديد سافٽ ويئر رليز ۽ آرڪائيو ٿيل سافٽ ويئر
- جنرل ٽيڪنيڪل سپورٽ - اڪثر پڇيا ويندڙ سوال (FAQs)، ٽيڪنيڪل سپورٽ جون درخواستون، آن لائين بحث مباحثا گروپ، مائڪروچپ ڊيزائن پارٽنر پروگرام ميمبر لسٽنگ
- مائڪروچپ جو ڪاروبار - پراڊڪٽ سليڪٽر ۽ آرڊرنگ گائيڊ، جديد مائڪروچپ پريس رليز، سيمينارن ۽ واقعن جي لسٽنگ، مائڪروچپ سيلز آفيسن جي لسٽنگ، ورهائيندڙ ۽ ڪارخاني جا نمائندا
پيداوار جي تبديلي جي اطلاع جي خدمت
مائڪروچپ جي پراڊڪٽ تبديلي جي نوٽيفڪيشن سروس مدد ڪري ٿي صارفين کي موجوده مائڪروچپ پروڊڪٽس تي. رڪنن کي اي ميل نوٽيفڪيشن ملندو جڏهن به تبديليون، تازه ڪاريون، ترميمون يا غلطيون هونديون جيڪي مخصوص پراڊڪٽ فيملي سان لاڳاپيل هونديون يا دلچسپي جي ڊولپمينٽ اوزار.
رجسٽر ڪرڻ لاءِ، وڃو www.microchip.com/pcn ۽ رجسٽريشن جي هدايتن تي عمل ڪريو ڪسٽمر سپورٽ مائڪروچپ پروڊڪٽس جا استعمال ڪندڙ ڪيترن ئي چينلن ذريعي مدد حاصل ڪري سگھن ٿا:
- تقسيم ڪندڙ يا نمائندو
- مقامي سيلز آفيس
- ايمبيڊڊ سولوشن انجنيئر (ESE) ٽيڪنيڪل سپورٽ گراهڪ کي مدد لاءِ پنهنجي ڊسٽريبيوٽر، نمائندي يا ESE سان رابطو ڪرڻ گهرجي. مقامي سيلز آفيسون پڻ موجود آهن گراهڪن جي مدد لاءِ. سيلز آفيسن ۽ هنڌن جي هڪ لسٽ هن دستاويز ۾ شامل آهي.
ٽيڪنيڪل سپورٽ جي ذريعي دستياب آهي webسائيٽ تي: www.microchip.com/support
مائڪروچپ ڊوائيسز ڪوڊ تحفظ جي خصوصيت
مائڪروچپ ڊوائيسز تي ڪوڊ تحفظ جي خصوصيت جا هيٺيان تفصيل نوٽ ڪريو:
- مائڪروچپ پروڊڪٽس انهن جي خاص مائڪروچپ ڊيٽا شيٽ ۾ موجود وضاحتن کي پورا ڪن ٿيون.
- مائڪروچپ يقين رکي ٿو ته ان جي مصنوعات جو خاندان محفوظ آهي جڏهن ارادي انداز ۾ استعمال ڪيو وڃي ۽ عام حالتن ۾.
- مائڪروچپ ڊوائيسز جي ڪوڊ تحفظ جي خاصيتن جي ڀڃڪڙي ڪرڻ جي ڪوشش ۾ بي ايمان ۽ ممڪن طور تي غير قانوني طريقا استعمال ڪيا ويا آهن. اسان يقين رکون ٿا ته اهي طريقا مائڪروچپ جي ڊيٽا شيٽ ۾ موجود آپريٽنگ وضاحتن کان ٻاهر هڪ طريقي سان مائڪروچپ پروڊڪٽس کي استعمال ڪرڻ جي ضرورت آهي. انهن ڪوڊ جي حفاظت جي خاصيتن جي خلاف ورزي ڪرڻ جي ڪوشش، گهڻو ڪري، مائڪروچپ جي دانشورانه ملڪيت جي حقن جي ڀڃڪڙي ڪرڻ کان سواء مڪمل نه ٿي سگهي.
- مائڪروچپ ڪنهن به گراهڪ سان ڪم ڪرڻ لاءِ تيار آهي جيڪو ان جي ڪوڊ جي سالميت بابت فڪرمند آهي.
- نه ئي Microchip ۽ نه ئي ڪو ٻيو سيمي ڪنڊڪٽر ٺاهيندڙ ان جي ڪوڊ جي حفاظت جي ضمانت ڏئي سگهي ٿو. ڪوڊ جي حفاظت جو مطلب اهو ناهي ته اسان ضمانت ڪري رهيا آهيون پراڊڪٽ ”ناقابل برداشت“ آهي. ڪوڊ تحفظ مسلسل ترقي ڪري رهيو آهي. اسان Microchip تي اسان جي پروڊڪٽس جي ڪوڊ تحفظ خاصيتن کي مسلسل بهتر ڪرڻ لاءِ پرعزم آهيون. Microchip جي ڪوڊ تحفظ واري خصوصيت کي ٽوڙڻ جي ڪوشش ڊجيٽل ملينيم ڪاپي رائيٽ ايڪٽ جي خلاف ورزي ٿي سگهي ٿي. جيڪڏهن اهڙيون ڪارروايون توهان جي سافٽ ويئر يا ٻئي ڪاپي رائيٽ ٿيل ڪم تائين غير مجاز رسائي جي اجازت ڏين ٿيون، ته توهان کي ان ايڪٽ تحت رليف لاءِ ڪيس ڪرڻ جو حق حاصل ٿي سگهي ٿو.
قانوني نوٽيس
هن اشاعت ۾ موجود معلومات صرف مائڪروچپ پروڊڪٽس سان ڊزائين ڪرڻ ۽ استعمال ڪرڻ جي واحد مقصد لاءِ مهيا ڪئي وئي آهي. ڊوائيس ايپليڪيشنن جي حوالي سان معلومات ۽ جھڙوڪ صرف توهان جي سهولت لاء مهيا ڪئي وئي آهي ۽ ٿي سگهي ٿو تازه ڪاري جي ذريعي. اهو توهان جي ذميواري آهي انهي کي يقيني بڻائڻ ته توهان جي درخواست توهان جي وضاحتن سان ملن ٿا.
هي معلومات مائڪروچپ پاران مهيا ڪيل آهي "جيئن آهي". مائڪروچپ ڪا به نمائندگي نٿو ڪري
يا ڪنهن به قسم جي وارنٽي، ڇا ظاهري يا نقلي، لکيل يا زباني، قانوني
يا ٻي صورت ۾، معلومات سان لاڳاپيل، پر ان تائين محدود نه آهي، جنهن ۾ شامل آهي
غير خلاف ورزي جي وارنٽي، واپار جي قابليت، ۽ هڪ خاص مقصد لاءِ مناسب يا ان جي حالت، معيار، يا ڪارڪردگي سان لاڳاپيل وارنٽيون. ڪنهن به صورت ۾ مائڪروچپ ڪنهن به اڻ سڌي، خاص، سزا واري، حادثاتي يا نتيجي ۾ ٿيندڙ نقصان، نقصان، لاڳت يا ڪنهن به قسم جي خرچ لاءِ ذميوار نه هوندي، جيڪو به هر قسم جي معلومات سان لاڳاپيل هوندو هپ کي صلاح ڏني وئي آهي \ ممڪن آهي يا نقصان اڳواٽ آهن. قانون طرفان اجازت ڏنل مڪمل حد تائين، معلومات يا ان جي استعمال سان لاڳاپيل سڀني دعوائن تي مائڪروچپ جي مڪمل ذميواري ڪنهن به طريقي سان فيس جي رقم کان وڌيڪ نه هوندي، جيڪڏهن توهان کي ڪنهن به قسم جي رقم سان، ڄاڻ. لائف سپورٽ ۽/يا حفاظتي ايپليڪيشنن ۾ مائڪروچپ ڊوائيسز جو استعمال مڪمل طور تي خريد ڪندڙ جي خطري تي آهي، ۽ خريد ڪندڙ اتفاق ڪري ٿو حفاظت ڪرڻ، معاوضي ڏيڻ ۽ بي ضرر مائڪروچپ کي ڪنهن به ۽ سڀني نقصانن، دعوائن، سوٽ، يا خرچن کان اهڙي استعمال جي نتيجي ۾. ڪوبه لائسنس، واضح طور تي يا ٻي صورت ۾، ڪنهن به مائڪروچپ دانشورانه ملڪيت جي حقن جي تحت، جيستائين ٻي صورت ۾ بيان نه ڪيو ويو آهي.
| آمريڪا | ايشيا / پئسفڪ | ايشيا / پئسفڪ | يورپ |
| ڪارپوريٽ آفيس2355 ويسٽ چانڊلر بل وي ڊي. چندلر، AZ 85224-6199 ٽيليفون: 480-792-7200 فيڪس: 480-792-7277 ٽيڪنيڪل سپورٽ: www.microchip.com/support Web ائڊريس: www.microchip.com ائٽلانتاDuluth، GATel: 678-957-9614 فيڪس: 678-957-1455آسٽن، TXٽيليفون: 512-257-3370بوسٽن ويسٽبرو، ايم اي ٽيليفون: 774-760-0087 فيڪس: 774-760-0088شڪاگواِٽاسڪا، آئي ايل ٽيل: 630-285-0071 فيڪس: 630-285-0075ڊالسايڊيسن، ٽيڪساس ٽيلي فون: 972-818-7423 فيڪس: 972-818-2924ڊيٽرائيٽنووي، ايم ٽيل: 248-848-4000هوسٽن، TXٽيليفون: 281-894-5983انڊينپوليس Noblesville، IN ٽيليفون: 317-773-8323 فيڪس: 317-773-5453 ٽيليفون: 317-536-2380لاس اينجلس مشن ويجو، CA ٽيليفون: 949-462-9523 فيڪس: 949-462-9608 ٽيليفون: 951-273-7800ريلي، اين سيٽيليفون: 919-844-7510نيو يارڪ، NYٽيليفون: 631-435-6000سان جوس، CAٽيليفون: 408-735-9110 ٽيليفون: 408-436-4270ڪئناڊا - ٽورنٽوٽيليفون: 905-695-1980 فيڪس: 905-695-2078 | آسٽريليا - سڊنيٽيليفون: 61-2-9868-6733چين - بيجنگٽيليفون: 86-10-8569-7000چين - چينگدوٽيليفون: 86-28-8665-5511چين - چونگنگٽيليفون: 86-23-8980-9588چين - ڊونگ گوانٽيليفون: 86-769-8702-9880چين - گوانگزوٽيليفون: 86-20-8755-8029چين - هانگزوٽيليفون: 86-571-8792-8115چين - هانگ ڪانگ SARٽيليفون: 852-2943-5100چين - نانجنگٽيليفون: 86-25-8473-2460چين - Qingdaoٽيليفون: 86-532-8502-7355چين - شنگھائيٽيليفون: 86-21-3326-8000چين - شين يانگٽيليفون: 86-24-2334-2829چين - شينزينٽيليفون: 86-755-8864-2200چين - سوزوٽيليفون: 86-186-6233-1526چين - ووهانٽيليفون: 86-27-5980-5300چين - Xianٽيليفون: 86-29-8833-7252چين - Xiamenٽيليفون: 86-592-2388138چين - Zhuhaiٽيليفون: 86-756-3210040 | انڊيا - بنگلورٽيليفون: 91-80-3090-4444انڊيا - نئين دهليٽيليفون: 91-11-4160-8631انڊيا - پونٽيليفون: 91-20-4121-0141جاپان - اوساڪاٽيليفون: 81-6-6152-7160جاپان - ٽوڪيوٽيليفون: 81-3-6880-3770ڪوريا - ڊيگوٽيليفون: 82-53-744-4301ڪوريا - سيولٽيليفون: 82-2-554-7200ملائيشيا - ڪوالالمپورٽيليفون: 60-3-7651-7906ملائيشيا - پينانگٽيليفون: 60-4-227-8870فلپائن - منيلاٽيليفون: 63-2-634-9065سينگاپورٽيليفون: 65-6334-8870تائيوان - Hsin Chuٽيليفون: 886-3-577-8366تائيوان - Kaohsiungٽيليفون: 886-7-213-7830تائيوان - تائيپيٽيليفون: 886-2-2508-8600ٿائيلينڊ - بئنڪاڪٽيليفون: 66-2-694-1351ويتنام - هو چي منٽيليفون: 84-28-5448-2100 | آسٽريا - ويلزTel: 43-7242-2244-39Fax: 43-7242-2244-393ڊنمارڪ - ڪوپن هيگنTel: 45-4485-5910Fax: 45-4485-2829فنلينڊ - ايسپوٽيليفون: 358-9-4520-820فرانس - پئرسTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79جرمني - گرچنگٽيليفون: 49-8931-9700جرمني - هانٽيليفون: 49-2129-3766400جرمني - هيلبرونٽيليفون: 49-7131-72400جرمني - ڪارلسروٽيليفون: 49-721-625370جرمني - ميونخTel: 49-89-627-144-0Fax: 49-89-627-144-44جرمني - Rosenheimٽيليفون: 49-8031-354-560اسرائيل - رانااناٽيليفون: 972-9-744-7705اٽلي - ملانTel: 39-0331-742611Fax: 39-0331-466781اٽلي - Padovaٽيليفون: 39-049-7625286هالينڊ - DrunenTel: 31-416-690399Fax: 31-416-690340ناروي - Trondheimٽيليفون: 47-72884388پولينڊ - وارساٽيليفون: 48-22-3325737رومانيا - بخارسٽTel: 40-21-407-87-50اسپين - ميڊريزTel: 34-91-708-08-90Fax: 34-91-708-08-91سويڊن - گوٿنبرگTel: 46-31-704-60-40سويڊن - اسٽاڪهومٽيليفون: 46-8-5090-4654UK - WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820 |
دستاويز / وسيلا
 |
مائڪروچپ ٽيڪنالاجي ڪور جيTAGڊيبگ پروسيسرز [pdf] استعمال ڪندڙ ھدايت ڪور جيTAGڊيبگ پروسيسرز، ڪور جيTAGڊيبگ، پروسيسرز |
