Công nghệ vi mạch CoreJTAGHướng dẫn sử dụng bộ xử lý gỡ lỗi

lõi JTAG Gỡ lỗi v4.0 tạo điều kiện kết nối Nhóm hành động thử nghiệm chung (JTAG) bộ xử lý lõi mềm tương thích với JTAG TAP hoặc các chân Đầu vào/Đầu ra Mục đích Chung (GPIO) để gỡ lỗi. Lõi IP này hỗ trợ gỡ lỗi tối đa 16 bộ xử lý lõi mềm trong một thiết bị và cũng cung cấp hỗ trợ gỡ lỗi bộ xử lý trên bốn thiết bị riêng biệt qua GPIO.

Đặc trưng

lõiJTAGGỡ lỗi có các tính năng chính sau:

Cung cấp quyền truy cập vải vào JTAG giao diện thông qua JTAG BĂNG.

Cung cấp quyền truy cập vải vào JTAG giao diện thông qua các chân GPIO.
Định cấu hình hỗ trợ Mã IR cho JTAG đào hầm.

Hỗ trợ liên kết nhiều thiết bị thông qua JTAG BĂNG.
Hỗ trợ gỡ lỗi đa bộ xử lý.

Thúc đẩy các tín hiệu đặt lại và đồng hồ riêng biệt cho các tài nguyên định tuyến có độ lệch thấp.
Hỗ trợ cả đặt lại mục tiêu hoạt động thấp và hoạt động cao.

Hỗ trợ JTAG Giao diện giám sát an ninh (UJTAG_SEC) cho các thiết bị PolarFire.

Phiên bản cốt lõi
Tài liệu này áp dụng cho CoreJTAGGỡ lỗi v4.0

Các gia đình được hỗ trợ

PolarFire®

RTG4™
IGLOO® 2

SmartFusion® 2
thông minh

ProASIC3/3E/3L
LỀU TUYẾT

IGLOOe/+

Sử dụng thiết bị và hiệu suất

Dữ liệu sử dụng và hiệu suất được liệt kê trong bảng sau cho các dòng thiết bị được hỗ trợ. Dữ liệu được liệt kê trong bảng này chỉ mang tính biểu thị. Việc sử dụng thiết bị tổng thể và hiệu suất của lõi phụ thuộc vào hệ thống.
Bảng 1. Hiệu suất và Sử dụng Thiết bị

Gia đình	gạch tuần tự	Kết hợp	Tổng cộng	Sử dụng Thiết bị	Tổng cộng %	Hiệu suất (MHz)
cựclửa	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
Thông minh Fusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
thông minh	17	151	4608	A2F200M3F	3.65	63.53
LỀU TUYẾT	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Ghi chú: Dữ liệu trong bảng này đã đạt được bằng cách sử dụng Verilog RTL với cài đặt tổng hợp và bố cục điển hình trên các bộ phận -1. Các thông số cấp cao nhất hoặc thông số chung được để ở cài đặt mặc định.

Mô tả chức năng

lõiJTAGGỡ lỗi sử dụng UJTAG macro cứng để cung cấp quyền truy cập vào JTAG giao diện từ cấu trúc FPGA. UJTAG macro cứng tạo điều kiện kết nối với đầu ra của bộ điều khiển MSS hoặc ASIC TAP từ vải. Chỉ, một phiên bản của UJTAG macro được cho phép trong vải.
Hình 1-1. lõiJTAGSơ đồ khối gỡ lỗi

lõiJTAGGỡ lỗi chứa phần khởi tạo của uj_jtag bộ điều khiển đường hầm, thực hiện một JTAG bộ điều khiển đường hầm để tạo điều kiện cho JTAG tạo đường hầm giữa một lập trình viên FlashPro và một bộ xử lý softcore mục tiêu. Bộ xử lý nhẹ nhàng được kết nối thông qua J của FPGA chuyên dụngTAG chân giao diện. IR quét từ JTAG giao diện không thể truy cập được trong cấu trúc FPGA. Do đó, cần có giao thức đường hầm để hỗ trợ quét IR và DR tới mục tiêu gỡ lỗi, hỗ trợ tiêu chuẩn công nghiệp JTAG giao diện. Bộ điều khiển đường hầm giải mã gói đường hầm được truyền dưới dạng quét DR và tạo ra kết quả quét IR hoặc DR, dựa trên nội dung của gói đường hầm và nội dung của thanh ghi IR được cung cấp thông qua UIreg. Bộ điều khiển đường hầm cũng giải mã gói đường hầm, khi nội dung của thanh ghi IR khớp với mã IR của nó.

Hình 1-2. Giao thức gói đường hầm

Tham số cấu hình cung cấp cấu hình của mã IR được sử dụng bởi bộ điều khiển đường hầm. Để tạo thuận lợi cho việc gỡ lỗi nhiều bộ xử lý nhẹ bên trong một thiết kế, số lượng bộ điều khiển đường hầm được khởi tạo có thể định cấu hình từ 1-16, cung cấp JTAG giao diện phù hợp với từng bộ xử lý mục tiêu. Mỗi bộ xử lý đích này đều có thể định địa chỉ thông qua một mã IR duy nhất được đặt tại thời điểm khởi tạo.

Bộ đệm CLKINT hoặc BFR được khởi tạo trên dòng TGT_TCK của mỗi giao diện gỡ lỗi bộ xử lý đích.

Dòng URSTB từ UJTAG macro (TRSTB) được thăng cấp thành tài nguyên toàn cầu trong CoreJTAGGỡ lỗi. Một biến tần tùy chọn được đặt trên dòng TGT_TRST trong CoreJTAGGỡ lỗi để kết nối với mục tiêu gỡ lỗi, sau đó dự kiến mục tiêu này sẽ được kết nối với nguồn đặt lại mức cao đang hoạt động. Nó được cấu hình khi giả định rằng tín hiệu TRSTB đến từ JTAG TAP đang hoạt động ở mức thấp. Nếu cấu hình này yêu cầu một hoặc nhiều mục tiêu gỡ lỗi, tài nguyên định tuyến toàn cầu bổ sung sẽ được sử dụng.

Dòng URSTB từ UJTAG macro (TRSTB) được thăng cấp thành tài nguyên toàn cầu trong CoreJTAGGỡ lỗi. Một biến tần tùy chọn được đặt trên dòng TGT_TRST trong CoreJTAGGỡ lỗi để kết nối với mục tiêu gỡ lỗi, sau đó dự kiến mục tiêu này sẽ được kết nối với nguồn đặt lại mức cao đang hoạt động. Nó được cấu hình khi giả định rằng tín hiệu TRSTB đến từ JTAG TAP đang hoạt động ở mức thấp. TGT_TRSTN là đầu ra thấp hoạt động mặc định cho mục tiêu gỡ lỗi. Nếu cấu hình này yêu cầu một hoặc nhiều mục tiêu gỡ lỗi, tài nguyên định tuyến toàn cầu bổ sung sẽ được sử dụng.

Hình 1-3. lõiJTAGGỡ lỗi dữ liệu nối tiếp và bấm giờ

Chuỗi thiết bị

Tham khảo Hướng dẫn sử dụng lập trình FPGA để biết bo mạch hoặc họ phát triển cụ thể. Mỗi bảng phát triển có thể hoạt động ở mức âm lượng khác nhautages và bạn có thể chọn xác minh xem điều đó có khả thi với các nền tảng phát triển của họ hay không. Ngoài ra, nếu bạn đang sử dụng nhiều bảng phát triển, hãy đảm bảo rằng chúng có chung điểm chung.

Thông qua tiêu đề FlashPro
Để hỗ trợ xâu chuỗi nhiều thiết bị trong kết cấu bằng tiêu đề FlashPro, nhiều phiên bản của uj_jtag được yêu cầu. Phiên bản lõi này cung cấp quyền truy cập vào tối đa 16 lõi mà không cần khởi tạo thủ công uj_jtag. Mỗi lõi có một Mã IR duy nhất (từ 0x55 đến 0x64) sẽ cung cấp quyền truy cập vào lõi cụ thể khớp với mã ID.

Hình 1-4. Nhiều bộ xử lý trong một thiết bị Thiết bị đơn

Để sử dụng CoreJTAGGỡ lỗi trên nhiều thiết bị, một trong các thiết bị cần trở thành thiết bị chính. Thiết bị này chứa CoreJTAGLõi gỡ lỗi. Mỗi bộ xử lý sau đó được kết nối như sau:
Hình 1-5. Nhiều bộ xử lý trên hai thiết bị

Để gỡ lỗi một lõi trên bảng khác, JTAG tín hiệu từ CoreJTAGGỡ lỗi được thăng cấp lên các chân cấp cao nhất trong SmartDesign. Sau đó chúng được kết nối với JTAG tín hiệu trực tiếp trên bộ xử lý.
Ghi chú: Một CoreJTAGGỡ lỗi, trong thiết kế bảng thứ hai, là tùy chọn Lưu ý rằng UJ_JTAG macro và tiêu đề FlashPro không được sử dụng trong thiết kế bảng thứ hai.

Để chọn một bộ xử lý để gỡ lỗi trong SoftConsole, bấm vào cấu hình gỡ lỗi, sau đó bấm vào tab Trình gỡ lỗi.

Lệnh, được hiển thị trong hình ảnh sau đây, được thực thi.

Hình 1-6. Cấu hình trình gỡ lỗi UJ_JTAG_MÃ HỒNG NGOẠI

UJ_JTAG_IRCODE có thể được thay đổi tùy thuộc vào bộ xử lý mà bạn đang gỡ lỗi. Đối với người yêu cũample: để gỡ lỗi bộ xử lý trong Thiết bị 0, UJ_JTAG_IRCODE có thể được đặt thành 0x55 hoặc 0x56.

Thông qua GPIO
Để gỡ lỗi qua GPIO, tham số UJTAG _BYPASS được chọn. Một và bốn lõi có thể được sửa lỗi trên các đầu hoặc chân GPIO. Để chạy phiên gỡ lỗi bằng GPIO từ SoftConsole v5.3 trở lên, Cấu hình gỡ lỗi phải được thiết lập như sau:
Hình 1-7. Cấu hình trình gỡ lỗi GPIO

Ghi chú: Nếu bạn đang gỡ lỗi qua GPIO, bạn không thể đồng thời gỡ lỗi bộ xử lý thông qua FlashPro Header hoặc Embedded FlashPro5, trên các bảng phát triển. Đối với người yêu cũample: FlashPro Header hoặc Embedded FlashPro5 có sẵn để hỗ trợ gỡ lỗi bằng cách sử dụng Nhận dạng hoặc SmartDebug.
Hình 1-8. Gỡ lỗi trên các chân GPIO

Chuỗi thiết bị thông qua các chân GPIO
Để hỗ trợ chuỗi nhiều thiết bị thông qua GPIO, UJTAGTham số _BYPASS cần được chọn. Sau đó, các tín hiệu TCK, TMS và TRSTb có thể được thăng cấp lên các cổng cấp cao nhất. Tất cả các bộ xử lý đích đều có TCK, TMS và TRSTb. Những điều này không được hiển thị dưới đây.
Hình 1-9. Chuỗi thiết bị thông qua các chân GPIO

Trong một J cơ bảnTAG chuỗi, TDO của bộ xử lý kết nối với TDI của bộ xử lý khác và quá trình này tiếp tục cho đến khi tất cả bộ xử lý được kết nối theo cách này. TDI của bộ xử lý đầu tiên và TDO của bộ xử lý cuối cùng kết nối với JTAG lập trình viên xâu chuỗi tất cả các bộ xử lý. các JTAG tín hiệu từ bộ xử lý được chuyển đến CoreJTAGGỡ lỗi, nơi chúng có thể được xâu chuỗi. Nếu chuỗi trên nhiều thiết bị hoàn tất, thiết bị có CoreJTAGGỡ lỗi trở thành thiết bị chính.

Trong kịch bản gỡ lỗi GPIO, trong đó Mã IR không được phân bổ cho từng bộ xử lý, tập lệnh OpenOCD đã sửa đổi được sử dụng để chọn thiết bị nào đang được gỡ lỗi. Tập lệnh OpenOCD được sửa đổi để chọn thiết bị nào được gỡ lỗi. Đối với thiết kế Mi-V, file được tìm thấy trong vị trí cài đặt SoftConsole, bên dưới openocd/scripts/board/ microsemi-riscv.cfg. Đối với các bộ xử lý khác, files được tìm thấy trong cùng một vị trí openocd.
Ghi chú: Các tùy chọn Cấu hình Gỡ lỗi cũng cần được cập nhật, nếu file được đổi tên

Hình 1-10. Cấu hình gỡ lỗi

Mở tên người dùng-riscv-gpio-chain.cfg, sau đây là một ví dụ cũample của những gì phải được nhìn thấy:

Hình 1-11. Cấu hình MIV File

Các cài đặt sau hoạt động để gỡ lỗi một thiết bị qua GPIO. Để gỡ lỗi chuỗi, cần thêm các lệnh bổ sung để các thiết bị không được gỡ lỗi được đặt ở chế độ bỏ qua.

Đối với hai bộ xử lý trong một chuỗi, s sau đâyamplệnh le được thực thi:

Điều này cho phép gỡ lỗi Bộ xử lý phần mềm mục tiêu 1 bằng cách đặt Bộ xử lý phần mềm mục tiêu 0 vào chế độ bỏ qua. Để gỡ lỗi Bộ xử lý phần mềm mục tiêu 0, lệnh sau được sử dụng:

Ghi chú: Sự khác biệt duy nhất giữa hai cấu hình này là nguồn đang gọi cấu hình Microsemi RISCV file (microsemi-riscv.cfg) xuất hiện trước khi gỡ lỗi Bộ xử lý lõi mềm mục tiêu 0 hoặc thứ hai khi gỡ lỗi Bộ xử lý lõi nhẹ mục tiêu 1. Đối với nhiều hơn hai thiết bị trong chuỗi, thêm jtag newtaps được thêm vào. Đối với người yêu cũample, nếu có ba bộ xử lý trong một chuỗi, thì lệnh sau được sử dụng:

Hình 1-12. Bán tạiamphệ thống gỡ lỗi

Giao diện

Các phần sau thảo luận về thông tin liên quan đến giao diện.

Thông số cấu hình

Các tùy chọn cấu hình cho CoreJTAGGỡ lỗi được mô tả trong bảng sau. Nếu cần một cấu hình khác với cấu hình mặc định, hãy sử dụng hộp thoại Cấu hình trong SmartDesign để chọn các giá trị phù hợp cho các tùy chọn có thể định cấu hình.
Bảng 2-1. lõiJTAGTùy chọn cấu hình gỡ lỗi

Tên	Phạm vi hợp lệ	Mặc định	Sự miêu tả
NUM_DEBUG_TGTS	1-16	1	Số mục tiêu gỡ lỗi có sẵn thông qua FlashPro (UJTAG_DEBUG = 0) là 1-16. Số mục tiêu gỡ lỗi có sẵn thông qua GPIO (UJTAG_DEBUG = 1) là 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Mã IR, một mã cho mỗi mục tiêu gỡ lỗi. Giá trị được chỉ định phải là duy nhất cho mục tiêu gỡ lỗi này. Bộ điều khiển đường hầm được liên kết với giao diện đích gỡ lỗi này chỉ điều khiển TDO và điều khiển giao diện gỡ lỗi đích, khi nội dung của thanh ghi IR khớp với mã IR này.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Đầu ra TGT_TRSTN_x được kết nối với dạng chung của đầu ra URSTB hoạt động ở mức thấp của UJTAG macro.1: Đầu ra TGT_TRST được kết nối bên trong với dạng đảo ngược toàn cầu của đầu ra URSTB hoạt động thấp của UJTAG vĩ mô. Tài nguyên định tuyến toàn cầu bổ sung sẽ được sử dụng nếu tham số này được đặt thành 1 cho bất kỳ mục tiêu gỡ lỗi nào.
UJTAG_ĐƯỜNG VÒNG	0-1	0	0: Gỡ lỗi GPIO bị tắt, Gỡ lỗi khả dụng thông qua Tiêu đề FlashPro hoặc FlashPro nhúng5.1: Gỡ lỗi GPIO được bật, Gỡ lỗi khả dụng thông qua các chân GPIO do người dùng chọn trên bo mạch.Ghi chú: Khi Gỡ lỗi được thực hiện thông qua GPIO, lệnh gỡ lỗi sau đây được thực thi trong các tùy chọn gỡ lỗi của SoftConsole: “—command “set FPGA_TAP N”“.
UJTAG_SEC_VI	0-1	0	0: UJTAG macro được chọn nếu UJTAG_BỎ QUA = 0. 1: UJTAG_SEC macro được chọn nếu UJTAG_BYPASS = 0.Ghi chú: Thông số này chỉ áp dụng cho PolarFire. Tức là GIA ĐÌNH = 26.

Mô tả tín hiệu
Bảng sau liệt kê các mô tả tín hiệu cho CoreJTAGGỡ lỗi.
Bảng 2-2. lõiJTAGGỡ lỗi tín hiệu I/O

Tên	Phạm vi hợp lệ	Mặc định	Sự miêu tả
NUM_DEBUG_TGTS	1-16	1	Số mục tiêu gỡ lỗi có sẵn thông qua FlashPro (UJTAG_DEBUG = 0) là 1-16. Số mục tiêu gỡ lỗi có sẵn thông qua GPIO (UJTAG_DEBUG = 1) là 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Mã IR, một mã cho mỗi mục tiêu gỡ lỗi. Giá trị được chỉ định phải là duy nhất cho mục tiêu gỡ lỗi này. Bộ điều khiển đường hầm được liên kết với giao diện đích gỡ lỗi này chỉ điều khiển TDO và điều khiển giao diện gỡ lỗi đích, khi nội dung của thanh ghi IR khớp với mã IR này.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Đầu ra TGT_TRSTN_x được kết nối với dạng chung của đầu ra URSTB hoạt động ở mức thấp của UJTAG macro.1: Đầu ra TGT_TRST được kết nối bên trong với dạng đảo ngược toàn cầu của đầu ra URSTB hoạt động thấp của UJTAG vĩ mô. Tài nguyên định tuyến toàn cầu bổ sung sẽ được sử dụng nếu tham số này được đặt thành 1 cho bất kỳ mục tiêu gỡ lỗi nào.
UJTAG_ĐƯỜNG VÒNG	0-1	0	0: Gỡ lỗi GPIO bị tắt, Gỡ lỗi khả dụng thông qua Tiêu đề FlashPro hoặc FlashPro nhúng5.1: Gỡ lỗi GPIO được bật, Gỡ lỗi khả dụng thông qua các chân GPIO do người dùng chọn trên bo mạch.Ghi chú: Khi Gỡ lỗi được thực hiện thông qua GPIO, lệnh gỡ lỗi sau đây được thực thi trong các tùy chọn gỡ lỗi của SoftConsole: “—command “set FPGA_TAP N”“.
UJTAG_SEC_VI	0-1	0	0: UJTAG macro được chọn nếu UJTAG_BỎ QUA = 0. 1: UJTAG_SEC macro được chọn nếu UJTAG_BYPASS = 0.Ghi chú: Thông số này chỉ áp dụng cho PolarFire. Tức là GIA ĐÌNH = 26.

Ghi chú:

Tất cả các tín hiệu trong JTAG Danh sách các cổng TAP ở trên phải được thăng cấp lên các cổng cấp cao nhất trong SmartDesign.
Cổng SEC chỉ khả dụng khi UJTAG_SEC_EN được bật thông qua CoreJTAGGUI cấu hình của gỡ lỗi.
Đặc biệt cẩn thận khi kết nối đầu vào EN_SEC. Nếu EN_SEC được thăng cấp lên cổng cấp cao nhất (chân đầu vào của thiết bị), bạn phải truy cập Cấu hình trạng thái I/O trong JTAG Phần lập trình của Thiết kế chương trình trong luồng Libero và đảm bảo rằng Trạng thái I/0 (Chỉ đầu ra) cho cổng EN_SEC được đặt thành 1.

Đăng ký bản đồ và mô tả

Không có đăng ký cho CoreJTAGGỡ lỗi.

Dòng công cụ

Các phần sau thảo luận về thông tin liên quan đến luồng công cụ.

Giấy phép

Không cần giấy phép để sử dụng Lõi IP này với Libero SoC.

RTL
Toàn bộ mã RTL được cung cấp cho lõi và testbenches, cho phép lõi được khởi tạo với SmartDesign. Mô phỏng, Tổng hợp và Bố cục có thể được thực hiện trong Libero SoC.

Thiết kế thông minh
Một người yêu cũample khởi tạo view của CoreJTAGGỡ lỗi được hiển thị trong hình dưới đây. Để biết thêm thông tin về cách sử dụng SmartDesign để khởi tạo và tạo lõi, hãy tham khảo Sử dụng DirectCore trong Hướng dẫn sử dụng SoC Libero®.
Hình 4-1. SmartDesign CoreJTAGPhiên bản gỡ lỗi View sử dụng JTAG Tiêu đề

Hình 4-2. SmartDesign CoreJTAGTrường hợp gỡ lỗi bằng cách sử dụng Ghim GPIO

Cấu hình CoreJTAGGỡ lỗi trong SmartDesign

Lõi được cấu hình bằng GUI cấu hình trong SmartDesign. người yêu cũamptập tin của GUI được hiển thị trong hình dưới đây.
Hình 4-3. Cấu hình CoreJTAGGỡ lỗi trong SmartDesign

Đối với PolarFire, UJTAG_SEC chọn UJTAG_SEC macro thay vì UJTAG vĩ mô khi UJTAG_BYPASS bị tắt. Nó được bỏ qua cho tất cả các gia đình khác.
Số mục tiêu gỡ lỗi có thể định cấu hình lên tới 16 mục tiêu gỡ lỗi, với UJTAG_BYPASS bị vô hiệu hóa và tối đa 4 mục tiêu gỡ lỗi, với UJTAG_BYPASS đã bật.
UJTAG_BYPASS chọn gỡ lỗi thông qua UJTAG và tiêu đề FlashPro và gỡ lỗi thông qua các chân GPIO.
Mục tiêu # Mã IR là JTAG Mã IR được cung cấp cho mục tiêu gỡ lỗi. Đây phải là một giá trị duy nhất trong phạm vi được chỉ định trong Bảng 2-1.

Luồng mô phỏng

Một testbench người dùng được cung cấp với CoreJTAGGỡ lỗi. Để chạy mô phỏng:

Chọn luồng kiểm tra người dùng trong SmartDesign.
Nhấp vào Lưu và tạo trong ngăn Tạo. Chọn testbench người dùng từ GUI cấu hình lõi.

Khi SmartDesign tạo dự án Libero, nó sẽ cài đặt testbench người dùng fileS. Để chạy testbench người dùng:

Đặt gốc thiết kế thành CoreJTAGKhởi tạo gỡ lỗi trong khung phân cấp thiết kế Libero.
Nhấp vào Xác minh thiết kế được tổng hợp trước > Mô phỏng trong cửa sổ Luồng thiết kế của Libero. Thao tác này khởi động ModelSim và tự động chạy mô phỏng.

Tổng hợp trong Libero

Để chạy Tổng hợp:

Nhấp vào biểu tượng Tổng hợp trong cửa sổ Libero SoC Design Flow để tổng hợp lõi. Ngoài ra, bấm chuột phải vào tùy chọn Tổng hợp trong cửa sổ Dòng thiết kế và chọn Mở tương tác. Cửa sổ Tổng hợp hiển thị dự án Synplify®.
Nhấp vào biểu tượng Chạy.
Ghi chú: Đối với RTG4, có một cảnh báo giảm nhẹ sự kiện thoáng qua (SET), có thể bỏ qua cảnh báo này vì IP này chỉ được sử dụng cho mục đích phát triển và sẽ không được sử dụng trong môi trường bức xạ.

Địa điểm và Lộ trình trong Libero

Khi Quá trình tổng hợp hoàn tất, hãy nhấp vào biểu tượng Địa điểm và Tuyến đường trong Libero SoC để bắt đầu quá trình sắp xếp.

Lập trình thiết bị

Nếu tính năng UJAG_SEC được sử dụng và EN_SEC được thăng cấp lên cổng cấp cao nhất (chân đầu vào thiết bị), bạn phải truy cập Cấu hình trạng thái I/O trong JTAG Phần lập trình của Thiết kế chương trình trong luồng Libero và đảm bảo rằng Trạng thái I/0 (Chỉ đầu ra) cho cổng EN_SEC được đặt thành 1.

Cấu hình này là cần thiết để duy trì quyền truy cập vào JTAG cổng để lập trình lại thiết bị, bởi vì giá trị Thanh ghi quét ranh giới (BSR) đã xác định sẽ ghi đè bất kỳ mức logic bên ngoài nào trên EN_SEC trong quá trình lập trình lại.

Tích hợp hệ thống

Các phần sau thảo luận về thông tin liên quan đến tích hợp hệ thống.

Thiết kế cấp hệ thống cho IGLOO2/RTG4

Hình dưới đây cho thấy các yêu cầu thiết kế để thực hiện JTAG gỡ lỗi bộ xử lý nhẹ nhàng, nằm trong cấu trúc từ SoftConsole đến JTAG giao diện cho các thiết bị IGLOO2 và RTG4.
Hình 5-1. RTG4/IGLOO2 JTAG thiết kế gỡ lỗi

Thiết kế cấp hệ thống cho SmartFusion2

Hình dưới đây cho thấy các yêu cầu thiết kế để thực hiện JTAG gỡ lỗi bộ xử lý nhẹ nhàng, nằm trong cấu trúc từ SoftConsole đến JTAG giao diện cho các thiết bị SmartFusion2.
Hình 5-2. SmartFusion2 JTAG thiết kế gỡ lỗi

UJTAG_GIÂY

Đối với dòng thiết bị PolarFire, bản phát hành này cho phép người dùng chọn giữa UJTAG và UJTAG_SEC, UJTAGTham số _SEC_EN trong GUI sẽ được sử dụng để chọn cái mong muốn.

Hình dưới đây cho thấy một sơ đồ đơn giản đại diện cho các giao diện vật lý của UJTAG/UJTAG_SEC trong PolarFire.

Hình 5-3. PolarFire UJTAG_SEC vĩ mô

Các ràng buộc về thiết kế

Các thiết kế với CoreJTAGGỡ lỗi yêu cầu ứng dụng tuân theo các ràng buộc, trong quy trình thiết kế, để cho phép sử dụng phân tích thời gian trên miền đồng hồ TCK.

Để thêm các ràng buộc:

Nếu luồng Tăng cường ràng buộc trong Libero v11.7 trở lên được sử dụng, hãy nhấp đúp vào Các ràng buộc > Quản lý các ràng buộc trong cửa sổ DesignFlow và nhấp vào tab Thời gian.
Trong tab Thời gian của cửa sổ Trình quản lý ràng buộc, nhấp vào Mới để tạo SDC mới file, và đặt tên cho file. Các ràng buộc Thiết kế bao gồm các ràng buộc nguồn đồng hồ có thể được nhập vào SDC trống này file.

Nếu Luồng ràng buộc cổ điển được sử dụng trong Libero v11.7 trở lên, hãy nhấp chuột phải vào Tạo ràng buộc > Ràng buộc thời gian, trong cửa sổ Luồng thiết kế, sau đó nhấp vào Tạo ràng buộc mới. Nó tạo ra một SDC mới file. Các ràng buộc thiết kế bao gồm các ràng buộc nguồn đồng hồ, được nhập vào SDC trống này file.
Tính kỳ TCK và nửa kỳ. TCK được đặt thành 6 MHz khi quá trình gỡ lỗi được thực hiện bằng FlashPro và được đặt thành tần số tối đa là 30 MHz khi quá trình gỡ lỗi được hỗ trợ bởi FlashPro5. Sau khi bạn hoàn thành bước này, hãy nhập các ràng buộc sau vào SDC file:
create_clock -name { TCK } \
- khoảng thời gian TCK_PERIOD \
- dạng sóng { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Đối với người cũample, các ràng buộc sau được áp dụng cho thiết kế sử dụng tần số TCK là 6 MHz.
  create_clock -name { TCK } \
- khoảng thời gian 166.67 \
- dạng sóng { 0 83.33 } \ [ get_ports { TCK } ]

Liên kết tất cả các ràng buộc files với Xác minh Tổng hợp, Địa điểm và Định tuyến và Thời gian stages trong Trình quản lý ràng buộc > tab Thời gian. Điều này được hoàn thành bằng cách chọn các hộp kiểm liên quan cho SDC files trong đó các ràng buộc đã được nhập vào

Lịch sử sửa đổi

Tên cổng	Chiều rộng	Phương hướng	Sự miêu tả
JTAG Cổng TAP
TDI	1	Đầu vào	Kiểm tra dữ liệu trong. Nhập dữ liệu nối tiếp từ TAP.
TCK	1	Đầu vào	Đồng hồ thử nghiệm. Nguồn đồng hồ cho tất cả các phần tử tuần tự trong CoreJTAGGỡ lỗi.
TMS	1	Đầu vào	Chế độ kiểm tra Chọn.
TDO	1	Đầu ra	Kiểm tra dữ liệu ra. Dữ liệu nối tiếp xuất ra TAP.
TRSTB	1	Đầu vào	Kiểm tra thiết lập lại. Đầu vào đặt lại ở mức thấp đang hoạt động từ TAP.
JTAG Cổng X mục tiêu
TGT_TDO_x	1	Đầu vào	Kiểm tra dữ liệu từ mục tiêu gỡ lỗi x đến TAP. Kết nối với cổng TDO mục tiêu.
TGT_TCK_x	1	Đầu ra	Kiểm tra đầu ra Đồng hồ để gỡ lỗi mục tiêu x. TCK được thăng cấp lên mạng toàn cầu, độ lệch thấp trong nội bộ CoreJTAGGỡ lỗi.
TGT_TRST_x	1	Đầu ra	Active-High Test Reset. Chỉ được sử dụng khi TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Đầu ra	Đặt lại kiểm tra hoạt động ở mức thấp. Chỉ được sử dụng khi TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Đầu ra	Chế độ kiểm tra Chọn đầu ra để gỡ lỗi mục tiêu x.
TGT_TDI_x	1	Đầu ra	Kiểm tra dữ liệu trong. Nhập dữ liệu nối tiếp từ mục tiêu gỡ lỗi x.
UJTAG_BYPASS_TCK_x	1	Đầu vào	Kiểm tra đầu vào Đồng hồ để gỡ lỗi mục tiêu x từ chân GPIO.
UJTAG_BYPASS_TMS_x	1	Đầu vào	Chế độ kiểm tra Chọn để gỡ lỗi mục tiêu x từ chân GPIO.
UJTAG_BYPASS_TDI_x	1	Đầu vào	Kiểm tra dữ liệu trong, Dữ liệu nối tiếp để gỡ lỗi mục tiêu x từ chân GPIO.
UJTAG_BYPASS_TRSTB_x	1	Đầu vào	Kiểm tra thiết lập lại. Đặt lại đầu vào để gỡ lỗi mục tiêu x từ chân GPIO.
UJTAG_BYPASS_TDO_x	1	Đầu ra	Kiểm tra dữ liệu ra, dữ liệu nối tiếp từ mục tiêu gỡ lỗi x từ chân GPIO.
Cổng SEC
VI_SEC	1	Đầu vào	Bật Bảo mật. Cho phép thiết kế người dùng ghi đè đầu vào TDI và TRSTB bên ngoài vào TAP.Thận trọng: Đặc biệt cẩn thận khi kết nối cổng này. Xem ghi chú bên dưới và Lập trình thiết bị để biết thêm chi tiết.
TDI_SEC	1	Đầu vào	Ghi đè bảo mật TDI. Ghi đè đầu vào TDI bên ngoài vào TAP khi EN_SEC ở mức CAO.
TRSTB_SEC	1	Đầu vào	Ghi đè bảo mật TRSTB. Ghi đè đầu vào TRSTB bên ngoài vào TAP khi SEC_EN ở mức CAO.
UTRTB	1	Đầu ra	Kiểm tra thiết lập lại màn hình
UTMS	1	Đầu ra	Chế độ kiểm tra Chọn màn hình

Vi mạch Webđịa điểm

Microchip cung cấp hỗ trợ trực tuyến thông qua webtrang web tại www.microchip.com/. Đây webtrang web được sử dụng để làm files và thông tin dễ dàng có sẵn cho khách hàng. Một số nội dung có sẵn bao gồm:

Hỗ trợ sản phẩm – Bảng dữ liệu và errata, ghi chú ứng dụng và sampchương trình, tài nguyên thiết kế, hướng dẫn sử dụng và tài liệu hỗ trợ phần cứng, bản phát hành phần mềm mới nhất và phần mềm lưu trữ
Hỗ trợ kỹ thuật chung - Câu hỏi thường gặp (FAQ), yêu cầu hỗ trợ kỹ thuật, nhóm thảo luận trực tuyến, danh sách thành viên chương trình đối tác thiết kế vi mạch
Kinh doanh của Microchip – Hướng dẫn lựa chọn và đặt hàng sản phẩm, thông cáo báo chí mới nhất của Microchip, danh sách các hội thảo và sự kiện, danh sách các văn phòng bán hàng, nhà phân phối và đại diện nhà máy của Microchip

Dịch vụ thông báo thay đổi sản phẩm

Dịch vụ thông báo thay đổi sản phẩm của Microchip giúp khách hàng cập nhật sản phẩm của Microchip. Người đăng ký sẽ nhận được thông báo qua email bất cứ khi nào có thay đổi, cập nhật, sửa đổi hoặc lỗi liên quan đến một họ sản phẩm cụ thể hoặc công cụ phát triển quan tâm.

Để đăng ký, hãy truy cập www.microchip.com/pcn và làm theo hướng dẫn đăng ký Người dùng sản phẩm Microchip có thể nhận được hỗ trợ thông qua một số kênh:

Nhà phân phối hoặc đại diện

Văn phòng bán hàng địa phương
Kỹ sư giải pháp nhúng (ESE)Hỗ trợ kỹ thuật Khách hàng nên liên hệ với nhà phân phối, đại diện hoặc ESE của họ để được hỗ trợ. Văn phòng bán hàng địa phương cũng có sẵn để giúp khách hàng. Một danh sách các văn phòng bán hàng và địa điểm được bao gồm trong tài liệu này.

Hỗ trợ kỹ thuật có sẵn thông qua webtrang web tại: www.microchip.com/support

Tính năng bảo vệ mã thiết bị vi mạch

Lưu ý các chi tiết sau về tính năng bảo vệ mã trên thiết bị Vi mạch:

Các sản phẩm Microchip đáp ứng các thông số kỹ thuật có trong Bảng dữ liệu Microchip cụ thể của sản phẩm đó.
Microchip tin rằng dòng sản phẩm của mình an toàn khi được sử dụng theo cách đã định và trong các điều kiện bình thường.

Có những phương pháp không trung thực và có thể là bất hợp pháp đang được sử dụng để cố gắng vi phạm các tính năng bảo vệ mã của các thiết bị Vi mạch. Chúng tôi tin rằng các phương pháp này yêu cầu sử dụng các sản phẩm của Microchip theo cách nằm ngoài các thông số kỹ thuật hoạt động có trong Bảng dữ liệu của Microchip. Rất có thể không thể thực hiện được các nỗ lực vi phạm các tính năng bảo vệ mã này nếu không vi phạm quyền sở hữu trí tuệ của Microchip.
Microchip sẵn sàng làm việc với bất kỳ khách hàng nào quan tâm đến tính toàn vẹn của mã nguồn.
Cả Microchip hay bất kỳ nhà sản xuất chất bán dẫn nào khác đều không thể đảm bảo tính bảo mật cho mã của mình. Bảo vệ mã không có nghĩa là chúng tôi đảm bảo sản phẩm “không thể phá vỡ”. bảo vệ đang không ngừng phát triển. Tại Microchip, chúng tôi cam kết không ngừng cải thiện các tính năng bảo vệ mã của các sản phẩm của mình. Nỗ lực phá vỡ tính năng bảo vệ mã của Microchip có thể vi phạm Đạo luật bản quyền kỹ thuật số thiên niên kỷ. Nếu những hành vi đó cho phép truy cập trái phép vào phần mềm của bạn hoặc tác phẩm có bản quyền khác, bạn có thể có quyền khởi kiện để được giảm nhẹ theo Đạo luật đó.

Thông báo pháp lý

Thông tin trong ấn phẩm này được cung cấp cho mục đích duy nhất là thiết kế và sử dụng các sản phẩm của Microchip. Thông tin liên quan đến các ứng dụng thiết bị và những thứ tương tự chỉ được cung cấp để thuận tiện cho bạn và có thể bị thay thế bởi các bản cập nhật. Bạn có trách nhiệm đảm bảo rằng ứng dụng của bạn đáp ứng các thông số kỹ thuật của bạn.
THÔNG TIN NÀY ĐƯỢC CUNG CẤP BỞI MICROCHIP “NGUYÊN TRẠNG”. MICROCHIP KHÔNG ĐẠI DIỆN
HOẶC BẢO ĐẢM DƯỚI BẤT KỲ HÌNH THỨC NÀO DÙ RÕ RÀNG HAY NGỤ Ý, BẰNG VĂN BẢN HAY LỜI NÓI, THEO LUẬT ĐỊNH
HOẶC CÁCH KHÁC, LIÊN QUAN ĐẾN THÔNG TIN BAO GỒM NHƯNG KHÔNG GIỚI HẠN BẤT KỲ NGỤ Ý NÀO
BẢO ĐẢM KHÔNG VI PHẠM, KHẢ NĂNG BÁN VÀ SỰ PHÙ HỢP CHO MỘT MỤC ĐÍCH CỤ THỂ HOẶC BẢO ĐẢM LIÊN QUAN ĐẾN TÌNH TRẠNG, CHẤT LƯỢNG HOẶC HIỆU SUẤT CỦA NÓ. Trong mọi trường hợp, MICROCHIP SẼ KHÔNG CHỊU TRÁCH NHIỆM PHÁP LÝ CHO BẤT KỲ MẤT MẤT, THIỆT HẠI, CHI PHÍ HOẶC CHI PHÍ TRỰC TIẾP, ĐẶC BIỆT, TRÁCH NHIỆM, NGẪU NHIÊN HOẶC TUYỆT VỜI DƯỚI BẤT KỲ HÌNH THỨC NÀO LIÊN QUAN ĐẾN THÔNG TIN HOẶC VIỆC SỬ DỤNG THÔNG TIN, TUY NHIÊN GÂY RA, NGAY CẢ NẾU MICROCHIP ĐÃ ĐƯỢC TƯ VẤN VỀ KHẢ NĂNG HOẶC THIỆT HẠI CÓ THỂ DỰ ĐOÁN. TRONG PHẠM VI TỐI ĐA ĐƯỢC PHÁP LUẬT CHO PHÉP, TỔNG TRÁCH NHIỆM PHÁP LÝ CỦA MICROCHIP ĐỐI VỚI TẤT CẢ CÁC KHIẾU NẠI DƯỚI BẤT KỲ CÁCH NÀO LIÊN QUAN ĐẾN THÔNG TIN HOẶC VIỆC SỬ DỤNG THÔNG TIN SẼ KHÔNG VƯỢT QUÁ SỐ TIỀN PHÍ, NẾU CÓ, MÀ BẠN ĐÃ THANH TOÁN TRỰC TIẾP CHO MICROCHIP ĐỂ CÓ THÔNG TIN. Việc sử dụng các thiết bị Microchip trong các ứng dụng hỗ trợ sự sống và/hoặc an toàn hoàn toàn do người mua chịu rủi ro và người mua đồng ý bảo vệ, bồi thường và giữ cho Microchip không bị tổn hại trước mọi thiệt hại, khiếu nại, kiện tụng hoặc chi phí phát sinh từ việc sử dụng đó. Không có giấy phép nào được chuyển tải, mặc nhiên hay theo cách khác, theo bất kỳ quyền sở hữu trí tuệ nào của Microchip trừ khi có quy định khác.

CHÂU MỸ	CHÂU Á/THÁI BÌNH DƯƠNG	CHÂU Á/THÁI BÌNH DƯƠNG	CHÂU ÂU
Văn phòng công ty2355 Tây Chandler Blvd. Chandler, AZ 85224-6199Điện thoại: 480-792-7200Fax: 480-792-7277Hỗ trợ kỹ thuật: www.microchip.com/support Web Địa chỉ: www.microchip.com AtlantaDuluth, GATtel: 678-957-9614Fax: 678-957-1455Austin, TXĐiện thoại: 512-257-3370Boston Westborough, MA Điện thoại: 774-760-0087Fax: 774-760-0088ChicagoItasca, ILĐiện thoại: 630-285-0071Fax: 630-285-0075DallasAddison, TXĐiện thoại: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXĐiện thoại: 281-894-5983Indianapolis Noblesville, IN ĐT: 317-773-8323 Fax: 317-773-5453 ĐT: 317-536-2380Los Angeles Mission Viejo, CA ĐT: 949-462-9523 Fax: 949-462-9608 ĐT: 951-273-7800Raleigh, Bắc CarolinaĐiện thoại: 919-844-7510New York, New YorkĐiện thoại: 631-435-6000San Jose, CAĐiện thoại: 408-735-9110Điện thoại: 408-436-4270Canada – TorontoĐT: 905-695-1980Fax: 905-695-2078	Úc – SydneyĐiện thoại: 61-2-9868-6733Trung Quốc – Bắc KinhĐiện thoại: 86-10-8569-7000Trung Quốc - Thành ĐôĐiện thoại: 86-28-8665-5511Trung Quốc – Trùng KhánhĐiện thoại: 86-23-8980-9588Trung Quốc - DongguanĐiện thoại: 86-769-8702-9880Trung Quốc – Quảng ChâuĐiện thoại: 86-20-8755-8029Trung Quốc - Hàng ChâuĐiện thoại: 86-571-8792-8115Trung Quốc - Đặc khu hành chính Hồng KôngĐiện thoại: 852-2943-5100Trung Quốc - Nam KinhĐiện thoại: 86-25-8473-2460Trung Quốc - Thanh ĐảoĐiện thoại: 86-532-8502-7355Trung Quốc – Thượng HảiĐiện thoại: 86-21-3326-8000Trung Quốc - Thẩm DươngĐiện thoại: 86-24-2334-2829Trung Quốc - Thâm QuyếnĐiện thoại: 86-755-8864-2200Trung Quốc - Tô ChâuĐiện thoại: 86-186-6233-1526Trung Quốc - Vũ HánĐiện thoại: 86-27-5980-5300Trung Quốc - Tây AnĐiện thoại: 86-29-8833-7252Trung Quốc - Hạ MônĐiện thoại: 86-592-2388138Trung Quốc - Chu HảiĐiện thoại: 86-756-3210040	Ấn Độ – BangaloreĐiện thoại: 91-80-3090-4444Ấn Độ - New DelhiĐiện thoại: 91-11-4160-8631Ấn Độ - PuneĐiện thoại: 91-20-4121-0141Nhật Bản - OsakaĐiện thoại: 81-6-6152-7160Nhật Bản – TokyoĐT: 81-3-6880- 3770Hàn Quốc - DaeguĐiện thoại: 82-53-744-4301Hàn Quốc - SeoulĐiện thoại: 82-2-554-7200Malaysia - Kuala LumpurĐiện thoại: 60-3-7651-7906Malaysia - PenangĐiện thoại: 60-4-227-8870Philippines – ManilaĐiện thoại: 63-2-634-9065SingaporeĐiện thoại: 65-6334-8870Đài Loan - Hsin ChuĐiện thoại: 886-3-577-8366Đài Loan - Cao HùngĐiện thoại: 886-7-213-7830Đài Loan – Đài BắcĐiện thoại: 886-2-2508-8600Thái Lan – Băng CốcĐiện thoại: 66-2-694-1351Việt Nam - Hồ Chí MinhĐiện thoại: 84-28-5448-2100	Áo - WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Đan Mạch – CopenhagenTel: 45-4485-5910Fax: 45-4485-2829Phần Lan - EspooĐiện thoại: 358-9-4520-820Pháp – ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Đức – GarchingĐiện thoại: 49-8931-9700Đức - HaanĐiện thoại: 49-2129-3766400Đức – HeilbronnĐiện thoại: 49-7131-72400Đức - KarlsruheĐiện thoại: 49-721-625370Đức – MunichTel: 49-89-627-144-0Fax: 49-89-627-144-44Đức – RosenheimĐiện thoại: 49-8031-354-560Israel – Ra'ananaĐiện thoại: 972-9-744-7705Ý - MilanTel: 39-0331-742611Fax: 39-0331-466781Ý - PadovaĐiện thoại: 39-049-7625286Hà Lan - DrunenTel: 31-416-690399Fax: 31-416-690340Na Uy - TrondheimĐiện thoại: 47-72884388Ba Lan – WarsawĐiện thoại: 48-22-3325737Rumani – BucharestTel: 40-21-407-87-50Tây Ban Nha - MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Thụy Điển - GothenbergTel: 46-31-704-60-40Thụy Điển – StockholmĐiện thoại: 46-8-5090-4654Vương quốc Anh - WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Tài liệu / Tài nguyên

Công nghệ vi mạch CoreJTAGBộ xử lý gỡ lỗi [tập tin pdf] Hướng dẫn sử dụng
lõiJTAGBộ xử lý gỡ lỗi, CoreJTAGGỡ lỗi, Bộ xử lý

Tài liệu tham khảo

Hướng dẫn sử dụng

Giới thiệu