मायक्रोचिप टेक्नॉलॉजी कोअर जेTAG डीबग प्रोसेसर वापरकर्ता मार्गदर्शक
परिचय
कोर जेTAG डीबग v4.0 संयुक्त चाचणी कृती गट (जेTAG) J शी सुसंगत सॉफ्ट कोर प्रोसेसरTAG डीबगिंगसाठी TAP किंवा सामान्य उद्देश इनपुट/आउटपुट (GPIO) पिन. हा IP कोर एका उपकरणामध्ये जास्तीत जास्त 16 सॉफ्ट कोअर प्रोसेसरच्या डीबगिंगची सुविधा देतो आणि GPIO वर चार स्वतंत्र उपकरणांवर प्रोसेसरच्या डीबगिंगसाठी समर्थन देखील प्रदान करतो.
वैशिष्ट्ये
कोरजेTAGडीबगमध्ये खालील प्रमुख वैशिष्ट्ये आहेत:
- जे ला फॅब्रिक प्रवेश प्रदान करतेTAG जे द्वारे इंटरफेसTAG टॅप करा.
- जे ला फॅब्रिक प्रवेश प्रदान करतेTAG GPIO पिनद्वारे इंटरफेस.
- J साठी IR कोड समर्थन कॉन्फिगर करतेTAG बोगदा
- J द्वारे एकाधिक उपकरणांच्या लिंकिंगला समर्थन देतेTAG टॅप करा.
- मल्टी-प्रोसेसर डीबगिंगला समर्थन देते.
- वेगळ्या घड्याळाचा प्रचार करते आणि लो-स्क्यू राउटिंग संसाधनांवर सिग्नल रीसेट करते.
- सक्रिय-निम्न आणि सक्रिय-उच्च लक्ष्य रीसेटिंग दोन्हीला समर्थन देते.
- जे चे समर्थन करतेTAG सुरक्षा मॉनिटर इंटरफेस (UJTAG_SEC) PolarFire डिव्हाइसेससाठी.
कोर आवृत्ती
हा दस्तऐवज CoreJ ला लागू होतोTAGडीबग v4.0
आधारभूत कुटुंबे
- PolarFire®
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- स्मार्टफ्यूजन
- ProASIC3/3E/3L
- IGLOO
- IGLOOe/+
डिव्हाइस वापर आणि कार्यप्रदर्शन
समर्थीत उपकरण कुटुंबांसाठी वापर आणि कार्यप्रदर्शन डेटा खालील तक्त्यामध्ये सूचीबद्ध केला आहे. या सारणीमध्ये सूचीबद्ध केलेला डेटा केवळ सूचक आहे. कोरचा एकूण उपकरणाचा वापर आणि कार्यप्रदर्शन सिस्टीमवर अवलंबून आहे.
तक्ता 1. उपकरणाचा वापर आणि कार्यप्रदर्शन
| कुटुंब | टाइल्स अनुक्रमिक | एकत्रित | एकूण | उपयोग साधन | एकूण % | कामगिरी (MHz) |
| पोलरफायर | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| स्मार्टफ्यूजन2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| स्मार्टफ्यूजन | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | AFL125V5 | 6.15 | 69.34 |
| ProASIC3 | 17 | 157 | 13824 | ए 3 पी 600 | 1.26 | 50 |
टीप: या सारणीतील डेटा व्हेरिलॉग RTL वापरून -1 भागांवरील ठराविक संश्लेषण आणि लेआउट सेटिंग्जसह प्राप्त केला गेला. उच्च-स्तरीय पॅरामीटर्स किंवा जेनेरिक डीफॉल्ट सेटिंग्जवर सोडले होते.
कार्यात्मक वर्णन
कोरजेTAGडीबग UJ वापरतोTAG J ला प्रवेश देण्यासाठी हार्ड मॅक्रोTAG FPGA फॅब्रिक पासून इंटरफेस. यूजेTAG हार्ड मॅक्रो फॅब्रिकमधून MSS किंवा ASIC TAP कंट्रोलरच्या आउटपुटशी कनेक्ट करण्याची सुविधा देते. फक्त, UJ चे एक उदाहरणTAG फॅब्रिकमध्ये मॅक्रोला परवानगी आहे.
आकृती 1-1. कोरजेTAGडीबग ब्लॉक आकृती
कोरजेTAGडीबगमध्ये uj_j चे इन्स्टंटेशन असतेtag बोगदा नियंत्रक, जे लागू करतोTAG सुरंग नियंत्रक जेTAG फ्लॅशप्रो प्रोग्रामर आणि लक्ष्य सॉफ्टकोर प्रोसेसर दरम्यान टनेलिंग. सॉफ्टकोर प्रोसेसर समर्पित FPGA च्या J द्वारे जोडलेला आहेTAG इंटरफेस पिन. जे कडून आयआर स्कॅनTAG FPGA फॅब्रिकमध्ये इंटरफेस प्रवेश करण्यायोग्य नाही. म्हणून, डीबग लक्ष्यासाठी IR आणि DR स्कॅनची सुविधा देण्यासाठी टनेल प्रोटोकॉल आवश्यक आहे, जे उद्योग मानक J चे समर्थन करतेTAG इंटरफेस बोगदा कंट्रोलर DR स्कॅन म्हणून हस्तांतरित केलेल्या बोगद्याच्या पॅकेटला डीकोड करतो आणि परिणामी IR किंवा DR स्कॅन तयार करतो, बोगद्याच्या पॅकेटमधील सामग्री आणि UIREG द्वारे प्रदान केलेल्या IR रजिस्टरमधील सामग्रीवर आधारित. जेव्हा IR रजिस्टरमधील मजकूर त्याच्या IR कोडशी जुळतो तेव्हा बोगदा कंट्रोलर टनेल पॅकेट देखील डीकोड करतो.
आकृती 1-2. टनेल पॅकेट प्रोटोकॉल
कॉन्फिगरेशन पॅरामीटर टनेल कंट्रोलरद्वारे वापरलेल्या IR कोडचे कॉन्फिगरेशन प्रदान करते. एकाच डिझाईनमध्ये अनेक सॉफ्टकोर प्रोसेसरचे डीबगिंग सुलभ करण्यासाठी, टनेल कंट्रोलर्सची संख्या 1-16 पर्यंत कॉन्फिगर करण्यायोग्य आहे, जे प्रदान करते.TAG प्रत्येक लक्ष्य प्रोसेसरला अनुरूप इंटरफेस. हे टार्गेट प्रोसेसर प्रत्येक इंस्‍टेंटेशनच्‍या वेळी सेट करण्याच्या अद्वितीय IR कोडद्वारे संबोधित करण्यायोग्य असतात.
प्रत्येक लक्ष्य प्रोसेसर डीबग इंटरफेसच्या TGT_TCK लाईनवर CLKINT किंवा BFR बफर इन्स्टंट केला जातो.
UJ पासून URSTB लाइनTAG मॅक्रो (TRSTB) CoreJ अंतर्गत जागतिक संसाधन म्हणून प्रमोट केले जातेTAGडीबग करा. CoreJ मधील TGT_TRST लाईनवर पर्यायी इन्व्हर्टर ठेवलेला आहेTAGडीबग लक्ष्याशी कनेक्शनसाठी डीबग करा, जे नंतर सक्रिय-उच्च रीसेट स्त्रोताशी कनेक्ट केले जाणे अपेक्षित आहे. जे कडून येणारे TRSTB सिग्नल असे गृहित धरले जाते तेव्हा ते कॉन्फिगर केले जातेTAG TAP कमी सक्रिय आहे. या कॉन्फिगरेशनला एक किंवा अधिक डीबग लक्ष्यांची आवश्यकता असल्यास, अतिरिक्त जागतिक राउटिंग संसाधन वापरले जाईल.
UJ पासून URSTB लाइनTAG मॅक्रो (TRSTB) CoreJ अंतर्गत जागतिक संसाधन म्हणून प्रमोट केले जातेTAGडीबग करा. CoreJ मधील TGT_TRST लाईनवर पर्यायी इन्व्हर्टर ठेवलेला आहेTAGडीबग लक्ष्याशी कनेक्शनसाठी डीबग करा, जे नंतर सक्रिय-उच्च रीसेट स्त्रोताशी कनेक्ट केले जाणे अपेक्षित आहे. जे कडून येणारे TRSTB सिग्नल असे गृहित धरले जाते तेव्हा ते कॉन्फिगर केले जातेTAG TAP कमी सक्रिय आहे. TGT_TRSTN हे डीबग लक्ष्यासाठी डीफॉल्ट सक्रिय कमी आउटपुट आहे. या कॉन्फिगरेशनला एक किंवा अधिक डीबग लक्ष्यांची आवश्यकता असल्यास, अतिरिक्त जागतिक राउटिंग संसाधन वापरले जाईल.
आकृती 1-3. कोरजेTAGसीरियल डेटा आणि क्लॉकिंग डीबग करा
डिव्हाइस चेनिंग
विशिष्ट विकास मंडळ किंवा कुटुंबासाठी FPGA प्रोग्रामिंग वापरकर्ता मार्गदर्शक पहा. प्रत्येक विकास मंडळ वेगवेगळ्या व्हॉल्यूमवर कार्य करू शकतेtages, आणि तुम्ही त्यांच्या डेव्हलपमेंट प्लॅटफॉर्मवर हे शक्य आहे का ते पडताळणे निवडू शकता. तसेच, जर तुम्ही एकाधिक विकास मंडळे वापरत असाल, तर खात्री करा की, त्यांच्यात एक समान जमीन आहे.
FlashPro हेडर द्वारे
FlashPro शीर्षलेख वापरून फॅब्रिकमधील एकाधिक उपकरणांच्या साखळीला समर्थन देण्यासाठी, uj_j ची एकाधिक उदाहरणेtag आवश्यक आहेत. कोअरची ही आवृत्ती uj_j मॅन्युअली इन्स्टंटिएट न करता जास्तीत जास्त 16 कोरमध्ये प्रवेश प्रदान करतेtag. प्रत्येक कोरमध्ये एक अद्वितीय IR कोड असतो (0x55 ते 0x64 पर्यंत) जो ID कोडशी जुळणाऱ्या विशिष्ट कोरमध्ये प्रवेश प्रदान करेल.
आकृती 1-4. सिंगल डिव्‍हाइसमध्‍ये एकाधिक प्रोसेसर सिंगल डिव्हाइस
CoreJ वापरण्यासाठीTAGएकाधिक डिव्हाइसेसवर डीबग करा, डिव्हाइसेसपैकी एक मास्टर बनणे आवश्यक आहे. या उपकरणामध्ये CoreJ समाविष्ट आहेTAGडीबग कोर. प्रत्येक प्रोसेसर नंतर खालीलप्रमाणे जोडला जातो:
आकृती 1-5. दोन उपकरणांवर एकाधिक प्रोसेसर
दुसऱ्या बोर्डवर कोर डीबग करण्यासाठी, जेTAG CoreJ कडून सिग्नलTAGस्मार्टडिझाइनमध्ये डीबगला उच्च-स्तरीय पिनवर बढती दिली जाते. हे नंतर जे. शी जोडले जातातTAG प्रोसेसरवर थेट सिग्नल.
टीप: एक कोरजेTAGडीबग, दुसऱ्या बोर्ड डिझाइनमध्ये, पर्यायी आहे लक्षात घ्या की UJ_JTAG मॅक्रो आणि फ्लॅशप्रो हेडर दुसऱ्या बोर्ड डिझाइनमध्ये वापरलेले नाहीत.
SoftConsole मध्ये डीबगिंगसाठी प्रोसेसर निवडण्यासाठी, डीबग कॉन्फिगरेशनवर क्लिक करा आणि नंतर डीबगर टॅबवर क्लिक करा.
खालील प्रतिमेमध्ये दर्शविलेली कमांड कार्यान्वित झाली आहे.
आकृती 1-6. डीबगर कॉन्फिगरेशन UJ_JTAG_IRCODE
UJ_JTAG_IRCODE तुम्ही डिबग करत असलेल्या प्रोसेसरवर अवलंबून बदलले जाऊ शकते. उदाample: डिव्हाइस 0 मध्ये प्रोसेसर डीबग करण्यासाठी, UJ_JTAG_IRCODE 0x55 किंवा 0x56 वर सेट केले जाऊ शकते.
GPIO द्वारे
GPIO वर डीबग करण्यासाठी, पॅरामीटर UJTAG _बायपास निवडला आहे. एक आणि चार कोर GPIO शीर्षलेख किंवा पिनवर डीबग केले जाऊ शकतात. SoftConsole v5.3 किंवा उच्च वरून GPIOs वापरून डीबग सत्र चालवण्यासाठी, डीबग कॉन्फिगरेशन खालीलप्रमाणे सेट करणे आवश्यक आहे:
आकृती 1-7. डीबगर कॉन्फिगरेशन GPIO
टीप: तुम्ही GPIO वर डीबग करत असल्यास, तुम्ही एकाच वेळी FlashPro हेडर किंवा एम्बेडेड FlashPro5 द्वारे डेव्हलपमेंट बोर्डवर प्रोसेसर डीबग करू शकत नाही. उदाample: FlashPro हेडर किंवा एम्बेडेड FlashPro5 ओळख किंवा SmartDebug वापरून डीबग सुलभ करण्यासाठी उपलब्ध आहेत.
आकृती 1-8. GPIO पिनवर डीबग करणे
GPIO पिनद्वारे डिव्हाइस चेनिंग
GPIO द्वारे एकाधिक उपकरणांच्या साखळीला समर्थन देण्यासाठी, UJTAG_BYPASS पॅरामीटर निवडणे आवश्यक आहे. नंतर TCK, TMS आणि TRSTb सिग्नल्सना उच्च-स्तरीय पोर्ट्सवर बढती दिली जाऊ शकते. सर्व लक्ष्य प्रोसेसरमध्ये TCK, TMS आणि TRSTb आहेत. हे खाली दाखवलेले नाहीत.
आकृती 1-9. GPIO पिनद्वारे डिव्हाइस चेनिंग
मूलभूत जेTAG साखळी, प्रोसेसरचा TDO दुसर्‍या प्रोसेसरच्या TDI ला जोडतो आणि सर्व प्रोसेसर अशा प्रकारे साखळीने जोडले जाईपर्यंत ते चालू राहते. पहिल्या प्रोसेसरचा TDI आणि शेवटच्या प्रोसेसरचा TDO J शी जोडतोTAG प्रोग्रामर सर्व प्रोसेसर चेनिंग करतो. जेTAG प्रोसेसरचे सिग्नल CoreJ कडे पाठवले जातातTAGडीबग करा, जिथे त्यांना साखळी बांधली जाऊ शकते. एकाधिक उपकरणांमध्ये साखळी पूर्ण झाल्यास, CoreJ सह उपकरणTAGडीबग हे मास्टर डिव्हाइस बनते.
GPIO डीबग परिस्थितीमध्ये, जेथे प्रत्येक प्रोसेसरला IR कोड न वाटप केला जातो, कोणते डिव्हाइस डीबग केले जात आहे हे निवडण्यासाठी एक सुधारित OpenOCD स्क्रिप्ट वापरली जाते. कोणते उपकरण डीबग केले आहे ते निवडण्यासाठी OpenOCD स्क्रिप्ट सुधारित केली आहे. Mi-V डिझाइनसाठी, द file Openocd/scripts/board/ microsemi-riscv.cfg अंतर्गत, SoftConsole इंस्टॉल स्थानामध्ये आढळते. इतर प्रोसेसरसाठी, द files समान openocd ठिकाणी आढळतात.
टीप: डीबग कॉन्फिगरेशन पर्याय देखील अद्यतनित करणे आवश्यक आहे, जर file नाव बदलले आहे
आकृती 1-10. डीबग कॉन्फिगरेशन
उघडा वापरकर्तानाव-riscv-gpio-chain.cfg, खालील एक माजी आहेampकाय पाहिले पाहिजे:
आकृती 1-11. MIV कॉन्फिगरेशन File
खालील सेटिंग्ज GPIO वर एकल डिव्हाइस डीबगिंगसाठी कार्य करतात. साखळी डीबग करण्यासाठी, अतिरिक्त कमांड जोडणे आवश्यक आहे, जेणेकरून डीबग न केलेली उपकरणे बायपास मोडमध्ये ठेवली जातील.
साखळीतील दोन प्रोसेसरसाठी, खालील एसample कमांड कार्यान्वित आहे:
हे टार्गेट सॉफ्टकोर प्रोसेसर 1 च्या डीबगिंगला टार्गेट सॉफ्टकोर प्रोसेसर 0 बायपास मोडमध्ये ठेवण्याची परवानगी देते. टार्गेट सॉफ्टकोर प्रोसेसर 0 डीबग करण्यासाठी, खालील कमांड वापरली जाते:
टीप: या दोन कॉन्फिगरेशनमधील फरक एवढाच आहे की स्त्रोत, ज्याला मायक्रोसेमी RISCV कॉन्फिगरेशन म्हणतात file (microsemi-riscv.cfg) एकतर टार्गेट सॉफ्टकोर प्रोसेसर 0 डीबग करताना प्रथम येतो किंवा दुसरा, टार्गेट सॉफ्टकोर प्रोसेसर 1 डीबग करताना. साखळीतील दोनपेक्षा जास्त उपकरणांसाठी, अतिरिक्त jtag newtaps जोडले आहे. उदाample, जर साखळीत तीन प्रोसेसर असतील तर खालील आदेश वापरला जातो:
आकृती 1-12. उदाampडीबग सिस्टम
इंटरफेस
खालील विभाग इंटरफेस संबंधित माहितीवर चर्चा करतात.
कॉन्फिगरेशन पॅरामीटर्स
CoreJ साठी कॉन्फिगरेशन पर्यायTAGडीबगचे वर्णन खालील तक्त्यामध्ये केले आहे. डीफॉल्ट व्यतिरिक्त एखादे कॉन्फिगरेशन आवश्यक असल्यास, कॉन्फिगर करण्यायोग्य पर्यायांसाठी योग्य मूल्ये निवडण्यासाठी SmartDesign मधील कॉन्फिगरेशन डायलॉग बॉक्स वापरा.
तक्ता 2-1. कोरजेTAGडीबग कॉन्फिगरेशन पर्याय
| नाव | वैध श्रेणी | डीफॉल्ट | वर्णन |
| NUM_DEBUG_TGTS | 1-16 | 1 | FlashPro द्वारे उपलब्ध डीबग लक्ष्यांची संख्या (UJTAG_DEBUG = 0) 1-16 आहे. GPIO (UJ.) द्वारे उपलब्ध डीबग लक्ष्यांची संख्याTAG_DEBUG = 1) 1-4 आहे. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR कोड, प्रति डीबग लक्ष्य एक. निर्दिष्ट केलेले मूल्य या डीबग लक्ष्यासाठी अद्वितीय असणे आवश्यक आहे. या डीबग टार्गेट इंटरफेसशी संबंधित टनेल कंट्रोलर फक्त TDO चालवतो आणि टार्गेट डीबग इंटरफेस चालवतो, जेव्हा IR रजिस्टरमधील मजकूर या IR कोडशी जुळतो. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x आउटपुट UJ च्या सक्रिय-कमी URSTB आउटपुटच्या जागतिक स्वरूपाशी जोडलेले आहेTAG macro.1: TGT_TRST आउटपुट UJ च्या सक्रिय-कमी URSTB आउटपुटच्या ग्लोबल इनव्हर्टेड फॉर्मशी आंतरिकरित्या कनेक्ट केलेले आहे.TAG मॅक्रो कोणत्याही डीबग लक्ष्यासाठी हे पॅरामीटर 1 वर सेट केले असल्यास अतिरिक्त जागतिक राउटिंग संसाधन वापरले जाते. |
| UJTAG_बायपास | 0-1 | 0 | 0: GPIO डीबग अक्षम केले आहे, फ्लॅशप्रो हेडर किंवा एम्बेडेड FlashPro5.1 द्वारे डीबग उपलब्ध आहे: GPIO डीबग सक्षम आहे, डीबग वापरकर्त्याने बोर्डवर निवडलेल्या GPIO पिनद्वारे उपलब्ध आहे.टीप: जेव्हा डीबगिंग GPIO द्वारे केले जाते, तेव्हा खालील डीबग कमांड SoftConsole डीबग पर्यायांमध्ये कार्यान्वित केली जाते: “—command “set FPGA_TAP N”“. |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG UJ असल्यास मॅक्रो निवडले आहेTAG_बायपास = 0. 1: UJTAGUJ असल्यास _SEC मॅक्रो निवडले आहेTAG_बायपास = 0.टीप: हे पॅरामीटर फक्त PolarFire वर लागू होते. म्हणजेच कुटुंब = 26. |
सिग्नलचे वर्णन
खालील तक्त्यामध्ये CoreJ साठी सिग्नलचे वर्णन दिले आहेTAGडीबग करा.
तक्ता 2-2. कोरजेTAGडीबग I/O सिग्नल
| नाव | वैध श्रेणी | डीफॉल्ट | वर्णन |
| NUM_DEBUG_TGTS | 1-16 | 1 | FlashPro द्वारे उपलब्ध डीबग लक्ष्यांची संख्या (UJTAG_DEBUG = 0) 1-16 आहे. GPIO (UJ.) द्वारे उपलब्ध डीबग लक्ष्यांची संख्याTAG_DEBUG = 1) 1-4 आहे. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR कोड, प्रति डीबग लक्ष्य एक. निर्दिष्ट केलेले मूल्य या डीबग लक्ष्यासाठी अद्वितीय असणे आवश्यक आहे. या डीबग टार्गेट इंटरफेसशी संबंधित टनेल कंट्रोलर फक्त TDO चालवतो आणि टार्गेट डीबग इंटरफेस चालवतो, जेव्हा IR रजिस्टरमधील मजकूर या IR कोडशी जुळतो. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x आउटपुट UJ च्या सक्रिय-कमी URSTB आउटपुटच्या जागतिक स्वरूपाशी जोडलेले आहेTAG macro.1: TGT_TRST आउटपुट UJ च्या सक्रिय-कमी URSTB आउटपुटच्या ग्लोबल इनव्हर्टेड फॉर्मशी आंतरिकरित्या कनेक्ट केलेले आहे.TAG मॅक्रो कोणत्याही डीबग लक्ष्यासाठी हे पॅरामीटर 1 वर सेट केले असल्यास अतिरिक्त जागतिक राउटिंग संसाधन वापरले जाते. |
| UJTAG_बायपास | 0-1 | 0 | 0: GPIO डीबग अक्षम केले आहे, फ्लॅशप्रो हेडर किंवा एम्बेडेड FlashPro5.1 द्वारे डीबग उपलब्ध आहे: GPIO डीबग सक्षम आहे, डीबग वापरकर्त्याने बोर्डवर निवडलेल्या GPIO पिनद्वारे उपलब्ध आहे.टीप: जेव्हा डीबगिंग GPIO द्वारे केले जाते, तेव्हा खालील डीबग कमांड SoftConsole डीबग पर्यायांमध्ये कार्यान्वित केली जाते: “—command “set FPGA_TAP N”“. |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG UJ असल्यास मॅक्रो निवडले आहेTAG_बायपास = 0. 1: UJTAGUJ असल्यास _SEC मॅक्रो निवडले आहेTAG_बायपास = 0.टीप: हे पॅरामीटर फक्त PolarFire वर लागू होते. म्हणजेच कुटुंब = 26. |
टिपा:
- जे मधील सर्व सिग्नलTAG वरील TAP पोर्ट्सची यादी स्मार्टडिझाइनमधील उच्च-स्तरीय पोर्ट्सवर प्रमोट करणे आवश्यक आहे.
- SEC पोर्ट फक्त UJ तेव्हाच उपलब्ध असतातTAG_SEC_EN CoreJ द्वारे सक्षम केले आहेTAGडीबगचे कॉन्फिगरेशन GUI.
- EN_SEC इनपुट कनेक्ट करताना विशेष काळजी घ्या. जर EN_SEC ला उच्च-स्तरीय पोर्ट (डिव्हाइस इनपुट पिन) वर बढती दिली गेली असेल, तर तुम्ही J दरम्यान कॉन्फिगर I/O स्टेट्समध्ये प्रवेश करणे आवश्यक आहे.TAG लिबेरो फ्लोमध्ये प्रोग्राम डिझाइनचा प्रोग्रामिंग विभाग आणि EN_SEC पोर्टसाठी I/0 स्टेट (केवळ आउटपुट) 1 वर सेट केले असल्याचे सुनिश्चित करा.
नकाशा आणि वर्णन नोंदवा
CoreJ साठी कोणतेही रजिस्टर नाहीतTAGडीबग करा.
साधन प्रवाह
खालील विभाग साधन प्रवाह संबंधित माहितीवर चर्चा करतात.
परवाना
Libero SoC सह हा IP कोर वापरण्यासाठी परवाना आवश्यक नाही.
RTL
कोर आणि टेस्टबेंचसाठी संपूर्ण RTL कोड प्रदान केला आहे, ज्यामुळे कोरला SmartDesign सह इन्स्टंट केले जाऊ शकते. सिम्युलेशन, सिंथेसिस आणि लेआउट Libero SoC मध्ये केले जाऊ शकतात.
स्मार्टडिझाइन
एक माजीample instantiated view CoreJ चेTAGडीबग खालील आकृतीमध्ये दर्शविला आहे. कोर इन्स्टंट आणि जनरेट करण्यासाठी SmartDesign वापरण्याबद्दल अधिक माहितीसाठी, Libero® SoC वापरकर्ता मार्गदर्शक मध्ये DirectCore वापरणे पहा.
आकृती 4-1. स्मार्टडिझाइन कोरजेTAGडीबग उदाहरण View जे वापरूनTAG शीर्षलेख
आकृती 4-2. स्मार्टडिझाइन कोरजेTAGGPIO पिन वापरून डीबग उदाहरण
CoreJ कॉन्फिगर करत आहेTAGSmartDesign मध्ये डीबग करा
SmartDesign मध्ये GUI कॉन्फिगरेशन वापरून कोर कॉन्फिगर केला आहे. माजीampGUI चे le खालील आकृतीत दाखवले आहे.
आकृती 4-3. CoreJ कॉन्फिगर करत आहेTAGSmartDesign मध्ये डीबग करा
PolarFire साठी, UJTAG_SEC UJ निवडतेTAGUJ ऐवजी _SEC मॅक्रोTAG मॅक्रो जेव्हा UJTAG_बायपास अक्षम आहे. इतर सर्व कुटुंबांसाठी त्याकडे दुर्लक्ष केले जाते.
डीबग लक्ष्यांची संख्या UJ सह 16 डीबग लक्ष्यांपर्यंत कॉन्फिगर करण्यायोग्य आहेTAG_BYPASS अक्षम आणि UJ सह 4 डीबग लक्ष्यांपर्यंतTAG_बायपास सक्षम.
UJTAG_BYPASS UJ द्वारे डीबगिंग निवडतेTAG आणि FlashPro शीर्षलेख, आणि GPIO पिनद्वारे डीबगिंग.
लक्ष्य # IR कोड J आहेTAG डीबग लक्ष्याला दिलेला IR कोड. मध्ये निर्दिष्ट केलेल्या श्रेणीमध्ये हे एक अद्वितीय मूल्य असणे आवश्यक आहे तक्ता 2-1.
सिम्युलेशन प्रवाह
CoreJ सह वापरकर्ता टेस्टबेंच प्रदान केले आहेTAGडीबग करा. सिम्युलेशन चालवण्यासाठी:
- SmartDesign मध्ये वापरकर्ता testbench प्रवाह निवडा.
- जनरेट पेनमध्ये सेव्ह आणि जनरेट वर क्लिक करा. कोर कॉन्फिगरेशन GUI मधून वापरकर्ता टेस्टबेंच निवडा.
जेव्हा SmartDesign Libero प्रकल्प व्युत्पन्न करते, तेव्हा ते वापरकर्ता testbench स्थापित करते files वापरकर्ता टेस्टबेंच चालवण्यासाठी:
- CoreJ वर डिझाइन रूट सेट कराTAGLibero डिझाइन पदानुक्रम उपखंडात डीबग इन्स्टंटिएशन.
- Libero Design Flow विंडोमध्ये Verify Pre-Synthesized Design > Simulate वर क्लिक करा. हे मॉडेलसिम सुरू करते आणि आपोआप सिम्युलेशन चालवते.
लिबेरो मध्ये संश्लेषण
सिंथेसिस चालवण्यासाठी:
- कोरचे संश्लेषण करण्यासाठी Libero SoC डिझाईन फ्लो विंडोमधील सिंथेसाईझ आयकॉनवर क्लिक करा. वैकल्पिकरित्या, डिझाईन फ्लो विंडोमधील सिंथेसाईझ पर्यायावर उजवे-क्लिक करा आणि परस्परसंवादीपणे उघडा निवडा. सिंथेसिस विंडो Synplify® प्रोजेक्ट दाखवते.
- रन आयकॉनवर क्लिक करा.
टीप: RTG4 साठी, इव्हेंट ट्रान्झिएंट (SET) कमी केलेली चेतावणी आहे, ज्याकडे दुर्लक्ष केले जाऊ शकते कारण हा IP फक्त विकासाच्या उद्देशांसाठी वापरला जातो आणि रेडिएशन वातावरणात वापरला जाणार नाही.
Libero मध्ये ठिकाण-आणि-मार्ग
एकदा सिंथेसिस पूर्ण झाल्यावर, प्लेसमेंट प्रक्रिया सुरू करण्यासाठी Libero SoC मधील ठिकाण आणि मार्ग चिन्हावर क्लिक करा.
डिव्हाइस प्रोग्रामिंग
जर UJAG_SEC वैशिष्ट्य वापरले असेल आणि EN_SEC ला उच्च स्तरावरील पोर्ट (डिव्हाइस इनपुट पिन) वर प्रमोट केले असेल, तर तुम्हाला J दरम्यान कॉन्फिगर I/O स्टेट्समध्ये प्रवेश करणे आवश्यक आहे.TAG लिबेरो फ्लोमध्ये प्रोग्राम डिझाइनचा प्रोग्रामिंग विभाग आणि EN_SEC पोर्टसाठी I/0 स्टेट (केवळ आउटपुट) 1 वर सेट केले असल्याचे सुनिश्चित करा.
हे कॉन्फिगरेशन J मध्ये प्रवेश राखण्यासाठी आवश्यक आहेTAG डिव्हाइस रीप्रोग्रामिंगसाठी पोर्ट, कारण परिभाषित सीमा स्कॅन रजिस्टर (बीएसआर) मूल्य रीप्रोग्रामिंग दरम्यान EN_SEC वरील कोणत्याही बाह्य तर्क पातळीला ओव्हरराइड करते.
सिस्टम एकत्रीकरण
खालील विभागांमध्ये सिस्टम इंटिग्रेशन संबंधित माहितीची चर्चा केली आहे.
IGLOO2/RTG4 साठी सिस्टम लेव्हल डिझाइन
खालील आकृती जे करण्यासाठी डिझाइन आवश्यकता दर्शवतेTAG सॉफ्टकोर प्रोसेसरचे डीबगिंग, सॉफ्टकोन्सोल ते जे पर्यंत फॅब्रिकमध्ये स्थित आहेTAG IGLOO2 आणि RTG4 उपकरणांसाठी इंटरफेस.
आकृती 5-1. RTG4/IGLOO2 JTAG डीबग डिझाइन
SmartFusion2 साठी सिस्टम लेव्हल डिझाइन
खालील आकृती जे करण्यासाठी डिझाइन आवश्यकता दर्शवतेTAG सॉफ्टकोर प्रोसेसरचे डीबगिंग, SoftConsole ते J पर्यंत फॅब्रिकमध्ये स्थित आहेTAG SmartFusion2 उपकरणांसाठी इंटरफेस.
आकृती 5-2. SmartFusion2 JTAG डीबग डिझाइन
UJTAG_SEC
डिव्हाइसेसच्या PolarFire कुटुंबासाठी, हे प्रकाशन वापरकर्त्याला UJ दरम्यान निवडण्याची परवानगी देतेTAG आणि UJTAG_SEC, UJTAGGUI मधील _SEC_EN पॅरामीटर कोणता इच्छित आहे ते निवडण्यासाठी वापरला जाईल.
खालील आकृती UJ चे भौतिक इंटरफेस दर्शवणारी एक साधी आकृती दर्शवतेTAG/UJTAGPolarFire मध्ये _SEC.
आकृती 5-3. पोलरफायर यूजेTAG_SEC मॅक्रो
डिझाइन मर्यादा
CoreJ सह डिझाईन्सTAGडीबगला TCK घड्याळ डोमेनवर वेळेचे विश्लेषण वापरण्याची परवानगी देण्यासाठी, डिझाईन फ्लोमधील मर्यादांचे पालन करणे आवश्यक आहे.
मर्यादा जोडण्यासाठी:
- Libero v11.7 किंवा उच्च मधील एन्हांस्ड कंस्ट्रेंट फ्लो वापरला असल्यास, डिझाईनफ्लो विंडोमध्ये कंस्ट्रेंट्स > मॅनेज कंस्ट्रेंट्सवर डबल-क्लिक करा आणि वेळ टॅबवर क्लिक करा.
- कंस्ट्रेंट मॅनेजर विंडोच्या टाइमिंग टॅबमध्ये, नवीन SDC तयार करण्यासाठी नवीन वर क्लिक करा file, आणि नाव द्या file. डिझाईनच्या मर्यादांमध्ये घड्याळाच्या स्त्रोताच्या मर्यादांचा समावेश होतो जे या रिक्त SDC मध्ये प्रविष्ट केले जाऊ शकतात file.
- Libero v11.7 किंवा उच्च मधील क्लासिक कंस्ट्रेंट फ्लो वापरले असल्यास, डिझाईन फ्लो विंडोमध्ये क्रिएट कंस्ट्रेंट्स > टाइमिंग कंस्ट्रेंट वर उजवे-क्लिक करा आणि नंतर नवीन मर्यादा तयार करा क्लिक करा. हे नवीन SDC तयार करते file. डिझाईनच्या मर्यादांमध्ये घड्याळाच्या स्त्रोताच्या मर्यादांचा समावेश आहे, जो या रिक्त SDC मध्ये प्रविष्ट केला आहे. file.
- TCK कालावधी आणि अर्धा कालावधी मोजा. FlashPro सह डीबगिंग केले जाते तेव्हा TCK 6 MHz वर सेट केले जाते आणि FlashPro30 द्वारे डीबगिंग समर्थित असताना कमाल वारंवारता 5 MHz वर सेट केली जाते. तुम्ही ही पायरी पूर्ण केल्यानंतर, SDC मध्ये खालील मर्यादा प्रविष्ट करा file:
create_clock -नाव { TCK } \- कालावधी TCK_PERIOD \
- वेव्हफॉर्म { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] माजीamp6 MHz ची TCK वारंवारता वापरणाऱ्या डिझाईनसाठी खालील मर्यादा लागू केल्या आहेत.
create_clock -नाव { TCK } \ - कालावधी १६६.६७ \
- वेव्हफॉर्म { 0 83.33 } \ [ get_ports { TCK } ]
- सर्व बंधने संबद्ध करा fileसंश्लेषण, ठिकाण-आणि-मार्ग आणि वेळ पडताळणीसह stagमध्ये आहे प्रतिबंध व्यवस्थापक > टाइमिंग टॅब. SDC साठी संबंधित चेक बॉक्स निवडून हे पूर्ण केले जाते files ज्यामध्ये मर्यादा प्रविष्ट केल्या होत्या
पुनरावृत्ती इतिहास
| पोर्ट नाव | रुंदी | दिशा | वर्णन |
| JTAG टॅप पोर्ट्स | |||
| TDI | 1 | इनपुट | चाचणी डेटा मध्ये. TAP वरून अनुक्रमांक डेटा इनपुट. |
| TCK | 1 | इनपुट | चाचणी घड्याळ. CoreJ मधील सर्व अनुक्रमिक घटकांसाठी घड्याळ स्रोतTAGडीबग करा. |
| TMS | 1 | इनपुट | चाचणी मोड निवडा. |
| टीडीओ | 1 | आउटपुट | चाचणी डेटा बाहेर. TAP वर अनुक्रमांक डेटा आउटपुट. |
| TRSTB | 1 | इनपुट | चाचणी रीसेट. TAP वरून सक्रिय कमी रीसेट इनपुट. |
| JTAG लक्ष्य X पोर्ट्स | |||
| TGT_TDO_x | 1 | इनपुट | डीबग लक्ष्य x पासून TAP पर्यंत डेटाची चाचणी करा. लक्ष्य TDO पोर्टशी कनेक्ट करा. |
| TGT_TCK_x | 1 | आउटपुट | लक्ष्य x डीबग करण्यासाठी क्लॉक आउटपुटची चाचणी करा. TCK ची जाहिरात CoreJ अंतर्गत जागतिक, कमी स्क्यू नेटमध्ये केली जातेTAGडीबग करा. |
| TGT_TRST_x | 1 | आउटपुट | सक्रिय-उच्च चाचणी रीसेट. TGT_ACTIVE_HIGH_RESET_x =1 तेव्हाच वापरले जाते |
| TGT_TRSTN_x | 1 | आउटपुट | सक्रिय-निम्न चाचणी रीसेट. TGT_ACTIVE_HIGH_RESET_x =0 तेव्हाच वापरले |
| TGT_TMS_x | 1 | आउटपुट | चाचणी मोड लक्ष्य x डीबग करण्यासाठी आउटपुट निवडा. |
| TGT_TDI_x | 1 | आउटपुट | चाचणी डेटा मध्ये. डीबग लक्ष्य x वरून अनुक्रमांक डेटा इनपुट. |
| UJTAG_BYPASS_TCK_x | 1 | इनपुट | GPIO पिनवरून लक्ष्य x डीबग करण्यासाठी घड्याळ इनपुटची चाचणी करा. |
| UJTAG_BYPASS_TMS_x | 1 | इनपुट | GPIO पिनमधून लक्ष्य x डीबग करण्यासाठी चाचणी मोड निवडा. |
| UJTAG_BYPASS_TDI_x | 1 | इनपुट | टेस्ट डेटा इन, GPIO पिन वरून टार्गेट x डीबग करण्यासाठी सीरियल डेटा. |
| UJTAG_BYPASS_TRSTB_x | 1 | इनपुट | चाचणी रीसेट. GPIO पिन वरून लक्ष्य x डीबग करण्यासाठी इनपुट रीसेट करा. |
| UJTAG_BYPASS_TDO_x | 1 | आउटपुट | चाचणी डेटा आउट, GPIO पिन वरून डीबग लक्ष्य x वरून अनुक्रमांक डेटा. |
| एसईसी पोर्ट्स | |||
| EN_SEC | 1 | इनपुट | सुरक्षा सक्षम करते. TAP मध्ये बाह्य TDI आणि TRSTB इनपुट ओव्हरराइड करण्यासाठी वापरकर्ता डिझाइन सक्षम करते.खबरदारी: हे बंदर जोडताना विशेष काळजी घ्या. अधिक तपशीलांसाठी खालील टिप आणि डिव्हाइस प्रोग्रामिंग पहा. |
| TDI_SEC | 1 | इनपुट | TDI सुरक्षा ओव्हरराइड. जेव्हा EN_SEC उच्च असते तेव्हा TAP वर बाह्य TDI इनपुट ओव्हरराइड करते. |
| TRSTB_SEC | 1 | इनपुट | TRSTB सुरक्षा ओव्हरराइड. SEC_EN उच्च असताना TAP वर बाह्य TRSTB इनपुट ओव्हरराइड करते. |
| UTRSTB | 1 | आउटपुट | चाचणी रीसेट मॉनिटर |
| UTMS | 1 | आउटपुट | चाचणी मोड मॉनिटर निवडा |
मायक्रोचिप Webसाइट
मायक्रोचिप आमच्याद्वारे ऑनलाइन समर्थन प्रदान करते webयेथे साइट www.microchip.com/. या webसाइट तयार करण्यासाठी वापरली जाते files आणि ग्राहकांना सहज उपलब्ध असलेली माहिती. उपलब्ध असलेल्या काही सामग्रीमध्ये हे समाविष्ट आहे:
- उत्पादन समर्थन – डेटा शीट आणि इरेटा, ऍप्लिकेशन नोट्स आणि एसample प्रोग्राम्स, डिझाइन संसाधने, वापरकर्त्याचे मार्गदर्शक आणि हार्डवेअर समर्थन दस्तऐवज, नवीनतम सॉफ्टवेअर प्रकाशन आणि संग्रहित सॉफ्टवेअर
- सामान्य तांत्रिक समर्थन - वारंवार विचारले जाणारे प्रश्न (FAQ), तांत्रिक समर्थन विनंत्या, ऑनलाइन चर्चा गट, मायक्रोचिप डिझाइन भागीदार कार्यक्रम सदस्य सूची
- मायक्रोचिपचा व्यवसाय - उत्पादन निवडक आणि ऑर्डरिंग मार्गदर्शक, नवीनतम मायक्रोचिप प्रेस रिलीज, सेमिनार आणि कार्यक्रमांची सूची, मायक्रोचिप विक्री कार्यालयांची सूची, वितरक आणि कारखाना प्रतिनिधी
उत्पादन बदल सूचना सेवा
मायक्रोचिपची उत्पादन बदल सूचना सेवा ग्राहकांना मायक्रोचिप उत्पादनांवर अद्ययावत ठेवण्यास मदत करते. जेव्हा जेव्हा विशिष्ट उत्पादन कुटुंबाशी संबंधित बदल, अद्यतने, पुनरावृत्ती किंवा इरेटा असेल तेव्हा सदस्यांना ईमेल सूचना प्राप्त होईल किंवा स्वारस्य असलेल्या विकास साधनाशी संबंधित.
नोंदणी करण्यासाठी, वर जा www.microchip.com/pcn आणि नोंदणी सूचनांचे अनुसरण करा ग्राहक समर्थन मायक्रोचिप उत्पादनांचे वापरकर्ते अनेक माध्यमांद्वारे सहाय्य प्राप्त करू शकतात:
- वितरक किंवा प्रतिनिधी
- स्थानिक विक्री कार्यालय
- एम्बेडेड सोल्युशन्स इंजिनियर (ESE) तांत्रिक समर्थन ग्राहकांनी समर्थनासाठी त्यांच्या वितरक, प्रतिनिधी किंवा ESE शी संपर्क साधावा. ग्राहकांच्या मदतीसाठी स्थानिक विक्री कार्यालये देखील उपलब्ध आहेत. या दस्तऐवजात विक्री कार्यालये आणि स्थानांची सूची समाविष्ट केली आहे.
च्या माध्यमातून तांत्रिक सहाय्य उपलब्ध आहे webयेथे साइट: www.microchip.com/support
मायक्रोचिप डिव्हाइसेस कोड संरक्षण वैशिष्ट्य
मायक्रोचिप उपकरणांवरील कोड संरक्षण वैशिष्ट्याचे खालील तपशील लक्षात घ्या:
- मायक्रोचिप उत्पादने त्यांच्या विशिष्ट मायक्रोचिप डेटा शीटमध्ये समाविष्ट असलेल्या वैशिष्ट्यांची पूर्तता करतात.
- मायक्रोचिपचा असा विश्वास आहे की त्याच्या उत्पादनांचे कुटुंब इच्छित रीतीने आणि सामान्य परिस्थितीत वापरल्यास सुरक्षित आहे.
- मायक्रोचिप उपकरणांच्या कोड संरक्षण वैशिष्ट्यांचा भंग करण्याच्या प्रयत्नांमध्ये अप्रामाणिक आणि शक्यतो बेकायदेशीर पद्धती वापरल्या जात आहेत. आमचा विश्वास आहे की या पद्धतींसाठी मायक्रोचिप उत्पादनांचा वापर मायक्रोचिपच्या डेटा शीटमध्ये असलेल्या ऑपरेटिंग वैशिष्ट्यांच्या बाहेर अशा पद्धतीने करणे आवश्यक आहे. या कोड संरक्षण वैशिष्ट्यांचा भंग करण्याचा प्रयत्न, बहुधा, मायक्रोचिपच्या बौद्धिक संपदा अधिकारांचे उल्लंघन केल्याशिवाय पूर्ण होऊ शकत नाही.
- मायक्रोचिप त्याच्या कोडच्या अखंडतेबद्दल चिंतित असलेल्या कोणत्याही ग्राहकासोबत काम करण्यास तयार आहे.
- मायक्रोचिप किंवा इतर कोणताही सेमीकंडक्टर निर्माता त्याच्या कोडच्या सुरक्षिततेची हमी देऊ शकत नाही. कोड संरक्षणाचा अर्थ असा नाही की आम्ही उत्पादन "अटूट" असल्याची हमी देत आहोत. कोड संरक्षण सतत विकसित होत आहे. आम्ही मायक्रोचिप येथे आमच्या उत्पादनांची कोड संरक्षण वैशिष्ट्ये सतत सुधारण्यासाठी वचनबद्ध आहोत. मायक्रोचिपचे कोड संरक्षण वैशिष्ट्य खंडित करण्याचा प्रयत्न डिजिटल मिलेनियम कॉपीराइट कायद्याचे उल्लंघन असू शकते. जर अशा कृतींमुळे तुमच्या सॉफ्टवेअर किंवा इतर कॉपीराइट केलेल्या कामात अनधिकृत प्रवेश मिळत असेल, तर तुम्हाला त्या कायद्यांतर्गत सूट मिळविण्यासाठी दावा करण्याचा अधिकार असू शकतो.
कायदेशीर सूचना
या प्रकाशनामध्ये असलेली माहिती मायक्रोचिप उत्पादनांसह डिझाइन आणि वापरण्याच्या एकमेव उद्देशाने प्रदान केली आहे. डिव्हाइस अॅप्लिकेशन्स आणि त्‍यांच्‍याशी संबंधित माहिती केवळ तुमच्या सोयीसाठी पुरविली जाते आणि ती अपडेट्सद्वारे बदलली जाऊ शकते. तुमचा अर्ज तुमच्या वैशिष्ट्यांशी जुळतो याची खात्री करणे तुमची जबाबदारी आहे.
ही माहिती मायक्रोचिप द्वारे "जशी आहे तशी" प्रदान केली जाते. मायक्रोचिप कोणतेही प्रतिनिधित्व करत नाही
किंवा अभिव्यक्त किंवा निहित, लिखित किंवा तोंडी, वैधानिक असोत कोणत्याही प्रकारची हमी
किंवा अन्यथा, यासह माहितीशी संबंधित परंतु कोणत्याही निहितापर्यंत मर्यादित नाही
गैर-उल्लंघन, व्यापारी क्षमता आणि विशिष्ट हेतूसाठी योग्यतेची हमी किंवा त्याची स्थिती, गुणवत्ता किंवा कार्यप्रदर्शन यांच्याशी संबंधित हमी. कोणत्याही परिस्थितीत मायक्रोचिप कोणत्याही अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक किंवा परिणामी नुकसान, नुकसान, खर्च किंवा कोणत्याही प्रकारच्या खर्चासाठी उत्तरदायी असणार नाही, जे यूएस, माहितीच्या माहितीशी संबंधित असेल. HIP ला संभाव्यतेचा सल्ला देण्यात आला आहे किंवा नुकसान शक्य आहे. कायद्याने परवानगी दिलेल्या पूर्ण मर्यादेपर्यंत, माहिती किंवा तिच्या वापराशी संबंधित कोणत्याही प्रकारे सर्व दाव्यांवर मायक्रोचिपची संपूर्ण उत्तरदायित्व, जर तुम्हाला काही असेल तर, शुल्काच्या रकमेपेक्षा जास्त नसेल. माहिती. लाइफ सपोर्ट आणि/किंवा सुरक्षा ऍप्लिकेशन्समध्ये मायक्रोचिप उपकरणांचा वापर पूर्णपणे खरेदीदाराच्या जोखमीवर आहे आणि खरेदीदार अशा वापरामुळे होणारे कोणतेही आणि सर्व नुकसान, दावे, दावे किंवा खर्चापासून निरुपद्रवी मायक्रोचिपचा बचाव, नुकसानभरपाई आणि ठेवण्यास सहमती देतो. कोणत्याही मायक्रोचिप बौद्धिक संपदा अधिकारांतर्गत कोणताही परवाना स्पष्टपणे किंवा अन्यथा सांगितल्याशिवाय दिला जात नाही.
| अमेरिका | आशिया/पॅसिफिक | आशिया/पॅसिफिक | युरोप |
| कॉर्पोरेट कार्यालय2355 वेस्ट चँडलर Blvd. Chandler, AZ 85224-6199 दूरध्वनी: 480-792-7200Fax: 480-792-7277 तांत्रिक समर्थन: www.microchip.com/support Web पत्ता: www.microchip.com अटलांटादुलुथ, GATel: 678-957-9614Fax: ५७४-५३७-८९००ऑस्टिन, TXदूरध्वनी: ५७४-५३७-८९००बोस्टन Westborough, MA दूरध्वनी: 774-760-0087Fax: ५७४-५३७-८९००शिकागोItasca, ILTel: 630-285-0071Fax: ५७४-५३७-८९००डॅलसएडिसन, TXTel: 972-818-7423Fax: ५७४-५३७-८९००डेट्रॉईटनोव्ही, MITel: ५७४-५३७-८९००ह्यूस्टन, TXदूरध्वनी: ५७४-५३७-८९००इंडियानापोलिस Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: ५७४-५३७-८९००लॉस एंजेलिस मिशन व्हिएजो, CA दूरध्वनी: ९४९-४६२-९५२३फॅक्स: ९४९-४६२-९६०८ दूरध्वनी: ५७४-५३७-८९००रॅले, एनसीदूरध्वनी: ५७४-५३७-८९००न्यूयॉर्क, NYदूरध्वनी: ५७४-५३७-८९००सॅन जोस, CAदूरध्वनी: 408-735-9110 दूरध्वनी: ५७४-५३७-८९००कॅनडा - टोरोंटोदूरध्वनी: ९७२-८१८-७४२३फॅक्स: ५७४-५३७-८९०० | ऑस्ट्रेलिया - सिडनीदूरध्वनी: 61-2-9868-6733चीन - बीजिंगदूरध्वनी: 86-10-8569-7000चीन - चेंगडूदूरध्वनी: 86-28-8665-5511चीन - चोंगकिंगदूरध्वनी: 86-23-8980-9588चीन - डोंगगुआनदूरध्वनी: 86-769-8702-9880चीन - ग्वांगझूदूरध्वनी: 86-20-8755-8029चीन - हांगझोऊदूरध्वनी: 86-571-8792-8115चीन - हाँगकाँग SARदूरध्वनी: ८८६-३-५५०८१३७चीन - नानजिंगदूरध्वनी: 86-25-8473-2460चीन - किंगदाओदूरध्वनी: 86-532-8502-7355चीन - शांघायदूरध्वनी: 86-21-3326-8000चीन - शेनयांगदूरध्वनी: 86-24-2334-2829चीन - शेन्झेनदूरध्वनी: 86-755-8864-2200चीन - सुझोऊदूरध्वनी: 86-186-6233-1526चीन - वुहानदूरध्वनी: 86-27-5980-5300चीन - शियानदूरध्वनी: 86-29-8833-7252चीन - झियामेनदूरध्वनी: ८८६-३-५५०८१३७चीन - झुहाईदूरध्वनी: ८८६-३-५५०८१३७ | भारत - बंगलोरदूरध्वनी: 91-80-3090-4444भारत - नवी दिल्लीदूरध्वनी: 91-11-4160-8631भारत - पुणेदूरध्वनी: 91-20-4121-0141जपान - ओसाकादूरध्वनी: 81-6-6152-7160जपान - टोकियोदूरध्वनी: ८१-३-६८८०- ३७७०कोरिया - डेगूदूरध्वनी: 82-53-744-4301कोरिया - सोलदूरध्वनी: 82-2-554-7200मलेशिया - क्वालालंपूरदूरध्वनी: 60-3-7651-7906मलेशिया - पेनांगदूरध्वनी: 60-4-227-8870फिलीपिन्स - मनिलादूरध्वनी: 63-2-634-9065सिंगापूरदूरध्वनी: ८८६-३-५५०८१३७तैवान - हसीन चूदूरध्वनी: 886-3-577-8366तैवान - काओशुंगदूरध्वनी: 886-7-213-7830तैवान - तैपेईदूरध्वनी: 886-2-2508-8600थायलंड - बँकॉकदूरध्वनी: 66-2-694-1351व्हिएतनाम - हो ची मिन्हदूरध्वनी: 84-28-5448-2100 | ऑस्ट्रिया - वेल्सTel: 43-7242-2244-39Fax: 43-7242-2244-393डेन्मार्क - कोपनहेगनTel: 45-4485-5910Fax: 45-4485-2829फिनलंड - एस्पूदूरध्वनी: 358-9-4520-820फ्रान्स - पॅरिसTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79जर्मनी - गार्चिंगदूरध्वनी: ८८६-३-५५०८१३७जर्मनी - हानदूरध्वनी: ८८६-३-५५०८१३७जर्मनी - हेलब्रॉनदूरध्वनी: ८८६-३-५५०८१३७जर्मनी - कार्लस्रुहेदूरध्वनी: ८८६-३-५५०८१३७जर्मनी - म्युनिकTel: 49-89-627-144-0Fax: 49-89-627-144-44जर्मनी - रोझेनहाइमदूरध्वनी: 49-8031-354-560इस्रायल - रानानादूरध्वनी: 972-9-744-7705इटली - मिलानTel: 39-0331-742611Fax: 39-0331-466781इटली - पाडोवादूरध्वनी: ८८६-३-५५०८१३७नेदरलँड्स - ड्रुनेनTel: 31-416-690399Fax: 31-416-690340नॉर्वे - ट्रॉन्डहाइमदूरध्वनी: ०२१-६३१९६४७पोलंड - वॉर्सादूरध्वनी: ८८६-३-५५०८१३७रोमानिया - बुखारेस्टTel: 40-21-407-87-50स्पेन - माद्रिदTel: 34-91-708-08-90Fax: 34-91-708-08-91स्वीडन - गोटेनबर्गTel: 46-31-704-60-40स्वीडन - स्टॉकहोमदूरध्वनी: 46-8-5090-4654यूके - वोकिंगहॅमTel: 44-118-921-5800Fax: 44-118-921-5820 |
कागदपत्रे / संसाधने
 |
मायक्रोचिप टेक्नॉलॉजी कोरजेTAGडीबग प्रोसेसर [pdf] वापरकर्ता मार्गदर्शक कोरजेTAGडीबग प्रोसेसर, CoreJTAGडीबग, प्रोसेसर |
