Microchip Technology Core JTAG Debug Processors User Guide

Folasaga

Core JTAG Debug v4.0 fa'afaigofieina le feso'ota'iga o Su'ega Su'ega Fa'atasi (JTAG) fa'aogaina fa'agaioiga vaivai i le JTAG TAP po'o pine Fa'aulufalega Lautele (GPIO) mo le fa'apipi'iina. O lenei IP autu e faʻafaigofieina le faʻapipiʻiina o le maualuga o le 16 soft core processors i totonu o se masini e tasi, ma maua ai foi le lagolago mo le faʻapipiʻiina o processors i masini eseese e fa i luga ole GPIO.

Vaega

CoreJTAGDebug ei ai vaega taua nei:

• Tuuina atu le ie avanoa i le JTAG fesoʻotaʻiga e ala i le JTAG TAP.
• Tuuina atu le ie avanoa i le JTAG fa'aoga e ala i pine GPIO.
• Fa'atulaga le lagolago IR Code mo le JTAG alavai.
• Lagolagoina le feso'ota'iga o masini e tele e ala ile JTAG TAP.
• Lagolago le tele-processor debugging.
• Fa'alauiloa uati eseese ma toe fa'ailo fa'ailo i puna'oa fa'aalaala maualalo.
• E lagolagoina uma le fa'agaoioia-maualalo ma le malosi-maualuga toe fa'atulagaina.
• E lagolagoina le JTAG Puipuiga Mata'itū Va'aiga (UJTAG_SEC) mo masini PolarFire.

Autu Version
O lenei pepa e faʻatatau ile CoreJTAGDebug v4.0

Aiga Lagolago

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Fa'aaogāina ma Fa'atinoga

Fa'aogaina ma fa'amatalaga fa'atinoga o lo'o lisiina i le laulau o lo'o mulimuli mai mo aiga masini lagolago. O fa'amaumauga o lo'o lisiina i lenei laulau e na'o fa'ailoga. O le fa'aogaina atoa o le masini ma le fa'atinoga o le 'autu e fa'alagolago i le faiga.
Laulau 1. Fa'aaogāina ma Fa'atinoga o Meafaigaluega

Aiga	Tile Sequential	Combinatorial	Aofa'iga	Fa'aaogāga Meafaigaluega	Aofa'iga %	Fa'atinoga (MHz)
PolarAfi	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Fa'aaliga: O faʻamatalaga i lenei laulau na maua i le faʻaaogaina o le Verilog RTL faʻatasi ai ma faʻasologa masani ma faʻatulagaina faʻatulagaina i -1 vaega. Na tu'u fa'amaufa'ailoga pito i luga po'o mea lautele i tulaga fa'aletonu.

Fa'amatalaga Fa'atino

CoreJTAGFa'aaoga e Debug le UJTAG macro faigata e maua ai le avanoa i le JTAG fa'aoga mai le ie FPGA. O le UJTAG faigata macro fa'afaigofie ona fa'afeso'ota'i i le gaosiga o le MSS po'o le ASIC TAP pule mai le ie. Naʻo, tasi le faʻataʻitaʻiga o le UJTAG fa'atagaina macro i le ie.
Ata 1-1. CoreJTAGDebug poloka ata

CoreJTAGDebug o loʻo i ai se faʻamatalaga o le uj_jtag faʻatonutonu tunnel, lea e faʻaaogaina se JTAG pule o le alavai e faafaigofie ai JTAG fa'alava i le va o le FlashPro programmer ma se fa'atonuga fa'apipi'i. E fesoʻotaʻi le masini komepiuta e ala i le FPGA's JTAG atigi pine. IR suʻega mai le JTAG fa'aoga e le mafai ona maua ile ie FPGA. O le mea lea, e manaʻomia le tunnel protocol e faʻafaigofie ai suʻesuʻega IR ma DR i le faʻasologa o le debug, lea e lagolagoina ai le tulaga masani J.TAG feso'ota'iga. E fa'aliliu e le pule o le alāvai le pepa alavai na fa'aliliuina e pei o le DR scan ma fa'atupuina ai se fa'ai'uga IR po'o le DR scan, e fa'atatau i mea o lo'o i totonu o le pusa alavai ma mea o lo'o i totonu o le tusi resitala IR na tu'uina atu e ala i le UIREG. E fa'aliliuina fo'i e le pule o le alavai le pepa alavai, pe a fetaui mea o lo'o i totonu o le resitara IR ma lona IR code.

Ata 1-2. Tunnel Packet Protocol

O le fa'asologa o fa'asologa e maua ai le fa'asologa o le IR code fa'aogaina e le fa'atonu o le alavai. Ina ia faʻafaigofie le faʻapipiʻiina o le tele o masini komepiuta i totonu o se mamanu e tasi, o le numera o le tunnel controllers faʻapipiʻiina e mafai ona faʻatulagaina mai le 1-16, e maua ai se J.TAG feso'ota'iga fa'atatau i fa'atonuga ta'itasi. O nei fa'atonuga fa'atatau e mafai ona fa'afeso'ota'i e ala i se fa'ailoga tulaga ese IR fa'atulagaina i le taimi vave.

O le CLKINT po'o le BFR pa'u o lo'o fa'apipi'iina i luga o le laina TGT_TCK o ta'iala ta'i fa'atonuga fa'apipi'i.

Le laina URSTB mai le UJTAG macro (TRSTB) o loʻo faʻalauiloaina i se punaoa faʻavaomalo i totonu o CoreJTAGDebug. E tu'u i luga ole laina TGT_TRST ile CoreJ se fa'aliliuga fa'apitoaTAGDebug mo le feso'ota'iga i se fa'ailoga debug, lea e fa'amoemoe e feso'ota'i atu i se fa'apogai toe fa'aleleia maualuga. E faʻatulagaina pe a faʻapea o le faailo TRSTB o loʻo sau mai le JTAG TAP e maualalo le malosi. Afai e mana'omia e lenei fa'atonuga se tasi po'o le sili atu fo'i fa'atatau i le debug, o le a fa'aaoga se isi alagā'oa fa'a-le-lalolagi.

Le laina URSTB mai le UJTAG macro (TRSTB) o loʻo faʻalauiloaina i se punaoa faʻavaomalo i totonu o CoreJTAGDebug. E tu'u i luga ole laina TGT_TRST ile CoreJ se fa'aliliuga fa'apitoaTAGDebug mo le feso'ota'iga i se fa'ailoga debug, lea e fa'amoemoe e feso'ota'i atu i se fa'apogai toe fa'aleleia maualuga. E faʻatulagaina pe a faʻapea o le faailo TRSTB o loʻo sau mai le JTAG TAP e maualalo le malosi. O le TGT_TRSTN o le fa'agaoioiga maualalo maualalo mo le fa'amoemoega debug. Afai e mana'omia e lenei fa'atonuga se tasi po'o le sili atu fo'i fa'atatau i le debug, o le a fa'aaoga se isi alagā'oa fa'a-le-lalolagi.

Ata 1-3. CoreJTAGDebug Fa'amatalaga Fa'asologa ma le Fa'ailoga

Fuafuaga o Mea

Va'ai i le FPGA Programming User Guides mo le komiti fa'apitoa mo le atina'e po'o le aiga. E mafai ona fa'agaoioia komiti fa'atupu ta'itasi i voli eseesetages, ma e mafai ona e filifili e faʻamaonia pe mafai ma latou faʻavae atinaʻe. E le gata i lea, afai o loʻo e faʻaaogaina le tele o laupapa atinaʻe, ia mautinoa, latou te fefaʻasoaaʻi se tulaga masani.

E ala i le FlashPro Header
Ina ia lagolagoina le filifiliina o le tele o masini i totonu o le ie e faʻaaoga ai le ulutala FlashPro, tele taimi ole uj_jtag e mana'omia. O lenei lomiga o le autu e maua ai le avanoa i le maualuga o 16 cores e aunoa ma le manaʻomia mo le faʻaogaina ma le lima uj_jtag. O autu taʻitasi e iai le IR Code tulaga ese (mai le 0x55 i le 0x64) e maua ai le avanoa i le autu patino e fetaui ma le ID code.

Ata 1-4. Fa'agasologa Tele i totonu o se Meafaigaluega Tasi Tasi

Faʻaaoga CoreJTAGDebug i luga o le tele o masini, o se tasi o masini e tatau ona avea ma matai. O lenei masini e iai le CoreJTAGDebug autu. Ona fa'afeso'ota'i lea o processor ta'itasi e fa'apea:
Ata 1-5. Fa'agasologa Tele i Masini e Lua

Ina ia debug se autu i luga o se isi laupapa, o le JTAG faailoilo mai CoreJTAGDebug e fa'alauiloa i pine pito i luga i le SmartDesign. O nei mea e fesoʻotaʻi atu i le JTAG fa'ailoga sa'o i luga o le processor.
Fa'aaliga: O se CoreJTAGDebug, i le mamanu lona lua o le laupapa, e filifili mai ai Manatua o le UJ_JTAG macro ma le FlashPro ulutala e le o faʻaaogaina i le mamanu lona lua a le laupapa.

Ina ia filifili se gaioiga mo le faʻapipiʻiina i SoftConsole, kiliki le faʻasologa o le debug, ona kiliki lea o le Debugger tab.

O le poloaiga, o loʻo faʻaalia i le ata o loʻo mulimuli mai, o loʻo faʻatinoina.

Ata 1-6. Debugger Configuration UJ_JTAG_IRCODE

O le UJ_JTAG_IRCODE e mafai ona suia e fa'atatau i le mea o lo'o e fa'aogaina. Mo example: e faʻapipiʻi se gaioiga i le Device 0, le UJ_JTAG_IRCODE e mafai ona seti i le 0x55 po'o le 0x56.

E ala i le GPIO
Ina ia debug i luga o le GPIO, le parakalafa UJTAG _BYPASS ua filifilia. E tasi ma le fa cores e mafai ona faʻapipiʻiina i luga ole GPIO ulutala poʻo pine. Ina ia faʻatautaia se faʻasalalauga faʻaoga e faʻaaoga ai GPIO mai SoftConsole v5.3 poʻo luga atu, e tatau ona faʻatulagaina le Debug Configuration e pei ona taua i lalo:
Ata 1-7. Debugger Configuration GPIO

Fa'aaliga: Afai o loʻo e faʻapipiʻiina i luga o le GPIO, e le mafai ona e faʻapipiʻi faʻatasi le gaioiga e ala i le FlashPro Header poʻo le FlashPro5 Faʻapipiʻi, i luga o laupapa atinaʻe. Mo example: FlashPro Header poʻo FlashPro5 faʻapipiʻiina o loʻo avanoa e faʻafaigofie ai le debug e faʻaaoga ai le Identify poʻo le SmartDebug.
Ata 1-8. Debugging I luga o pine GPIO

Fuafuaga o masini e ala i pine GPIO
Ina ia lagolagoina le filifiliina o masini e tele e ala i le GPIO, le UJTAG_BYPASS parakalafa e tatau ona filifilia. Ona mafai lea ona fa'alauiloa fa'ailoga TCK, TMS, ma TRSTb i pito i luga. O fa'atonuga fa'atatau uma e iai TCK, TMS, ma TRSTb. E le o fa'aalia i lalo.
Ata 1-9. Fa'ameamea Fa'anofoina e ala i pine GPIO

I se faavae autu a JTAG filifili, o le TDO o se processor e fesootai i le TDI o se isi processor, ma e faaauau pea seia oo ina filifili uma processors, i lenei faiga. O le TDI o le masini muamua ma le TDO o le gaioiga mulimuli e fesoʻotaʻi i le JTAG fa'akomepiuta o lo'o fa'afilifiliina fa'agaioiga uma. O le JTAG faʻailoga mai le gaosiga o loʻo faʻasalalau atu i CoreJTAGDebug, i le mea e mafai ona nonoa ai. Afai e maeʻa le filifili i luga o le tele o masini, o le masini ma CoreJTAGDebug avea ma masini matai.

I se GPIO debug scenario, pe a le tuʻufaʻatasia se IR Code i masini taʻitasi, e faʻaaogaina se faʻamatalaga OpenOCD ua suia e filifili ai, o le a le masini o loʻo faʻaaogaina. O le OpenOCD script ua suia e filifili, po o fea le masini e faʻafefe. Mo se mamanu Mi-V, o le file e maua i le SoftConsole install nofoaga, i lalo o le openocd/scripts/board/microsemi-riscv.cfg. Mo isi processors, o le files e maua i le nofoaga openocd tutusa.
Fa'aaliga:  O le Debug Configuration filifiliga e manaʻomia foi ona faʻafouina, pe afai o le file ua toe faaigoa

Ata 1-10. Debug Configuration

Tatala le username-riscv-gpio-chain.cfg, o loʻo mulimuli mai o se example mea e tatau ona vaʻaia:

Ata 1-11. MIV Configuration File

O faʻatulagaga nei e aoga mo se masini e tasi e faʻapipiʻi ile GPIO. Mo le faʻapipiʻiina o se filifili, e manaʻomia le faʻaopoopoina o tulafono faʻaopoopo, ina ia tuʻuina atu masini e le faʻapipiʻiina i le ala ala.

Mo masini e lua i se filifili, o s neiample fa'atonuga ua fa'atinoina:

Ole mea lea e mafai ai ona fa'apipi'iina ole Fa'atonuga ole Fa'atonuga 1 ile tu'uina ole Fa'agasolo ole Fa'asolo ole 0 ile ala ole pasi. Ina ia debug le Target softcore Processor 0, o le poloaiga lenei e faʻaaogaina:

Fa'aaliga:  Pau lava le eseesega i le va o nei faʻasalalauga e lua o le punavai, lea e taʻua ai le Microsemi RISCV configuration file (microsemi-riscv.cfg) a le o le muamua, pe a debugging Target softcore Processor 0, poʻo le lua, pe a debugging Target Softcore Processor 1. Mo sili atu ma le lua masini i le filifili, faaopoopo jtag ua faaopoopo newtaps. Mo example, afai e tolu faʻagaioiga i se filifili, ona faʻaaogaina lea o le poloaiga lenei:

Ata 1-12. Example Debug System

Fa'afeso'ota'i

O vaega o lo'o mulimuli mai o lo'o fa'atalanoaina fa'amatalaga e feso'ota'i ai feso'ota'iga.

Fa'atutuga Parata

O filifiliga faʻatulagaina mo CoreJTAGDebug o loʻo faʻamatalaina i le laulau o loʻo i lalo. Afai e manaʻomia se faʻatulagaga e ese mai i le faaletonu, faʻaoga le pusa faʻatalanoaga o le Configuration i SmartDesign e filifili ai tau talafeagai mo filifiliga faʻapipiʻi.
Laulau 2-1. CoreJTAGFilifiliga Fa'asagaga Debug

Igoa	Va'aiga aoga	Fa'atonu	Fa'amatalaga
NUM_DEBUG_TGTS	1-16	1	Ole aofa'i o fa'amoemoega debug avanoa e ala ile FlashPro (UJTAG_DEBUG = 0) e 1-16. Ole numera ole fa'ailoga fa'apipi'i avanoa ile GPIO (UJTAG_DEBUG = 1) e 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR Code, tasi i le debug target. O le tau o lo'o fa'amaoti mai e tatau ona fa'apitoa i lenei fa'atatau o le debug. E na'o le TDO e fa'aosoina ai le fa'aoga o le tunnel e feso'ota'i ma lenei fa'ata'ita'iga fa'ata'atia, pe a fetaui mea o lo'o i totonu o le resitara IR ma le fa'ailoga IR.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x galuega faatino e feso'ota'i ile lalolagi atoa ole fa'agaioiga-maualalo URSTB gaioiga ole UJTAG macro.1: TGT_TRST galuega fa'atino e feso'ota'i totonu i se fa'aliliuga fa'alelalolagi fomu o le fa'agaoioiga-maualalo URSTB gaioiga o le UJTAG macro. E fa'aogaina se isi alagā'oa fa'alelalolagi pe a fa'atutu le fa'amaufa'ailoga i le 1 mo so'o se fa'ailoga fa'ailoga.
UJTAG_PALU	0-1	0	0: GPIO Debug ua le atoatoa, Debug e maua e ala i le FlashPro Header poʻo Faʻapipiʻi FlashPro5.1: GPIO Debug ua mafai, Debug e maua e ala i se tagata faʻaoga filifilia GPIO pine i luga o le laupapa.Fa'aaliga:  A maeʻa le Debugging e ala i le GPIO, o le faʻatonuga o le debug o loʻo mulimuli mai o loʻo faʻatinoina i le SoftConsole debug filifiliga: "-poloaiga "set FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG macro e filifilia pe a UJTAG_BYPASS = 0. 1: UJTAG_SEC macro e filifilia pe a UJTAG_BYPASS= 0.Fa'aaliga:  E na'o le PolarFire e fa'aoga ai lenei fa'ailoga. O lona uiga, AIGA = 26.

Fa'amatalaga Fa'ailoga
O le laulau o loʻo i lalo o loʻo lisiina ai faʻamatalaga faailo mo CoreJTAGDebug.
Laulau 2-2. CoreJTAGDebug I/O faailoilo

Igoa	Va'aiga aoga	Fa'atonu	Fa'amatalaga
NUM_DEBUG_TGTS	1-16	1	Ole aofa'i o fa'amoemoega debug avanoa e ala ile FlashPro (UJTAG_DEBUG = 0) e 1-16. Ole numera ole fa'ailoga fa'apipi'i avanoa ile GPIO (UJTAG_DEBUG = 1) e 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR Code, tasi i le debug target. O le tau o lo'o fa'amaoti mai e tatau ona fa'apitoa i lenei fa'atatau o le debug. E na'o le TDO e fa'aosoina ai le fa'aoga o le tunnel e feso'ota'i ma lenei fa'ata'ita'iga fa'ata'atia, pe a fetaui mea o lo'o i totonu o le resitara IR ma le fa'ailoga IR.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x galuega faatino e feso'ota'i ile lalolagi atoa ole fa'agaioiga-maualalo URSTB gaioiga ole UJTAG macro.1: TGT_TRST galuega fa'atino e feso'ota'i totonu i se fa'aliliuga fa'alelalolagi fomu o le fa'agaoioiga-maualalo URSTB gaioiga o le UJTAG macro. E fa'aogaina se isi alagā'oa fa'alelalolagi pe a fa'atutu le fa'amaufa'ailoga i le 1 mo so'o se fa'ailoga fa'ailoga.
UJTAG_PALU	0-1	0	0: GPIO Debug ua le atoatoa, Debug e maua e ala i le FlashPro Header poʻo Faʻapipiʻi FlashPro5.1: GPIO Debug ua mafai, Debug e maua e ala i se tagata faʻaoga filifilia GPIO pine i luga o le laupapa.Fa'aaliga:  A maeʻa le Debugging e ala i le GPIO, o le faʻatonuga o le debug o loʻo mulimuli mai o loʻo faʻatinoina i le SoftConsole debug filifiliga: "-poloaiga "set FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG macro e filifilia pe a UJTAG_BYPASS = 0. 1: UJTAG_SEC macro e filifilia pe a UJTAG_BYPASS= 0.Fa'aaliga:  E na'o le PolarFire e fa'aoga ai lenei fa'ailoga. O lona uiga, AIGA = 26.

Fa'amatalaga:

• O faʻailoga uma i le JTAG TAP ports lisi o loʻo i luga e tatau ona faʻalauiloa i pito i luga o ports i SmartDesign.
• O Taulaga SEC e na'o le taimi lava e maua ai le UJTAG_SEC_EN e mafai e ala i le CoreJTAGDebug's configuration GUI.
• Fa'aeteete lelei pe a fa'afeso'ota'i le fa'aoga EN_SEC. Afai e siitia le EN_SEC i se uafu pito i luga (mea fa'aoga pine), e tatau ona e mauaina le Configure I/O States During JTAG Vaega fa'apolokalame o Polokalama Design i le Libero tafe ma fa'amautinoa o le I/0 State (Na'o Galuega Fa'atino) mo le EN_SEC uafu ua seti i le 1.

Resitala Fa'afanua ma Fa'amatalaga

E leai ni resitala mo CoreJTAGDebug.

Alu Mea faigaluega

O vaega o lo'o mulimuli mai o lo'o talanoaina ai fa'amatalaga e feso'ota'i ai meafaigaluega.

Laisene

E le mana'omia se laisene e fa'aoga ai lenei IP Core ma Libero SoC.

RTL
O loʻo tuʻuina atu le tulafono RTL atoa mo le autu ma suʻega suʻega, faʻatagaina le autu e faʻapipiʻi faʻatasi ma SmartDesign. Fa'ata'ita'iga, Fa'asologa, ma Fa'atonu e mafai ona fa'atino i totonu o le Libero SoC.

SmartDesign
O se tasiample instantiated view o CoreJTAGDebug o loʻo faʻaalia i le ata o loʻo i lalo. Mo nisi fa'amatalaga i le fa'aogaina o le SmartDesign e fa'atino vave ma fa'atupu ai fatu, fa'asino ile Fa'aaogaina o DirectCore ile Libero® SoC User Guide.
Ata 4-1. SmartDesign CoreJTAGFa'ata'ita'iga Debug View faʻaaogaina JTAG Ulutala

Ata 4-2. SmartDesign CoreJTAGDebug Fa'ata'ita'iga fa'aaoga GPIO Pins

Fa'atonu CoreJTAGDebug i SmartDesign

O le autu e faʻapipiʻiina e faʻaaoga ai le GUI faʻatulagaina i SmartDesign. O se example o le GUI o loʻo faʻaalia i le ata o loʻo i lalo.
Ata 4-3. Fa'atonu CoreJTAGDebug i SmartDesign

Mo PolarFire, UJTAG_SEC filifilia le UJTAG_SEC macro nai lo le UJTAG macro pe a UJTAG_BYPASS ua le atoatoa. E le amanaiaina mo isi aiga uma.
Ole Numera o Debug Targets e mafai ona fa'atulagaina e o'o atu ile 16 fa'ailoga debug, fa'atasi ai ma UJTAG_BYPASS ua le atoatoa ma oʻo atu i le 4 faʻailoga faʻapipiʻi, ma le UJTAG_BYPASS ua mafai.
UJTAG_BYPASS filifili le fa'aogaina e ala ile UJTAG ma le ulutala FlashPro, ma fa'apipi'i e ala i pine GPIO.
Ole Target # IR Code ole JTAG IR Code na tu'uina atu i le fa'atonuga o le debug. E tatau ona avea lenei mea ma se tau tulaga ese i totonu o le va'aiga fa'amaoti i totonu Laulau 2-1.

Fa'ata'ita'iga tafe

O loʻo tuʻuina atu se suʻega faʻaoga faʻatasi ma CoreJTAGDebug. E fai fa'ata'ita'iga:

1. Filifili le faʻaogaina o le suʻega suʻega i totonu o le SmartDesign.
2. Kiliki Save and Generate i le Fausia pane. Filifili le su'ega a le tagata fa'aoga mai le Core Configuration GUI.

A faʻatupuina e SmartDesign le poloketi Libero, faʻapipiʻi le suʻega suʻega a le tagata files. E fa'atino le su'ega a le tagata fa'aoga:

1. Seti le a'a mamanu ile CoreJTAGDebug instantiation i le Libero design hierarchy pane.
2. Kiliki Verify Pre-Synthesized Design > Simulate i le faamalama Libero Design Flow. Ole mea lea e amata ai le ModelSim ma otometi le faʻataʻitaʻiga.

Fa'asologa i Libero

Fa'atino le Synthesis:

1. Kiliki le Synthesize icon i le Libero SoC Design Flow window e faʻapipiʻi ai le autu. I le isi itu, kiliki-matau le Synthesize filifiliga i le Design Flow window, ma filifili Tatala Interactively. O le fa'amalama o le Synthesis e fa'aalia ai le poloketi Synplify®.
2. Kiliki le fa'ailoga Run.
   Fa'aaliga: Mo RTG4, o loʻo i ai se faʻalavelave faʻafuaseʻi (SET) lapataiga faʻaitiitia, lea e mafai ona le amanaʻia ona o lenei IP e naʻo le faʻaaogaina mo faʻamoemoega atinaʻe ma o le a le faʻaaogaina i se siosiomaga faʻavevela.

Nofoaga-ma-Ala i Libero

A maeʻa le Synthesis, kiliki le Place and Route icon i Libero SoC e amata ai le tuʻuina atu.

Polokalama o masini

Afai o lo'o fa'aogaina le UJAG_SEC ma fa'atu le EN_SEC i le pito i luga o le taulaga (mea fa'aoga pine), e tatau ona e fa'aoga i le Configure I/O States During JTAG Vaega fa'apolokalame o Polokalama Design i le Libero tafe ma fa'amautinoa o le I/0 State (Na'o Galuega Fa'atino) mo le EN_SEC uafu ua seti i le 1.

O lenei faʻatulagaga e manaʻomia e faʻamautu ai le avanoa i le JTAG uafu mo masini reprogramming, aua o le tau fa'amalamalamaina Boundary Scan Register (BSR) e fa'asili i so'o se tulaga fa'apitoa i fafo i luga ole EN_SEC a'o toe fa'apolokalameina.

System Integration

O vaega o lo'o mulimuli mai o lo'o fa'atalanoaina ai fa'amatalaga e feso'ota'i fa'atasi.

Fuafuaga Tulaga Fa'atonu mo IGLOO2/RTG4

O le ata o loʻo i lalo o loʻo faʻaalia ai manaʻoga mo le faʻatinoina o le JTAG debugging o se softcore processor, o loʻo i totonu o le ie mai SoftConsole i le JTAG fa'aoga mo IGLOO2 ma RTG4 masini.
Ata 5-1. RTG4/IGLOO2 JTAG Debug Design

Fuafuaga Tulaga Fa'atonu mo SmartFusion2

O le ata o loʻo i lalo o loʻo faʻaalia ai manaʻoga mo le faʻatinoina o le JTAG debugging o se softcore processor, o loʻo i totonu o le ie mai SoftConsole i le JTAG fa'aoga mo masini SmartFusion2.
Ata 5-2. SmartFusion2 JTAG Debug Design

UJTAG_SEC

Mo le aiga PolarFire o masini, o lenei faʻasalalauga e mafai ai e le tagata faʻaoga ona filifili i le va o le UJTAG ma UJTAG_SEC, le UJTAG_SEC_EN parakalafa i le GUI o le a faʻaaogaina e filifili ai le mea e manaʻo ai.

O le ata o loʻo i lalo o loʻo faʻaalia ai se ata faigofie e faʻatusalia ai fesoʻotaʻiga faaletino o le UJTAG/UJTAG_SEC i PolarFire.

Ata 5-3. PolarFire UJTAG_SEC Macro

Fuafuaga Fa'agata

O mamanu ma CoreJTAGE mana'omia e Debug le talosaga ina ia mulimulita'i i tapula'a, i le fa'asologa o mamanu, mo le fa'atagaina o le su'esu'eina o taimi e fa'aoga i le vaega o le uati TCK.

Ina ia fa'aopoopo fa'agata:

1. Afai e faʻaaogaina le Faʻasaʻo Faʻaleleia i le Libero v11.7 poʻo le maualuga, kiliki-lua Faʻagata> Pulea Faʻalavelave i le DesignFlow window ma kiliki le Taimi taimi.
2. I le Taimi taimi o le Fa'atonu Pule fa'amalama, kiliki Fou e fatu ai se SDC fou file, ma faaigoa le file. O fa'agata Design e aofia ai fa'agata fa'apogai o le uati e mafai ona tu'uina i totonu o lenei SDC avanoa file.
3. Afai e faʻaaogaina le Classic Constraint i le Libero v11.7 poʻo le maualuga, kiliki-saʻo Fausia Faʻagata> Taimi Faʻatapulaʻaina, i le faʻamalama Faʻailoga Fuafuaga, ona kiliki lea Fausia Faʻagata Fou. E fausia ai se SDC fou file. O fa'alavelave mamanu e aofia ai fa'agata fa'apogai o le uati, lea o lo'o tu'uina i totonu o lenei SDC avanoa file.
4. Fa'atatau le vaitaimi TCK ma le afa vaitaimi. TCK ua seti i le 6 MHz pe a faia le debugging i le FlashPro, ma ua seti i le maualuga o taimi ole 30 MHz pe a lagolagoina le debugging e FlashPro5. A uma ona e fa'amae'aina lenei la'asaga, fa'aofi fa'agata nei ile SDC file:
   create_clock -igoa { TCK } \
   • vaitaimi TCK_PERIOD \
   • galu { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Mo example, o fa'agata nei o lo'o fa'aogaina mo se mamanu e fa'aogaina le TCK fa'avevesi o le 6 MHz.
     create_clock -igoa { TCK } \
   • vaitaimi 166.67 \
   • galu {0 83.33 } \ [ get_ports { TCK } ]
5. Faʻafesoʻotaʻi faʻalavelave uma files fa'atasi ma le Fa'asologa, Nofoaga-ma-Ala, ma Fa'amaumauga Taimi stage i totonu o le Pule Fa'atonu > Taimi taimi. E mae'a lea i le filifilia o pusa siaki fa'atatau mo le SDC files lea na fa'aofiina ai fa'alavelave

Toe Iloilo Tala'aga

Igoa o le Taulaga	Lautele	Fa'atonuga	Fa'amatalaga
JTAG Taulaga TAP
TDI	1	Ulufale	Fa'amatalaga Su'ega I. Fa'asologa o fa'amaumauga mai le TAP.
TCK	1	Ulufale	Su'ega Uati. Punavai o le uati i elemene faasolosolo uma i totonu o CoreJTAGDebug.
TMS	1	Ulufale	Filifili le Faiga Su'ega.
TDO	1	Tuuina atu	Su'e Fa'amatalaga i fafo. Fa'asologa o fa'amaumauga tu'u i le TAP.
TRSTB	1	Ulufale	Toe Toe Su'ega. Malosiaga maualalo toe seti fa'aoga mai TAP.
JTAG Sini X Taulaga
TGT_TDO_x	1	Ulufale	Fa'amatalaga su'ega mai le fa'ailoga fa'atatau x i le TAP. Feso'ota'i i le uafu TDO sini.
TGT_TCK_x	1	Tuuina atu	Fa'ata'ita'i le Uati fa'atino e fa'aleaga le fa'amoemoe x. O lo'o fa'alauiloa le TCK i se upega fa'alelalolagi maualalo i totonu ole CoreJTAGDebug.
TGT_TRST_x	1	Tuuina atu	Toe Fa'atonuga-Mauluga Su'ega. Fa'aaoga pe a TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Tuuina atu	Active-Low Toe Seti Su'ega. Fa'aaoga pe a TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Tuuina atu	Faiga Su'ega Filifili mea e fai e fa'aleaga le fa'amoemoe x.
TGT_TDI_x	1	Tuuina atu	Fa'amatalaga Su'ega I. Fa'asologa o fa'amatalaga fa'aulu mai le debug target x.
UJTAG_BYPASS_TCK_x	1	Ulufale	Su'e le uati fa'aoga e fa'aleaga ai le sini x mai le pine GPIO.
UJTAG_BYPASS_TMS_x	1	Ulufale	Faiga Su'ega Filifili e fa'aleaga le sini x mai le pine GPIO.
UJTAG_BYPASS_TDI_x	1	Ulufale	Su'ega Fa'amatalaga I totonu, Fa'amatalaga Fa'asologa e fa'aleaga le fa'atatau x mai le pine GPIO.
UJTAG_BYPASS_TRSTB_x	1	Ulufale	Toe Toe Su'ega. Toe seti le mea e fa'aoga e debug target x mai le pine GPIO.
UJTAG_BYPASS_TDO_x	1	Tuuina atu	Su'ega Fa'amatalaga Out, Fa'amaumauga Fa'asologa mai le fa'ailoga fa'atatau x mai le pine GPIO.
SEC Taulaga
EN_SEC	1	Ulufale	Fa'aola le Saogalemu. Fa'ataga le mamanu a le tagata e fa'aoga ai le TDI ma le TRSTB i fafo i le TAP.Fa'aeteete: Fa'aeteete lelei pe a fa'afeso'ota'i lenei uafu. Va'ai le fa'amatalaga o lo'o i lalo ma Polokalama Meafaigaluega mo nisi fa'amatalaga.
TDI_SEC	1	Ulufale	TDI Saogalemu soloia. Fa'ato'a fa'aoga le TDI i fafo ile TAP pe a maualuga le EN_SEC.
TRSTB_SEC	1	Ulufale	TRSTB Puipuiga malu. Fa'asolo le fa'aoga TRSTB i fafo i le TAP pe a maualuga SEC_EN.
UTRTB	1	Tuuina atu	Su'ega Toe Seti Mataitu
UTMS	1	Tuuina atu	Faiga Su'ega Filifili Mataitu

Le Microchip Webnofoaga

Microchip e maua le lagolago i luga ole laiga e ala i la matou webnofoaga i www.microchip.com/. Lenei web'upega tafa'ilagi e fa'aoga e fai ai files ma fa'amatalaga faigofie ona maua e tagata fa'atau. O nisi o mea e maua e aofia ai:

• Lagolago oloa - Pepa faʻamatalaga ma mea sese, faʻamatalaga talosaga ma samppolokalame, punaoa mamanu, ta'iala a le tagata fa'aoga ma pepa lagolago mo meafaigaluega, fa'asalalauga fou fa'akomepiuta ma polokalama fa'amaumauga
• Lagolago Fa'atekinisi Lautele - Fesili e masani ona fesiligia (FAQs), talosaga lagolago faʻapitoa, vaega faʻatalanoaga i luga ole laiga, Microchip design paaga polokalame lisi sui auai
• Pisinisi a Microchip - Filifilia oloa ma taʻiala faʻatonu, faʻasalalauga lata mai a Microchip, lisi o semina ma mea tutupu, lisi o ofisa faʻatau Microchip, tufatufaina ma sui fale gaosi oloa

Au'aunaga Fa'asilasilaga Suiga o Mea

O le auaunaga fa'asilasilaga suiga o oloa a Microchip e fesoasoani e fa'amautu ai tagata fa'atau i oloa Microchip. O le a maua e le au fai saofaga le faʻamatalaga imeli i soʻo se taimi e iai suiga, faʻafouga, toe teuteuga poʻo mea sese e fesoʻotaʻi ma se aiga o oloa faʻapitoa poʻo meafaigaluega atinaʻe e fiafia i ai.

Ina ia lesitala, alu i www.microchip.com/pcn ma mulimuli i faatonuga mo le resitalaina o le Customer Support  O tagata fa'aoga o oloa Microchip e mafai ona maua fesoasoani e ala i le tele o auala:

• Fa'asoa po'o le Sui
• Ofisa Fa'atauga Fa'alotoifale
• Embedded Solutions Engineer (ESE) Lagolago Fa'ainisinia E tatau i tagata fa'atau oloa ona fa'afeso'ota'i le latou tufatufaina, sui po'o le ESE mo le lagolago. O loʻo avanoa foʻi ofisa faʻatau i le lotoifale e fesoasoani i tagata faʻatau. O se lisi o ofisa fa'atau ma nofoaga o lo'o aofia i totonu o lenei pepa.

E maua le lagolago fa'apitoa e ala ile webnofoaga i: www.microchip.com/support

Fa'ailoga Puipuiga o Fa'ailoga Fa'atonu a Microchip

Manatua faʻamatalaga o loʻo i lalo o le faʻaogaina o le puipuiga o tulafono i masini Microchip:

• O oloa Microchip e fetaui ma faʻamatalaga o loʻo i totonu o la latou Pepa Faʻamatalaga Microchip.
• E talitonu Microchip o lona aiga o oloa e malupuipuia pe a faʻaaogaina i le faʻamoemoega ma i lalo o tulaga masani.
• O lo'o i ai auala le fa'amaoni ma atonu e le tusa ai ma le tulafono o lo'o fa'aogaina i taumafaiga e soli le tulafono fa'apitoa e puipuia ai masini Microchip. Matou te talitonu o nei metotia e manaʻomia ai le faʻaogaina o oloa Microchip i se auala i fafo atu o faʻamatalaga faʻaogaina o loʻo i totonu o Pepa Faʻamatalaga a Microchip. O taumafaiga e soli nei tulafono tau puipuiga, e foliga mai, e le mafai ona ausia e aunoa ma le solia o aia tatau tau meatotino a le Microchip.
• Microchip e naunau e galulue ma soʻo se tagata faʻatau e popole i le faʻamaoni o lana tulafono.
• E le mafai e le Microchip poʻo se isi mea gaosi semiconductor ona faʻamaonia le saogalemu o lana tulafono. O le puipuiga o tulafono laiti e le o lona uiga tatou te faʻamautinoa o le oloa e "le mafai ona motusia." O le puipuiga o tulafono laiti o lo'o fa'asolosolo pea. O matou i le Microchip o lo'o naunau e fa'aauau le fa'aleleia atili o le puipuiga o tulafono fa'apitoa oa matou oloa. O taumafaiga e talepe le vaega ole puipuiga ole Microchip atonu ose soliga ole Digital Millennium Copyright Act. Afai o ia gaioiga e fa'atagaina ai le avanoa e le'i fa'atagaina i lau polokalama po'o isi galuega ua puletaofia, e ono iai sau aiā tatau e su'e ai se toomaga i lalo o lena Tulafono.

Faasilasilaga Faaletulafono

O fa'amatalaga o lo'o i totonu o lenei fa'asalalauga ua tu'uina atu mo le fa'amoemoe e tasi o le mamanuina ma le fa'aogaina o oloa Microchip. O fa'amatalaga e uiga i fa'aoga masini ma mea faapena e tu'uina atu mo na'o lou fa'amalieina ma e ono suia i fa'afouga. O lau matafaioi le faʻamautinoa o lau talosaga e fetaui ma au faʻamatalaga.
O LENEI FAʻAMATALAGA E TUUINA E MICROCHIP "AS IS". E LEAI FAIA E LE MICROCHIP ni sui
PO'O TAGATA FA'AVAE O SO'O SE IUIGA PE FA'AMANATU PE FA'ATA'I, TUSI PO'O LE TUU, TULAFONO.
POO I ISI ISI, E FAI I FA'amatalaga e aofia ai ae le tapula'a i so'o se fa'aaliga.
FA'AALIGA O LE LE'I SULAGA, MAFAGA FA'A'O'O'OGA, MA LE FA'AMATALAGA MO SE FA'AMATALAGA PO'O FA'AVAE FA'AVAE E FA'ASA'I I ONA TU'UGA, UIGA, PO'O LE FA'AIGA. E LEAI SE MEA E TATAU AI MICROCHIP MO SO'O SE FA'AMATALAGA, FA'AMATALAGA, FA'ASA'O, FAAMATALAGA PO'O LE AGA'I, FA'AFIA, TAU PO'O LE TU'U'UINA O SO'O SE I'IGA PO'O SO'O SE FA'AMATALAGA PO'O LONA FA'A'OGA, PE'O Ē FEAGA'I, E tusa lava pe fa'aletonu. POO LE FA'AMA'IA E MAFAI ILOA. I LE AGATOGA FA'AALIGA E LE TULAFONO, O LE UMA AOFA'IGA A MICROCHIP I TOTOGI UMA I SO'O SE AUALA E FA'AIGA I LE FA'AMATALAGA POO LONA FA'A'OGA E LE'A LOLOA I LE TOTOGI O TOTOGI, AFAI E IAI, NA E TOTOGI SA'O I LE MICROCHIP MO LE FA'AMATALAGA. O le fa'aogaina o masini Microchip i le tausiga o le ola ma/po'o le saogalemu o lo'o i le tulaga lamatia o le tagata fa'atau, ma e malie le tagata fa'atau e puipuia, fa'aleaga ma taofia Microchip le afaina mai so'o se mea leaga, tagi, suti, po'o tupe alu e mafua mai i lea fa'aoga. E leai ni laisene e tu'uina atu, fa'aalia po'o se isi mea, i lalo o so'o se Microchip aia tatau tau le atamai se'i vagana ua ta'ua.

AMERIKA	ASIA/ PASIFIK	ASIA/ PASIFIK	Europa
Ofisa Autasi2355 Sisifo Chandler Blvd. Chandler, AZ 85224-6199Telefoni: 480-792-7200Fax: 480-792-7277 Lagolago Fa'ainisinia: www.microchip.com/support Web tuatusi: www.microchip.com AtlantaDuluth, GATEL: 678-957-9614Fax: 678-957-1455Austin, TXTelefoni: 512-257-3370Boston Westborough, MA Telefoni: 774-760-0087Fax: 774-760-0088ChicagoItasca, ILTel: 630-285-0071Fax: 630-285-0075DallasAddison, TXTel: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTelefoni: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tele: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tele: 951-273-7800Raleigh, NCTelefoni: 919-844-7510Niu Ioka, NYTelefoni: 631-435-6000San Jose, CATelefoni: 408-735-9110Telefoni: 408-436-4270Kanata - TorontoTelefoni: 905-695-1980Fax: 905-695-2078	Ausetalia – SiniTelefoni: 61-2-9868-6733Saina - BeijingTelefoni: 86-10-8569-7000Saina – ChengduTelefoni: 86-28-8665-5511Saina – ChongqingTelefoni: 86-23-8980-9588Saina – DongguanTelefoni: 86-769-8702-9880Saina – GuangzhouTelefoni: 86-20-8755-8029Saina – HangzhouTelefoni: 86-571-8792-8115Saina - Hong Kong SARTelefoni: 852-2943-5100Saina – NanjingTelefoni: 86-25-8473-2460Saina – QingdaoTelefoni: 86-532-8502-7355Saina – ShanghaiTelefoni: 86-21-3326-8000Saina – ShenyangTelefoni: 86-24-2334-2829Saina – ShenzhenTelefoni: 86-755-8864-2200Saina – SuzhouTelefoni: 86-186-6233-1526Saina - WuhanTelefoni: 86-27-5980-5300Saina – XianTelefoni: 86-29-8833-7252Saina – XiamenTelefoni: 86-592-2388138Saina – ZhuhaiTelefoni: 86-756-3210040	Initia – BangaloreTelefoni: 91-80-3090-4444Initia – New DelhiTelefoni: 91-11-4160-8631Initia - PuneTelefoni: 91-20-4121-0141Iapani - OsakaTelefoni: 81-6-6152-7160Iapani - TokyoTelefoni: 81-3-6880-3770Korea – DaeguTelefoni: 82-53-744-4301Korea – SeoulTelefoni: 82-2-554-7200Meleisia – Kuala LumpurTelefoni: 60-3-7651-7906Meleisia – PenangTelefoni: 60-4-227-8870Filipaina – ManilaTelefoni: 63-2-634-9065SingaporeTelefoni: 65-6334-8870Taiuani – Hsin ChuTelefoni: 886-3-577-8366Taiuani – KaohsiungTelefoni: 886-7-213-7830Taiuani – TaipeiTelefoni: 886-2-2508-8600Taialani – BangkokTelefoni: 66-2-694-1351Vietnam – Ho Chi MinhTelefoni: 84-28-5448-2100	Ausetalia – UeleseTel: 43-7242-2244-39Fax: 43-7242-2244-393Tenimaka – CopenhagenTel: 45-4485-5910Fax: 45-4485-2829Finelani – EspooTelefoni: 358-9-4520-820Farani – ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Siamani – GarchingTelefoni: 49-8931-9700Siamani – HaanTelefoni: 49-2129-3766400Siamani – HeilbronnTelefoni: 49-7131-72400Siamani – KarlsruheTelefoni: 49-721-625370Siamani – MunichTel: 49-89-627-144-0Fax: 49-89-627-144-44Siamani – RosenheimTelefoni: 49-8031-354-560Isaraelu – Ra’ananaTelefoni: 972-9-744-7705Italia – MilanTel: 39-0331-742611Fax: 39-0331-466781Italia – PadovaTelefoni: 39-049-7625286Netherlands – DrunenTel: 31-416-690399Fax: 31-416-690340Nouei – TrondheimTelefoni: 47-72884388Polani – WarsawTelefoni: 48-22-3325737Romania – BucharestTel: 40-21-407-87-50Sepania - MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Suetena – GothenbergTel: 46-31-704-60-40Suetena - StockholmTelefoni: 46-8-5090-4654Peretania - WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Pepa / Punaoa

Microchip Tekonolosi CoreJTAGDebug Processors [pdf] Taiala mo Tagata Fa'aoga CoreJTAGDebug Processors, CoreJTAGDebug, Processors

Fa'asinomaga

• Tusi Taiala