Microchiptechnologie Core JTAG Foutopsporingsprocessors Gebruikershandleiding

Invoering

Kern JTAG Debug v4.0 vergemakkelijkt de verbinding van Joint Test Action Group (JTAG) compatibele soft core-processors naar de JTAG TAP- of GPIO-pinnen (General Purpose Input/Output) voor foutopsporing. Deze IP-kern vergemakkelijkt het debuggen van maximaal 16 soft core-processors binnen één apparaat, en biedt ook ondersteuning voor het debuggen van processors op vier afzonderlijke apparaten via GPIO.

Functies

KernJTAGDebug heeft de volgende belangrijke kenmerken:

• Biedt de stof toegang tot de JTAG interface via de JTAG TIK.
• Biedt de stof toegang tot de JTAG interface via de GPIO-pinnen.
• Configureert de IR-codeondersteuning voor de JTAG tunnelen.
• Ondersteunt het koppelen van meerdere apparaten via de JTAG TIK.
• Ondersteunt foutopsporing met meerdere processors.
• Bevordert afzonderlijke klok- en resetsignalen naar de routeringsbronnen met lage scheefheid.
• Ondersteunt zowel actief-laag als actief-hoog doelresetten.
• Ondersteunt de JTAG Beveiligingsmonitorinterface (UJTAG_SEC) voor PolarFire-apparaten.

Kernversie
Dit document is van toepassing op CoreJTAGFoutopsporing v4.0

Ondersteunde gezinnen

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLO
• IGLOOe/+

Apparaatgebruik en prestaties

Gebruiks- en prestatiegegevens worden in de volgende tabel weergegeven voor de ondersteunde apparaatfamilies. De gegevens in deze tabel zijn slechts indicatief. Het algehele apparaatgebruik en de prestaties van de kern zijn systeemafhankelijk.
Tabel 1. Apparaatgebruik en prestaties

Familie	Tegels opeenvolgend	Combinatoriaal	Totaal	Gebruik Apparaat	Totaal %	Prestaties (MHz)
PolarVuur	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Opmerking: De gegevens in deze tabel zijn verkregen met behulp van de Verilog RTL met typische synthese- en lay-outinstellingen op -1-onderdelen. Parameters op het hoogste niveau of generieke geneesmiddelen bleven op de standaardinstellingen staan.

Functionele beschrijving

KernJTAGDebug gebruikt de UJTAG harde macro om toegang te bieden tot de JTAG interface van de FPGA-fabric. De UJTAG harde macro vergemakkelijkt het aansluiten op de uitgang van de MSS- of ASIC TAP-controller vanuit de fabric. Slechts één exemplaar van de UJTAG macro is toegestaan ​​in de stof.
Figuur 1-1. KernJTAGBlokdiagram debuggen

KernJTAGDebug bevat een instantiatie van de uj_jtag tunnelcontroller, die een JTAG tunnelcontroleur om JTAG tunneling tussen een FlashPro-programmeur en een doel-softcore-processor. De softcore-processor is verbonden via de speciale FPGA's JTAG interface-pinnen. IR-scans van de JTAG interface zijn niet toegankelijk in de FPGA-structuur. Daarom is het tunnelprotocol vereist om IR- en DR-scans naar het foutopsporingsdoel te vergemakkelijken, dat de industriestandaard JTAG koppel. De tunnelcontroller decodeert het tunnelpakket dat wordt overgedragen als een DR-scan en genereert een resulterende IR- of DR-scan, gebaseerd op de inhoud van het tunnelpakket en de inhoud van het IR-register dat via UIREG wordt geleverd. De tunnelcontroller decodeert ook het tunnelpakket, wanneer de inhoud van het IR-register overeenkomt met de IR-code.

Figuur 1-2. Tunnelpakketprotocol

Een configuratieparameter biedt configuratie van de IR-code die door de tunnelcontroller wordt gebruikt. Om het debuggen van meerdere softcore-processors binnen één ontwerp te vergemakkelijken, is het aantal geïnstantieerde tunnelcontrollers configureerbaar van 1-16, wat een J oplevertTAG compatibele interface voor elke doelprocessor. Deze doelprocessors zijn elk adresseerbaar via een unieke IR-code die is ingesteld op het moment van instantiatie.

Een CLKINT- of BFR-buffer wordt geïnstantieerd op de TGT_TCK-regel van elke debug-interface van de doelprocessor.

De URSTB-lijn van de UJTAG macro (TRSTB) wordt gepromoveerd tot een mondiale hulpbron binnen CoreJTAGFoutopsporing. Er wordt een optionele omvormer op de TGT_TRST-lijn binnen CoreJ geplaatstTAGDebug voor verbinding met een debug-doel, dat vervolgens naar verwachting wordt verbonden met een active-high reset-bron. Het wordt geconfigureerd wanneer wordt aangenomen dat het binnenkomende TRSTB-signaal van de JTAG TAP is actief laag. Als deze configuratie een of meer foutopsporingsdoelen vereist, wordt er een extra globale routeringsbron verbruikt.

De URSTB-lijn van de UJTAG macro (TRSTB) wordt gepromoveerd tot een mondiale hulpbron binnen CoreJTAGFoutopsporing. Er wordt een optionele omvormer op de TGT_TRST-lijn binnen CoreJ geplaatstTAGDebug voor verbinding met een debug-doel, dat vervolgens naar verwachting wordt verbonden met een active-high reset-bron. Het wordt geconfigureerd wanneer wordt aangenomen dat het binnenkomende TRSTB-signaal van de JTAG TAP is actief laag. TGT_TRSTN is de standaard actieve lage uitvoer voor het foutopsporingsdoel. Als deze configuratie een of meer foutopsporingsdoelen vereist, wordt er een extra globale routeringsbron verbruikt.

Figuur 1-3. KernJTAGDebug seriële gegevens en klokken

Apparaatketening

Raadpleeg de gebruikershandleidingen voor FPGA-programmering voor het specifieke ontwikkelbord of de specifieke familie. Elk ontwikkelbord kan op verschillende volumes werkentages, en u kunt ervoor kiezen om te verifiëren of dit mogelijk is met hun ontwikkelingsplatforms. Als u meerdere ontwikkelborden gebruikt, zorg er dan voor dat ze een gemeenschappelijke basis hebben.

Via FlashPro-header
Om de koppeling van meerdere apparaten in de fabric te ondersteunen met behulp van de FlashPro-header, kunnen meerdere exemplaren van uj_jtag nodig. Deze versie van de core biedt toegang tot maximaal 16 cores zonder de noodzaak om uj_j handmatig te instantiërentag. Elke kern heeft een unieke IR-code (van 0x55 tot 0x64) die toegang biedt tot de specifieke kern die overeenkomt met de ID-code.

Figuur 1-4. Meerdere processors in één apparaat Eén apparaat

Om CoreJ te gebruikenTAGFoutopsporing op meerdere apparaten; een van de apparaten moet de master worden. Dit apparaat bevat de CoreJTAGDebug-kern. Elke processor wordt dan als volgt aangesloten:
Figuur 1-5. Meerdere processors op twee apparaten

Om een ​​kern op een ander bord te debuggen, gebruikt de JTAG signalen van CoreJTAGDebug wordt gepromoveerd tot pinnen op het hoogste niveau in SmartDesign. Deze worden vervolgens verbonden met de JTAG signalen rechtstreeks op de processor.
Opmerking: Een KernJTAGDebuggen is in het tweede bordontwerp optioneel. Merk op dat de UJ_JTAG macro en de FlashPro-header zijn ongebruikt in het tweede bordontwerp.

Om een ​​processor voor foutopsporing in SoftConsole te selecteren, klikt u op de foutopsporingsconfiguraties en vervolgens op het tabblad Debugger.

De opdracht, weergegeven in de volgende afbeelding, wordt uitgevoerd.

Figuur 1-6. Debugger-configuratie UJ_JTAG_IRCODE

De UJ_JTAG_IRCODE kan worden gewijzigd, afhankelijk van welke processor u aan het debuggen bent. Bijvoorbeeldample: om een ​​processor in Device 0, de UJ_J, te debuggenTAG_IRCODE kan worden ingesteld op 0x55 of 0x56.

Via GPIO
Om fouten via GPIO te debuggen, moet de parameter UJTAG _BYPASS is geselecteerd. Eén en vier kernen kunnen worden opgespoord via GPIO-headers of pinnen. Om een ​​foutopsporingssessie uit te voeren met GPIO's van SoftConsole v5.3 of hoger, moet de foutopsporingsconfiguratie als volgt worden ingesteld:
Figuur 1-7. Debugger-configuratie GPIO

Opmerking: Als u debugt via GPIO, kunt u niet tegelijkertijd de processor debuggen via de FlashPro Header of de Embedded FlashPro5 op de ontwikkelborden. Bijvoorbeeldample: FlashPro Header of Embedded FlashPro5 zijn beschikbaar om debuggen te vergemakkelijken met behulp van Identity of SmartDebug.
Figuur 1-8. Foutopsporing via GPIO-pinnen

Apparaatkoppeling via GPIO-pinnen
Om de koppeling van meerdere apparaten via GPIO te ondersteunen, heeft de UJTAGDe parameter _BYPASS moet worden geselecteerd. Vervolgens kunnen de TCK-, TMS- en TRSTb-signalen worden gepromoveerd naar poorten op het hoogste niveau. Alle doelprocessors hebben TCK, TMS en TRSTb. Deze zijn hieronder niet weergegeven.
Figuur 1-9. Apparaatkoppeling via GPIO-pinnen

In een basis JTAG keten wordt de TDO van een processor verbonden met de TDI van een andere processor, en dit gaat door totdat alle processors op deze manier aan elkaar zijn gekoppeld. De TDI van de eerste processor en de TDO van de laatste processor zijn verbonden met de JTAG programmeur die alle processors aan elkaar koppelt. De JTAG signalen van de processors worden naar CoreJ gerouteerdTAGDebug, waar ze kunnen worden geketend. Als de koppeling tussen meerdere apparaten is voltooid, wordt het apparaat met CoreJTAGDebug wordt het hoofdapparaat.

In een GPIO-foutopsporingsscenario, waarbij aan elke processor geen IR-code is toegewezen, wordt een aangepast OpenOCD-script gebruikt om te selecteren welk apparaat wordt opgespoord. Een OpenOCD-script wordt aangepast om te selecteren op welk apparaat fouten worden opgespoord. Voor een Mi-V-ontwerp is de file is te vinden op de SoftConsole-installatielocatie, onder openocd/scripts/board/microsemi-riscv.cfg. Voor de andere processors geldt de files worden gevonden op dezelfde openocd-locatie.
Opmerking:  De opties voor de foutopsporingsconfiguratie moeten ook worden bijgewerkt als de file wordt hernoemd

Figuur 1-10. Foutopsporingsconfiguratie

Open gebruikersnaam-riscv-gpio-chain.cfg, het volgende is een example van wat je moet zien:

Figuur 1-11. MIV-configuratie File

De volgende instellingen werken voor foutopsporing op één apparaat via GPIO. Voor het debuggen van een keten moeten extra commando's worden toegevoegd, zodat de apparaten die niet worden gedebugd in de bypass-modus worden gezet.

Voor twee processors in een keten gelden de volgende sample-commando wordt uitgevoerd:

Dit maakt het debuggen van doel-softcore-processor 1 mogelijk door doel-softcore-processor 0 in de bypass-modus te zetten. Om de Target softcore Processor 0 te debuggen, wordt de volgende opdracht gebruikt:

Opmerking:  Het enige verschil tussen deze twee configuraties is dat de bron, die de Microsemi RISCV-configuratie aanroept file (microsemi-riscv.cfg) komt ofwel op de eerste plaats bij het debuggen van fouten in Target Softcore Processor 0, of op de tweede plaats bij het debuggen van Target Softcore Processor 1. Voor meer dan twee apparaten in de keten, extra jtag newtaps is toegevoegd. Bijvoorbeeldample, als er drie processors in een keten zijn, wordt het volgende commando gebruikt:

Figuur 1-12. Example Debug-systeem

Interface

In de volgende secties wordt interfacegerelateerde informatie besproken.

Configuratieparameters

De configuratieopties voor CoreJTAGFoutopsporing wordt beschreven in de volgende tabel. Als een andere configuratie dan de standaardconfiguratie vereist is, gebruikt u het dialoogvenster Configuratie in SmartDesign om de juiste waarden voor de configureerbare opties te selecteren.
Tabel 2-1. KernJTAGConfiguratie-opties voor foutopsporing

Naam	Geldig bereik	Standaard	Beschrijving
NUM_DEBUG_TGTS	1-16	1	Het aantal beschikbare foutopsporingsdoelen via FlashPro (UJTAG_DEBUG = 0) is 1-16. Het aantal beschikbare foutopsporingsdoelen via GPIO (UJTAG_DEBUG = 1) is 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR-code, één per foutopsporingsdoel. De opgegeven waarde moet uniek zijn voor dit foutopsporingsdoel. De tunnelcontroller die bij deze debug-doelinterface hoort, stuurt alleen TDO en de doel-debug-interface aan, wanneer de inhoud van het IR-register overeenkomt met deze IR-code.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x-uitvoer is verbonden met een globale vorm van de actief-lage URSTB-uitvoer van de UJTAG macro.1: TGT_TRST-uitvoer is intern verbonden met een globale omgekeerde vorm van de actief-lage URSTB-uitvoer van de UJTAG macro. Er wordt een extra globale routeringsbron verbruikt als deze parameter is ingesteld op 1 voor een foutopsporingsdoel.
UJTAG_BYPASS	0-1	0	0: GPIO Debug is uitgeschakeld, Debug is beschikbaar via de FlashPro Header of Embedded FlashPro 5.1: GPIO Debug is ingeschakeld, Debug is beschikbaar via door de gebruiker geselecteerde GPIO-pinnen op het bord.Opmerking:  Wanneer het debuggen via GPIO wordt gedaan, wordt het volgende debug-commando uitgevoerd in de debug-opties van SoftConsole: “—commando “set FPGA_TAP N”“.
UJTAG_SEC_EN	0-1	0	0: UJTAG macro is geselecteerd als UJTAG_BYPASS = 0. 1: UJTAG_SEC macro is geselecteerd als UJTAG_BYPASS= 0.Opmerking:  Deze parameter is alleen van toepassing op PolarFire. Dat wil zeggen, FAMILIE = 26.

Signaalbeschrijvingen:
De volgende tabel bevat de signaalbeschrijvingen voor CoreJTAGFoutopsporing.
Tabel 2-2. KernJTAGDebug I/O-signalen

Naam	Geldig bereik	Standaard	Beschrijving
NUM_DEBUG_TGTS	1-16	1	Het aantal beschikbare foutopsporingsdoelen via FlashPro (UJTAG_DEBUG = 0) is 1-16. Het aantal beschikbare foutopsporingsdoelen via GPIO (UJTAG_DEBUG = 1) is 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR-code, één per foutopsporingsdoel. De opgegeven waarde moet uniek zijn voor dit foutopsporingsdoel. De tunnelcontroller die bij deze debug-doelinterface hoort, stuurt alleen TDO en de doel-debug-interface aan, wanneer de inhoud van het IR-register overeenkomt met deze IR-code.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x-uitvoer is verbonden met een globale vorm van de actief-lage URSTB-uitvoer van de UJTAG macro.1: TGT_TRST-uitvoer is intern verbonden met een globale omgekeerde vorm van de actief-lage URSTB-uitvoer van de UJTAG macro. Er wordt een extra globale routeringsbron verbruikt als deze parameter is ingesteld op 1 voor een foutopsporingsdoel.
UJTAG_BYPASS	0-1	0	0: GPIO Debug is uitgeschakeld, Debug is beschikbaar via de FlashPro Header of Embedded FlashPro 5.1: GPIO Debug is ingeschakeld, Debug is beschikbaar via door de gebruiker geselecteerde GPIO-pinnen op het bord.Opmerking:  Wanneer het debuggen via GPIO wordt gedaan, wordt het volgende debug-commando uitgevoerd in de debug-opties van SoftConsole: “—commando “set FPGA_TAP N”“.
UJTAG_SEC_EN	0-1	0	0: UJTAG macro is geselecteerd als UJTAG_BYPASS = 0. 1: UJTAG_SEC macro is geselecteerd als UJTAG_BYPASS= 0.Opmerking:  Deze parameter is alleen van toepassing op PolarFire. Dat wil zeggen, FAMILIE = 26.

Opmerkingen:

• Alle signalen in de JTAG De bovenstaande TAP-poortenlijst moet worden gepromoveerd tot poorten op het hoogste niveau in SmartDesign.
• De SEC-poorten zijn alleen beschikbaar als UJTAG_SEC_EN wordt ingeschakeld via CoreJTAGDebug-configuratie-GUI.
• Wees bijzonder voorzichtig bij het aansluiten van de EN_SEC-ingang. Als EN_SEC wordt gepromoveerd tot een poort op het hoogste niveau (apparaatinvoerpin), moet u toegang krijgen tot I/O-staten configureren tijdens JTAG Programmeringsgedeelte van Programmaontwerp in de Libero-stroom en zorg ervoor dat de I/0-status (alleen uitvoer) voor de EN_SEC-poort is ingesteld op 1.

Registreer kaart en beschrijvingen

Er zijn geen registers voor CoreJTAGFoutopsporing.

Gereedschapsstroom

In de volgende secties wordt informatie over de toolflow besproken.

Licentie

Om deze IP Core te gebruiken met Libero SoC is geen licentie vereist.

RTL
Voor de core en testbanken wordt volledige RTL-code geleverd, waardoor de core met SmartDesign kan worden geïnstantieerd. Simulatie, synthese en lay-out kunnen worden uitgevoerd binnen Libero SoC.

SmartOntwerp
een example geïnstantieerd view van CoreJTAGDebuggen wordt weergegeven in de volgende afbeelding. Voor meer informatie over het gebruik van SmartDesign voor het instantiëren en genereren van kernen raadpleegt u de Gebruikershandleiding van DirectCore in Libero® SoC.
Figuur 4-1. SmartDesign CoreJTAGFoutopsporingsinstantie View met behulp van JTAG Koptekst

Figuur 4-2. SmartDesign CoreJTAGFoutopsporing in instantie met behulp van GPIO-pinnen

CoreJ configurerenTAGFoutopsporing in SmartDesign

De kern wordt geconfigureerd met behulp van de configuratie-GUI in SmartDesign. Een exampbestand van de GUI wordt weergegeven in de volgende afbeelding.
Figuur 4-3. CoreJ configurerenTAGFoutopsporing in SmartDesign

Voor PolarFire, UJTAG_SEC selecteert de UJTAG_SEC-macro in plaats van de UJTAG macro wanneer UJTAG_BYPASS is uitgeschakeld. Voor alle andere gezinnen wordt het genegeerd.
Het aantal foutopsporingsdoelen kan worden geconfigureerd tot maximaal 16 foutopsporingsdoelen, met UJTAG_BYPASS uitgeschakeld en maximaal 4 debug-doelen, met UJTAG_BYPASS ingeschakeld.
UJTAG_BYPASS selecteert foutopsporing via UJTAG en de FlashPro-header, en foutopsporing via GPIO-pinnen.
De doelnr. IR-code is de JTAG IR-code gegeven aan het foutopsporingsdoel. Dit moet een unieke waarde zijn binnen het bereik dat is opgegeven in Tabel 2-1.

Simulatiestromen

Bij CoreJ wordt een gebruikerstestbank meegeleverdTAGFoutopsporing. Simulaties uitvoeren:

1. Selecteer de gebruikerstestbankstroom binnen SmartDesign.
2. Klik op Opslaan en genereren in het deelvenster Genereren. Selecteer de gebruikerstestbench in de Core Configuration GUI.

Wanneer SmartDesign het Libero-project genereert, installeert het de gebruikerstestbench fileS. Om de gebruikerstestbank uit te voeren:

1. Stel de ontwerproot in op CoreJTAGFoutopsporingsinstantie in het deelvenster Libero-ontwerphiërarchie.
2. Klik op Vooraf samengesteld ontwerp verifiëren > Simuleren in het Libero Design Flow-venster. Hierdoor wordt ModelSim gestart en wordt de simulatie automatisch uitgevoerd.

Synthese in Libero

Synthese uitvoeren:

1. Klik op het Synthesize-pictogram in het Libero SoC Design Flow-venster om de kern te synthetiseren. U kunt ook met de rechtermuisknop op de optie Synthetiseren in het venster Ontwerpstroom klikken en Interactief openen selecteren. Het Synthesevenster toont het Synplify®-project.
2. Klik op het pictogram Uitvoeren.
   Opmerking: Voor RTG4 is er een waarschuwing voor gebeurtenistransiënten (SET), die kan worden genegeerd omdat dit IP-adres alleen wordt gebruikt voor ontwikkelingsdoeleinden en niet zal worden gebruikt in een stralingsomgeving.

Plaats-en-Route in Libero

Zodra de synthese is voltooid, klikt u op het pictogram Plaats en route in Libero SoC om het plaatsingsproces te starten.

Apparaatprogrammering

Als de functie UJAG_SEC wordt gebruikt en EN_SEC wordt gepromoveerd tot een poort op het hoogste niveau (apparaatinvoerpin), moet u toegang krijgen tot I/O-statussen configureren tijdens JTAG Programmeringsgedeelte van Programmaontwerp in de Libero-stroom en zorg ervoor dat de I/0-status (alleen uitvoer) voor de EN_SEC-poort is ingesteld op 1.

Deze configuratie is nodig om toegang te behouden tot de JTAG poort voor het herprogrammeren van apparaten, omdat de gedefinieerde waarde van het Boundary Scan Register (BSR) tijdens het herprogrammeren elk extern logisch niveau op EN_SEC overschrijft.

Systeemintegratie

In de volgende secties wordt de systeemintegratiegerelateerde informatie besproken.

Ontwerp op systeemniveau voor IGLOO2/RTG4

De volgende afbeelding toont de ontwerpvereisten voor het uitvoeren van JTAG debuggen van een softcore-processor, gelegen in de stof van SoftConsole tot de JTAG interface voor IGLOO2- en RTG4-apparaten.
Figuur 5-1. RTG4/IGLOO2 JTAG Debug-ontwerp

Ontwerp op systeemniveau voor SmartFusion2

De volgende afbeelding toont de ontwerpvereisten voor het uitvoeren van JTAG debuggen van een softcore-processor, gelegen in de stof van SoftConsole tot de JTAG interface voor SmartFusion2-apparaten.
Figuur 5-2. SmartFusion2 JTAG Debug-ontwerp

UJTAG_SEC

Voor de PolarFire-apparatenfamilie biedt deze release de gebruiker de mogelijkheid om te kiezen tussen UJTAG en UJTAG_SEC, de UJTAGDe parameter _SEC_EN in de GUI wordt gebruikt om te selecteren welke gewenst is.

De volgende afbeelding toont een eenvoudig diagram dat de fysieke interfaces van UJ weergeeftTAG/UJTAG_SEC in PolarFire.

Figuur 5-3. PolarFire UJTAG_SEC-macro

Ontwerpbeperkingen

De ontwerpen met CoreJTAGDebug vereist dat de applicatie de beperkingen in de ontwerpstroom volgt om het gebruik van timinganalyse op het TCK-klokdomein mogelijk te maken.

Om de beperkingen toe te voegen:

1. Als de Enhanced Constraint-stroom in Libero v11.7 of hoger wordt gebruikt, dubbelklikt u op Beperkingen > Beperkingen beheren in het DesignFlow-venster en klikt u op het tabblad Timing.
2. Klik op het tabblad Timing van het venster Constraint Manager op Nieuw om een ​​nieuwe SDC te maken fileen noem de file. De ontwerpbeperkingen omvatten de klokbronbeperkingen die in deze lege SDC kunnen worden ingevoerd file.
3. Als de klassieke beperkingsstromen in Libero v11.7 of hoger worden gebruikt, klikt u met de rechtermuisknop op Beperkingen maken > Timingbeperking in het venster Ontwerpstroom en klikt u vervolgens op Nieuwe beperking maken. Er wordt een nieuwe SDC gemaakt file. De ontwerpbeperkingen omvatten de klokbronbeperkingen, die in deze blanco SDC worden ingevoerd file.
4. Bereken de TCK-periode en de halve periode. TCK is ingesteld op 6 MHz wanneer foutopsporing wordt uitgevoerd met FlashPro, en is ingesteld op een maximale frequentie van 30 MHz wanneer foutopsporing wordt ondersteund door FlashPro5. Nadat u deze stap hebt voltooid, voert u de volgende beperkingen in de SDC in file:
   maak_klok -naam { TCK } \
   • periode TCK_PERIOD \
   • golfvorm { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Bijvoorbeeldample worden de volgende beperkingen toegepast voor een ontwerp dat een TCK-frequentie van 6 MHz gebruikt.
     maak_klok -naam { TCK } \
   • periode 166.67 \
   • golfvorm { 0 83.33 } \ [ get_ports { TCK } ]
5. Koppel alle beperkingen filemet de Synthese-, Plaats-en-Route- en Timingverificatie-programma'stages in de Beperkingsmanager > tabblad Timing. Dit wordt voltooid door de bijbehorende selectievakjes voor de SDC in te schakelen files waarin de beperkingen zijn ingevoerd

Revisiegeschiedenis

Havennaam	Breedte	Richting	Beschrijving
JTAG TAP-poorten
TDI	1	Invoer	Testgegevens binnen. Seriële gegevensinvoer van TAP.
TCK	1	Invoer	Testklok. Klokbron voor alle sequentiële elementen binnen CoreJTAGFoutopsporing.
TMS	1	Invoer	Testmodus selecteren.
TDO	1	Uitvoer	Testgegevens uit. Seriële gegevensuitvoer naar TAP.
TRSTB	1	Invoer	Testreset. Actieve lage reset-ingang van TAP.
JTAG Target X-poorten
TGT_TDO_x	1	Invoer	Test gegevens uit foutopsporingsdoel x naar de TAP. Maak verbinding met de doel-TDO-poort.
TGT_TCK_x	1	Uitvoer	Test klokuitvoer om doel x te debuggen. TCK wordt intern binnen CoreJ gepromoveerd tot een mondiaal netwerk met een lage scheefheidTAGFoutopsporing.
TGT_TRST_x	1	Uitvoer	Actief-hoog testreset. Alleen gebruikt wanneer TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Uitvoer	Actief-laag testreset. Alleen gebruikt wanneer TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Uitvoer	Testmodus Selecteer uitvoer om doel x te debuggen.
TGT_TDI_x	1	Uitvoer	Testgegevens binnen. Seriële gegevensinvoer van foutopsporingsdoel x.
UJTAG_BYPASS_TCK_x	1	Invoer	Test klokinvoer om doel x te debuggen vanaf GPIO-pin.
UJTAG_BYPASS_TMS_x	1	Invoer	Testmodus Selecteer om doel x te debuggen vanaf GPIO-pin.
UJTAG_BYPASS_TDI_x	1	Invoer	Testgegevens in, seriële gegevens om doel x te debuggen vanaf GPIO-pin.
UJTAG_BYPASS_TRSTB_x	1	Invoer	Testreset. Reset de invoer om doel x te debuggen vanaf de GPIO-pin.
UJTAG_BYPASS_TDO_x	1	Uitvoer	Testgegevens uit, seriële gegevens van foutopsporingsdoel x van GPIO-pin.
SEC-poorten
NL_SEC	1	Invoer	Maakt beveiliging mogelijk. Hiermee kan het gebruikersontwerp de externe TDI- en TRSTB-invoer naar de TAP negeren.Voorzichtigheid: Wees bijzonder voorzichtig bij het aansluiten van deze poort. Zie de opmerking hieronder en Apparaatprogrammering voor meer details.
TDI_SEC	1	Invoer	TDI-beveiliging overschrijven. Overschrijft de externe TDI-ingang naar de TAP wanneer EN_SEC HIGH is.
TRSTB_SEC	1	Invoer	TRSTB Beveiligingsoverschrijving. Overschrijft de externe TRSTB-invoer naar de TAP wanneer SEC_EN HIGH is.
UTRSB	1	Uitvoer	Test Reset-monitor
UTMS	1	Uitvoer	Testmodus Selecteer Monitor

de microchip Webplaats

Microchip biedt online ondersteuning via onze weblocatie bij www.microchip.nl/. Deze website wordt gebruikt om te maken files en informatie die gemakkelijk beschikbaar is voor klanten. Enkele van de beschikbare content omvat:

• Productondersteuning – Gegevensbladen en errata, toepassingsnotities en sample-programma's, ontwerpbronnen, gebruikershandleidingen en hardware-ondersteuningsdocumenten, nieuwste softwareversies en gearchiveerde software
• Algemene technische ondersteuning – Veelgestelde vragen (FAQ's), verzoeken om technische ondersteuning, online discussiegroepen, vermelding van leden van het Microchip-ontwerppartnerprogramma
• Bedrijf van Microchip – Productselectie- en bestelgidsen, laatste persberichten van Microchip, overzicht van seminars en evenementen, overzichten van verkoopkantoren, distributeurs en fabrieksvertegenwoordigers van Microchip

Meldingsservice voor productwijzigingen

De meldingsservice voor productwijzigingen van Microchip helpt klanten op de hoogte te blijven van Microchip-producten. Abonnees ontvangen een e-mailmelding wanneer er wijzigingen, updates, revisies of fouten zijn met betrekking tot een specifieke productfamilie of ontwikkelingstool die van belang is.

Om te registreren, ga naar www.microchip.nl/pcn en volg de registratie-instructies Klantenservice  Gebruikers van Microchip-producten kunnen via verschillende kanalen hulp krijgen:

• Distributeur of vertegenwoordiger
• Lokaal verkoopkantoor
• Embedded Solutions Engineer (ESE)Technische ondersteuning Klanten moeten voor ondersteuning contact opnemen met hun distributeur, vertegenwoordiger of ESE. Lokale verkoopkantoren zijn ook beschikbaar om klanten te helpen. In dit document vindt u een overzicht van verkoopkantoren en locaties.

Technische ondersteuning is beschikbaar via de webwebsite op: www.microchip.com/support

Microchip Devices Code Beschermingsfunctie

Let op de volgende details van de codebeveiligingsfunctie op Microchip-apparaten:

• Microchipproducten voldoen aan de specificaties die in het betreffende Microchip-gegevensblad staan.
• Microchip is van mening dat haar productfamilie veilig is bij gebruik op de bedoelde manier en onder normale omstandigheden.
• Er worden oneerlijke en mogelijk illegale methoden gebruikt bij pogingen om de codebeschermingsfuncties van de Microchip-apparaten te doorbreken. Wij zijn van mening dat deze methoden vereisen dat de Microchip-producten worden gebruikt op een manier die buiten de bedrijfsspecificaties in de gegevensbladen van Microchip ligt. Pogingen om deze codebeschermingsfuncties te schenden, kunnen hoogstwaarschijnlijk niet worden uitgevoerd zonder de intellectuele eigendomsrechten van Microchip te schenden.
• Microchip is bereid om met elke klant samen te werken die zich zorgen maakt over de integriteit van zijn code.
• Noch Microchip, noch enige andere halfgeleiderfabrikant kan de veiligheid van zijn code garanderen. Codebescherming betekent niet dat we garanderen dat het product "onbreekbaar" is. Codebeveiliging is voortdurend in ontwikkeling. Wij bij Microchip zijn toegewijd aan het continu verbeteren van de codebeveiligingsfuncties van onze producten. Pogingen om de codebeveiligingsfunctie van Microchip te kraken kunnen een overtreding zijn van de Digital Millennium Copyright Act. Als dergelijke handelingen ongeoorloofde toegang tot uw software of ander auteursrechtelijk beschermd werk mogelijk maken, hebt u mogelijk het recht om op grond van die wet een rechtszaak aan te spannen.

Juridische kennisgeving

De informatie in deze publicatie is uitsluitend bedoeld voor het ontwerpen met en gebruiken van Microchip-producten. Informatie over apparaattoepassingen en dergelijke wordt uitsluitend voor uw gemak verstrekt en kan door updates worden vervangen. Het is uw verantwoordelijkheid om ervoor te zorgen dat uw toepassing aan uw specificaties voldoet.
DEZE INFORMATIE WORDT DOOR MICROCHIP GELEVERD “AS IS”. MICROCHIP DOET GEEN VERKLARINGEN
OF GARANTIES VAN WELKE AARD DAN OOK, EXPLICIET OF IMPLICIET, SCHRIFTELIJK OF MONDELING, WETTELIJK
OF ANDERSZINS, GERELATEERD AAN DE INFORMATIE, INCLUSIEF MAAR NIET BEPERKT TOT IMPLICIETE
GARANTIES VAN NIET-INBREUK, VERKOOPVERMOGEN EN GESCHIKTHEID VOOR EEN BEPAALD DOEL OF GARANTIES MET BETREKKING TOT DE STAAT, KWALITEIT OF PRESTATIES ervan. IN GEEN GEVAL ZAL MICROCHIP AANSPRAKELIJK ZIJN VOOR ENIG INDIRECT, SPECIALE, PUNITIEVE, INCIDENTELE OF GEVOLGVERLIES, SCHADE, KOSTEN OF UITGAVEN VAN WELKE AARD DAN OOK IN VERBAND MET DE INFORMATIE OF HET GEBRUIK ERVAN, ONGEACHT DE VEROORZAAKTE, ZELFS ALS MICROCHIP OP DE HOOGTE IS GEBRACHT VAN DE MOGELIJKHEID OF DE SCHADE IS VOORZIENBAAR. VOOR ZOVER TOEGESTAAN DOOR DE WET, ZAL DE TOTALE AANSPRAKELIJKHEID VAN MICROCHIP VOOR ALLE CLAIMS DIE OP ENIGE WIJZE VERBAND HOUDEN MET DE INFORMATIE OF HET GEBRUIK DAARVAN HET BEDRAG AAN KOSTEN, INDIEN VAN TOEPASSING, DAT U RECHTSTREEKS AAN MICROCHIP HEBT BETAALD VOOR DE INFORMATIE. Het gebruik van Microchip-apparaten in levensondersteunende en/of veiligheidstoepassingen is volledig voor risico van de koper, en de koper gaat ermee akkoord Microchip te verdedigen, schadeloos te stellen en te vrijwaren van alle schade, claims, rechtszaken of kosten die voortvloeien uit dergelijk gebruik. Er worden geen licenties overgedragen, impliciet of anderszins, onder de intellectuele eigendomsrechten van Microchip, tenzij anders vermeld.

AMERIKA'S	AZIË/PACIFIC	AZIË/PACIFIC	EUROPA
Hoofdkantoor2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Fax: 480-792-7277Technische ondersteuning: www.microchip.com/support Web Adres: www.microchip.nl AtlantaDuluth, GATel: 678-957-9614Fax: 678-957-1455Austin, TXTelefoon: 512-257-3370Boston Westborough, MA Tel: 774-760-0087Fax: 774-760-0088ChicagoItasca, ILTel: 630-285-0071Fax: 630-285-0075DalenAddison, TXTel: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTelefoon: 281-894-5983Indiaas Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCTelefoon: 919-844-7510New York, NYTelefoon: 631-435-6000San Jose, CaliforniëTel: 408-735-9110Tel: 408-436-4270Canada – TorontoTel: 905-695-1980Fax: 905-695-2078	Australië – SydneyTelefoon: 61-2-9868-6733China – PekingTelefoon: 86-10-8569-7000China – ChengduTelefoon: 86-28-8665-5511China – TsjoengkingTelefoon: 86-23-8980-9588China – DongguanTelefoon: 86-769-8702-9880China – KantonTelefoon: 86-20-8755-8029China – HangzhouTelefoon: 86-571-8792-8115China – Hongkong SARTelefoon: 852-2943-5100China – NankingTelefoon: 86-25-8473-2460China – QingdaoTelefoon: 86-532-8502-7355China – SjanghaiTelefoon: 86-21-3326-8000China – ShenyangTelefoon: 86-24-2334-2829China – ShenzhenTelefoon: 86-755-8864-2200China – SuzhouTelefoon: 86-186-6233-1526China-WuhanTelefoon: 86-27-5980-5300China – Xi’anTelefoon: 86-29-8833-7252China – XiamenTelefoon: 86-592-2388138China – ZhuhaiTelefoon: 86-756-3210040	India – BangaloreTelefoon: 91-80-3090-4444India – New DelhiTelefoon: 91-11-4160-8631India – PoonaTelefoon: 91-20-4121-0141Japan-OsakaTelefoon: 81-6-6152-7160Japan – TokioTel: 81-3-6880-3770Korea - DaeguTelefoon: 82-53-744-4301Korea – SeoelTelefoon: 82-2-554-7200Maleisië - Kuala LumpurTelefoon: 60-3-7651-7906Maleisië – PenangTelefoon: 60-4-227-8870Filipijnen – ManillaTelefoon: 63-2-634-9065SingaporeTelefoon: 65-6334-8870Taiwan – Hsin ChuTelefoon: 886-3-577-8366Taiwan – KaohsiungTelefoon: 886-7-213-7830Taiwan – TaipeiTelefoon: 886-2-2508-8600Thailand – BangkokTelefoon: 66-2-694-1351Vietnam – Ho Chi MinhoTelefoon: 84-28-5448-2100	Oostenrijk – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Denemarken – KopenhagenTel: 45-4485-5910Fax: 45-4485-2829Finland – EspooTelefoon: 358-9-4520-820Frankrijk – ParijsTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Duitsland – GarchingTelefoon: 49-8931-9700Duitsland – HaanTelefoon: 49-2129-3766400Duitsland – HeilbronnTelefoon: 49-7131-72400Duitsland – KarlsruheTelefoon: 49-721-625370Duitsland – MünchenTel: 49-89-627-144-0Fax: 49-89-627-144-44Duitsland – RosenheimTelefoon: 49-8031-354-560Israël – Ra'ananaTelefoon: 972-9-744-7705Italië – MilaanTel: 39-0331-742611Fax: 39-0331-466781Italië – PadovaTelefoon: 39-049-7625286Nederland – DrunenTel: 31-416-690399Fax: 31-416-690340Noorwegen – TrondheimTelefoon: 47-72884388Polen – WarschauTelefoon: 48-22-3325737Roemenië – BoekarestTel: 40-21-407-87-50Spanje – MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Zweden – GöteborgTel: 46-31-704-60-40Zweden – StockholmTelefoon: 46-8-5090-4654VK – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Documenten / Bronnen

Microchiptechnologie CoreJTAGFoutopsporing in processors [pdf] Gebruikershandleiding KernJTAGFoutopsporingsprocessors, CoreJTAGFoutopsporing, processors

Referenties

• Gebruiksaanwijzing