Microchip Technology Core JTAG Rêbernameya Bikarhêner Pêvajoyên Debug

Pêşkêş

Core JTAG Debug v4.0 girêdana Koma Çalakiya Testa Hevbeş (JTAG) pêvajoyên bingehîn ên nerm ên lihevhatî yên JTAG Pînên TAP an Armanca Giştî ya Ketina/Derketinê (GPIO) ji bo xeletkirinê. Vê navika IP-ê di nav yek cîhazê de debuggkirina herî zêde 16 pêvajoyên bingehîn ên nerm hêsan dike, û di heman demê de ji bo debuggkirina pêvajoyên li ser çar cîhazên cihêreng li ser GPIO piştgirî peyda dike.

Features

CoreJTAGDebug taybetmendiyên sereke yên jêrîn hene:

• Gihîştina qumaşê ji J re peyda dikeTAG pêwendiya bi JTAG DÎK.
• Gihîştina qumaşê ji J re peyda dikeTAG bi navgîniya pêlên GPIO ve têkiliyek.
• Piştgiriya IR Code ji bo JTAG tunekirinê.
• Piştgiriya girêdana pir amûran bi navgîniya JTAG DÎK.
• Piştgiriya debuggkirina pir-prosesorê dike.
• Demjimêrê veqetandî dide û sînyalên ji nû ve vedike li ser çavkaniyên rêveçûna kêm-kêm.
• Piştgiriya vesazkirina armanca çalak-kêm û çalak-bilind piştgirî dike.
• Piştgiriya JTAG Navbera Çavdêriya Ewlekariyê (UJTAG_SEC) ji bo amûrên PolarFire.

Guhertoya bingehîn
Ev belge ji CoreJ re derbas dibeTAGDebug v4.0

Malbatan piştgirî kirin

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• XANÎKÊ ESKÎMOYAN
• IGLOOe/+

Bikaranîna Amûr û Performansa

Daneyên bikaranîn û performansê di tabloya jêrîn de ji bo malbatên cîhazên piştgirî têne navnîş kirin. Daneyên ku di vê tabloyê de têne navnîş kirin tenê nîşan in. Bikaranîna giştî ya cîhazê û performansa bingehîn bi pergalê ve girêdayî ye.
Table 1. Bikaranîna Amûra û Performansa

Not: Daneyên di vê tabloyê de bi karanîna Verilog RTL bi mîhengên sentez û sêwirana tîpîk li ser -1 beşan hatine bidestxistin. Parametreyên asta jorîn an gelemperî li mîhengên xwerû hatine hiştin.

Danasîna fonksiyonel

CoreJTAGDebug UJ bikar tîneTAG makroya dijwar peydakirina gihîştina JTAG pêwendiya ji tevna FPGA. The UJTAG makroya hişk girêdana bi hilbera kontrolkera MSS an ASIC TAP ji qumaşê re hêsan dike. Tenê, yek mînakek UJTAG makro di qumaşê de destûr tê dayîn.
jimar 1-1. CoreJTAGDebug Block Diagram

CoreJTAGDebug nimûneyek ji uj_j-ê vedihewînetag kontrolkerê tunelê, ku JTAG kontrolkerê tunelê ji bo hêsankirina JTAG tunelkirina di navbera bernamesazek ​​FlashPro û pêvajoyek nermalava armancê de. Pêvajoya nermalavê bi navgîniya FPGA-ya Jê ve girêdayî yeTAG pinên navberê. Skeneyên IR ji JTAG navbeynkar di tevna FPGA de negihîştî ne. Ji ber vê yekê, protokola tunelê pêdivî ye ku ji bo hêsankirina şopên IR û DR-ê li ser armanca debugê, ku standarda pîşesaziyê J piştgirî dike.TAG interface. Kontrolkerê tunelê pakêta tunelê ya ku wekî şanek DR hatî veguheztin deşîfre dike û li ser bingeha naveroka pakêta tunelê û naveroka qeyda IR-ê ya ku ji hêla UIREG ve hatî peyda kirin, encamek IR an DR diafirîne. Kontrolkerê tunelê jî pakêta tunelê deşîfre dike, dema ku naveroka qeyda IR bi koda wê ya IR re têkildar be.

jimar 1-2. Protokola Pakêta Tunelê

Parametreyek veavakirinê veavakirina koda IR-ya ku ji hêla kontrolkera tunelê ve hatî bikar anîn peyda dike. Ji bo hêsankirina xeletkirina gelek pêvajoyên nermalava di hundurê sêwiranek yekane de, hejmara kontrolkerên tunelê yên destnîşankirî ji 1-16-an têne mîheng kirin, J peyda dike.TAG navbeynkariya lihevhatî bi her pêvajoyek armancê re. Van pêvajoyên armancê her yek bi kodek IR-ya yekta ya ku di dema destpêkirinê de hatî destnîşan kirin têne navnîş kirin.

Tamponek CLKINT an BFR li ser xeta TGT_TCK ya her navbeynkariya debugkirina pêvajoyê ya armanc tê destnîşan kirin.

Xeta URSTB ji UJTAG makro (TRSTB) di nav CoreJ de di çavkaniyek gerdûnî de tê pêşve xistinTAGDebug. Inverterek vebijarkî li ser xeta TGT_TRST di nav CoreJ de tê danînTAGDebug ji bo girêdana bi armancek debugê, ku paşê tê çaverê kirin ku bi çavkaniyek vesazkirina çalak-bilind ve were girêdan. Dema ku tê texmîn kirin ku sînyala TRSTB ya ji JTAG TAP kêm çalak e. Ger ji vê veavakirinê re yek an jî çend hedefên debugê hewce bike, dê çavkaniyek rêveçûna gerdûnî ya zêde were xerc kirin.

Xeta URSTB ji UJTAG makro (TRSTB) di nav CoreJ de di çavkaniyek gerdûnî de tê pêşve xistinTAGDebug. Inverterek vebijarkî li ser xeta TGT_TRST di nav CoreJ de tê danînTAGDebug ji bo girêdana bi armancek debugê, ku paşê tê çaverê kirin ku bi çavkaniyek vesazkirina çalak-bilind ve were girêdan. Dema ku tê texmîn kirin ku sînyala TRSTB ya ji JTAG TAP kêm çalak e. TGT_TRSTN ji bo armanca debugkirinê derana kêm a çalak a xwerû ye. Ger ji vê veavakirinê re yek an jî çend hedefên debugê hewce bike, dê çavkaniyek rêveçûna gerdûnî ya zêde were xerc kirin.

jimar 1-3. CoreJTAGDebug Daneyên Serial û Demjimêrê

Device Chaining

Ji bo panela pêşkeftinê an malbata taybetî serî li Rêbernameyên Bikarhêner Bernamesaziya FPGA bidin. Dibe ku her lijneya pêşkeftinê di cildên cûda de bixebitetages, û hûn dikarin hilbijêrin ku verast bikin gelo ew bi platformên pêşkeftina wan re gengaz e. Di heman demê de, heke hûn gelek panelên pêşkeftinê bikar tînin, pê ewle bin ku, ew zemînek hevpar parve dikin.

Bi rêya FlashPro Header
Ji bo piştgirîkirina zincîra gelek cîhazên di qumaşê de bi karanîna sernavê FlashPro, gelek mînakên uj_jtag pêwîst in. Ev guhertoya bingehîn bêyî ku hewcedariya bi destan uj_j destnîşan bike gihîştina herî zêde 16 heb peyda dike.tag. Her navekî xwedan Kodek IR-ya yekta ye (ji 0x55 heta 0x64) ku dê bigihîje navika taybetî ya ku bi koda ID-ê re têkildar e.

jimar 1-4. Di Amûrek Yekane de Pêvajoyên Pirjimar Di Amûrek Yekane de

Ji bo CoreJ bikar bîninTAGDi nav gelek cîhazan de xeletî bike, pêdivî ye ku yek ji cîhazan bibe serwer. Di vê cîhazê de CoreJ heyeTAGDabeşkirina bingehîn. Piştre her pêvajoyek bi vî rengî ve girêdayî ye:
jimar 1-5. Pêvajoyên Pirjimar Li Ser Du Amûran

Ji bo verastkirina bingehek li ser panelek din, JTAG sînyalên ji CoreJTAGDebug di SmartDesign-ê de li pinên asta jorîn têne pêşve xistin. Dûv re ev bi J ve têne girêdanTAG sînyalên rasterast li ser processor.
Not: A CoreJTAGDebug, di sêwirana panela duyemîn de, vebijarkî ye Têbînî ku UJ_JTAG makro û sernavê FlashPro di sêwirana panela duyemîn de nayên bikar anîn.

Ji bo bijartina pêvajoyek ji bo debuggkirina di SoftConsole de, bikirtînin mîhengên debugê, û dûv re tabloya Debugger bikirtînin.

Fermana ku di wêneya jêrîn de tê xuyang kirin, tête bicîh kirin.

jimar 1-6. Veavakirina Debugger UJ_JTAG_IRCODE

The UJ_JTAG_IRCODE dikare li gorî pêvajoya ku hûn xeletiyê dikin were guheztin. Ji bo example: debugkirina pêvajoyek di Amûra 0 de, UJ_JTAG_IRCODE dikare li 0x55 an 0x56 were danîn.

Bi rêya GPIO
Ji bo rêgirtina li ser GPIO, parametreya UJTAG _BYPASS hatiye hilbijartin. Yek û çar core dikarin li ser sernavên GPIO an pîneyan werin rakirin. Ji bo meşandina danişîna debugkirinê bi karanîna GPIO-yên ji SoftConsole v5.3 an mezintir, divê Veavakirina Debug bi vî rengî were saz kirin:
jimar 1-7. Veavakirina Debugger GPIO

Not: Heke hûn li ser GPIO-yê xeletiyê dikin, hûn nekarin bi hevdemî pêvajoyê bi navgîniya FlashPro Header an FlashPro5-a Embedded, li ser panelên pêşkeftinê verast bikin. Ji bo example: FlashPro Header an FlashPro5 Embedded hene ku bi karanîna Identify an SmartDebug verastkirinê hêsan bikin.
jimar 1-8. Debugging Li ser Pînên GPIO

Zincîrkirina cîhazê bi GPIO Pînên
Ji bo piştgirîkirina zincîra gelek cîhazan bi navgîniya GPIO, UJTAGPêdivî ye ku pîvana _BYPASS were hilbijartin. Dûv re îşaretên TCK, TMS, û TRSTb dikarin li portên asta jorîn werin pêşve xistin. Hemî pêvajoyên armanc TCK, TMS, û TRSTb hene. Ev li jêr nayên nîşandan.
jimar 1-9. Zincîrkirina Amûrê Bi Pînên GPIO

Di bingehek JTAG zincîre, TDO-ya pêvajoyek bi TDI-ya pêvajoyek din ve girêdide, û heya ku hemî pêvajo bi vî rengî werin zincîr kirin berdewam dike. TDI ya pêvajoya yekem û TDO ya pêvajoya paşîn bi JTAG bernameçêker hemî pêvajoyên zencîre dike. The JTAG sînyalên ji pêvajoyan ber bi CoreJ ve têne rêve kirinTAGDebug, ku ew dikarin bên zincîrkirin. Ger zincîra li ser gelek cîhazan qediya, cîhaza bi CoreJ reTAGDebug dibe amûra sereke.

Di senaryoyek debugkirina GPIO de, ku kodek IR ji her pêvajoyê re nayê veqetandin, skrîptek OpenOCD-ya hatî guheztin tê bikar anîn da ku hilbijêrin, kîjan amûrê tê xelet kirin. Skrîpta OpenOCD ji bo bijartinê tê guheztin, kîjan cîhaz tê debugkirin. Ji bo sêwirana Mi-V, ya file li cîhê sazkirinê ya SoftConsole, di bin openocd/scripts/board/ microsemi-riscv.cfg de tê dîtin. Ji bo pêvajoyên din, yên files di heman cîhê openocd de têne dîtin.
Not:  Vebijarkên Vesazkirina Debug jî pêdivî ye ku were nûve kirin, heke wusa be file tê binavkirin

jimar 1-10. Veavakirina Debug

Navê bikarhêner-riscv-gpio-chain.cfg vekin, li jêr mînakek berê yeampya ku divê were dîtin:

jimar 1-11. Veavakirina MIV File

Mîhengên jêrîn ji bo yek amûrek ku li ser GPIO-yê debug dike dixebite. Ji bo verastkirina zincîreyekê, pêdivî ye ku emrên din werin zêdekirin, da ku amûrên ku nehatine xelet kirin di moda derbazkirinê de werin danîn.

Ji bo du pêvajoyên di zincîrekê de, sample ferman tê kirin:

Ev rê dide xeletkirina Target softcore Processor 1 bi xistina Target softcore Processor 0 di moda derbazkirinê de. Ji bo verastkirina Target softcore Processor 0, emrê jêrîn tê bikar anîn:

Not:  Cûdahiya tenê di navbera van her du mîhengan de ev e ku çavkanî, ku gazî veavakirina Microsemi RISCV dike. file (microsemi-riscv.cfg) ya yekem tê, dema ku Target softcore Processor 0 xelet dike, an ya duyemîn, dema ku Target Softcore Processor 1 xelet dike. Ji bo bêtir ji du cîhazên di zincîrê de, j zêdetag newtaps tê zêdekirin. Ji bo example, heke di zincîrekê de sê pêvajoker hebin, wê hingê emrê jêrîn tê bikar anîn:

jimar 1-12. Example Sîstema Debug

Interface

Di beşên jêrîn de agahdariya têkildarî navbeynkariyê nîqaş dikin.

Parametreyên Veavakirinê

Vebijarkên veavakirinê yên ji bo CoreJTAGDebug di tabloya jêrîn de têne diyar kirin. Ger veavakirinek ji xeynî vesazkirinê hewce be, qutiya diyalogê ya Vesazkirinê li SmartDesign bikar bînin da ku ji bo vebijarkên mîhengbar nirxên guncan hilbijêrin.
Tabloya 2-1. CoreJTAGVebijêrkên Vesazkirina Debug

Danasîna sînyala
Tabloya jêrîn danasîna nîşana ji bo CoreJ destnîşan dikeTAGÇewtiyê çareser bike.
Tabloya 2-2. CoreJTAGDebug I / O Signals

Têbînî:

• Hemî nîşaneyên di JTAG Navnîşa portên TAP-ê yên li jor divê di SmartDesign-ê de berbi portên asta jorîn were pêşve xistin.
• Portên SEC tenê dema ku UJ peyda dibinTAG_SEC_EN bi CoreJ ve hatî çalak kirinTAGGUI-ya veavakirina Debug.
• Dema ku têketina EN_SEC ve girêdide baldariyek taybetî bigirin. Ger EN_SEC berbi portek asta jorîn (pina têketina cîhazê) were pêşve xistin, divê hûn di dema J de xwe bigihînin Dewletên I/O-yê Vesaz bikinTAG Beşa bernamekirinê ya Sêwirana Bernameyê di herikîna Libero de û piştrast bikin ku Dewleta I/0 (Tenê Derketin) ji bo porta EN_SEC li 1-ê hatî danîn.

Nexşe û Danasînan tomar bikin

Ji bo CoreJ qeyd tuneTAGÇewtiyê çareser bike.

Tool Flow

Beşên jêrîn agahdariya têkildarî herikîna amûrê nîqaş dikin.

Îcaze

Ji bo karanîna vê IP Core bi Libero SoC re destûrnameyek ne hewce ye.

RTL
Koda RTL ya bêkêmasî ji bo bingeh û testê tê peyda kirin, ku dihêle ku bingeh bi SmartDesign re were destnîşan kirin. Simulasyon, Sentez, û Layout dikare di hundurê Libero SoC de bêne kirin.

SmartDesign
An example destnîşan kirin view ya CoreJTAGDebug di jimareya jêrîn de tê xuyang kirin. Ji bo bêtir agahdarî li ser karanîna SmartDesign ji bo destnîşankirin û hilberandina navokan, serî li Bikaranîna DirectCore di Rêbernameya Bikarhêner a Libero® SoC de bidin.
jimar 4-1. SmartDesign CoreJTAGMînak Debug View bikaranîna JTAG Header

jimar 4-2. SmartDesign CoreJTAGNimûneya Debug bi karanîna GPIO Pins

Veavakirina CoreJTAGDi SmartDesign de çewtiyê bikin

The bingehîn bi karanîna GUI-ya veavakirinê ya di SmartDesign-ê de tête mîheng kirin. An example ya GUI di jimareya jêrîn de tê xuyang kirin.
jimar 4-3. Veavakirina CoreJTAGDi SmartDesign de çewtiyê bikin

Ji bo PolarFire, UJTAG_SEC UJ-ê hildibijêreTAG_SEC makro li şûna UJTAG makro dema UJTAG_BYPASS neçalak e. Ev ji bo hemû malbatên din tê paşguhkirin.
Hejmara Armancên Debug heta 16 hedefên debugkirinê, bi UJ-ê ve tê mîheng kirinTAG_BYPASS neçalak û heya 4 hedefên debugkirinê, bi UJTAG_BYPASS çalak bû.
UJTAG_BYPASS bi navgîniya UJ verastkirinê hildibijêreTAG û sernavê FlashPro, û bi navgîniya pinên GPIO-ê verastkirin.
Target # Koda IR J eTAG Koda IR-ê ji hedefa debugê re hatî dayîn. Pêdivî ye ku ev nirxek yekta di nav rêza ku tê de hatî destnîşan kirin de be Tabloya 2-1.

Simulation Flows

Bi CoreJ re testek bikarhênerek tê peyda kirinTAGDebug. Ji bo pêkanîna simulasyonan:

1. Di nav SmartDesign-ê de herikîna testê ya bikarhêner hilbijêrin.
2. Bikirtînin Save and Generate di pace Generate de. Testbench bikarhêner ji GUI-ya Vesazkirina Core hilbijêrin.

Dema ku SmartDesign projeya Libero diafirîne, ew testbench bikarhêner saz dike files. Ji bo xebitandina testbench bikarhêner:

1. Roka sêwiranê li CoreJ-ê saz bikinTAGDi pencereya hiyerarşiya sêwirana Libero de rastkirina xeletiyê bike.
2. Di pencereya Libero Design Flow de bikirtînin Verastkirina Sêwirana Pêş-Synthesized > Simulate. Ev ModelSim dest pê dike û bixweber simulasyonê dimeşîne.

Senteza li Libero

Ji bo xebitandina Sentezê:

1. Di pencereya Libero SoC Design Flow de îkona Synthesize bikirtînin da ku bingehîn hevrêz bikin. Wekî din, di pencereya Sêwirana Flow de vebijarka Synthesize rast-klîk bikin, û Vekirina Interactively hilbijêrin. Paceya Synthesis projeya Synplify® nîşan dide.
2. Bişkojka Run-ê bikirtînin.
   Not: Ji bo RTG4, hişyariyek kêmkirî ya bûyerê (SET) heye, ku dikare were paşguh kirin ji ber ku ev IP tenê ji bo mebestên pêşkeftinê tê bikar anîn û dê di hawîrdorek radyasyonê de neyê bikar anîn.

Cih-û-Rê li Libero

Piştî ku Sentez qediya, li Libero SoC îkonê Cih û Rê bikirtînin da ku pêvajoya danînê dest pê bikin.

Programming Device

Ger taybetmendiya UJAG_SEC were bikar anîn û EN_SEC berbi portek asta jorîn (pina têketina cîhazê) were pêşve xistin, divê hûn di dema J de xwe bigihînin Dewletên I/O Vesaz bikin.TAG Beşa bernamekirinê ya Sêwirana Bernameyê di herikîna Libero de û piştrast bikin ku Dewleta I/0 (Tenê Derketin) ji bo porta EN_SEC li 1-ê hatî danîn.

Ev veavakirin ji bo domandina gihîştina JTAG porta ji bo ji nû ve bernamesazkirina cîhazê, ji ber ku nirxa diyarkirî ya Tomara Skaniya Sînorê (BSR) di dema ji nû ve bernamekirinê de asta mantiqa derveyî ya li ser EN_SEC-ê derbas dike.

Integration System

Di beşên jêrîn de agahdariya têkildarî yekbûna pergalê nîqaş dikin.

Sêwirana asta pergalê ji bo IGLOO2 / RTG4

Nîgara jêrîn hewcedariyên sêwiranê yên ji bo pêkanîna J nîşan dideTAG debugkirina pêvajoyek nermalavê, ku di qumaşê de ji SoftConsole heya JTAG pêwendiya ji bo cîhazên IGLOO2 û RTG4.
jimar 5-1. RTG4/IGLOO2 JTAG Debug Design

Sêwirana asta pergalê ji bo SmartFusion2

Nîgara jêrîn hewcedariyên sêwiranê yên ji bo pêkanîna J nîşan dideTAG debugkirina pêvajoyek nermalavê, ku di qumaşê de ji SoftConsole heya JTAG pêwendiya ji bo cîhazên SmartFusion2.
jimar 5-2. SmartFusion2 JTAG Debug Design

UJTAG_SEC

Ji bo cîhazên malbata PolarFire, ev berdan dihêle bikarhêner di navbera UJ de hilbijêrinTAG û UJTAG_SEC, UJTAGParametreya _SEC_EN di GUI de dê were bikar anîn da ku kîjan yek tê xwestin hilbijêrin.

Nîgara jêrîn diyagramek hêsan nîşan dide ku têkiliyên laşî yên UJ nîşan dideTAG/UJTAG_SEC li PolarFire.

jimar 5-3. PolarFire UJTAG_SEC Macro

Sînorên Design

Sêwiranên bi CoreJTAGDebug pêdivî ye ku serîlêdan di herikîna sêwiranê de, ji bo ku rê bide analîza demjimêrê ku li ser qada demjimêra TCK-ê were bikar anîn, sînoran bişopîne.

Ji bo zêdekirina astengiyan:

1. Heke di Libero v11.7 an mezintir de herikîna Astengiya Pêşkeftî were bikar anîn, di pencereya DesignFlow-ê de Destûra Bingehîn > Birêvebirina Destûran du caran bikirtînin û tabloya Demjimêr bikirtînin.
2. Di tabloya Demjimêr a pencereya Rêvebirê Destûrdanê de, Nû ​​bikirtînin da ku SDCek nû biafirînin file, û navê file. Astengiyên sêwiranê astengiyên çavkaniya demjimêrê yên ku dikarin di vê SDC-ya vala de têkevinê vedihewîne. file.
3. Ger Astengiya Klasîk di Libero v11.7 an mezintir de tê bikar anîn, di pencereya Herikîna Sêwiranê de rast-klîk bikin Create Constraints > Timing Constraint, û dûv re bikirtînin Create New Constraint. Ew SDC-ya nû ava dike file. Tedbîrên sêwiranê astengiyên çavkaniya demjimêrê vedihewîne, ku di vê SDC-ya vala de tête navnîş kirin. file.
4. Serdema TCK û nîv heyamê hesab bike. Dema ku çewtîkirin bi FlashPro-yê tê kirin TCK li ser 6 MHz tê danîn, û dema ku debugkirin ji hêla FlashPro30 ve tê piştgirî kirin frekansa herî zêde 5 MHz tê danîn. Piştî ku we vê gavê qedand, di SDC-ê de astengiyên jêrîn têkevin file:
   create_clock -name { TCK } \
   • heyama TCK_PERIOD \
   • forma pêlê { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Ji bo berêampLe, astengên jêrîn ji bo sêwiranek ku frekansa TCK 6 MHz bikar tîne têne sepandin.
     create_clock -name { TCK } \
   • heyama 166.67 \
   • forma pêlê { 0 83.33 } \ [ get_ports { TCK } ]
5. Hemî astengiyan bi hev ve girêdin files bi Sentez, Cih-û-Rê, û Verastkirina Demê stages di Gerînendeyê Sînorkirinê > Tabloya demê. Ev bi hilbijartina qutiyên kontrolê yên têkildar ji bo SDC-ê tê qedandin files ku tê de astengî hatine danîn

Dîroka Revision

Microchip Website

Microchip bi riya me re piştgiriya serhêl peyda dike website li www.microchip.com/. Ev webmalper ji bo çêkirinê tê bikaranîn files û agahdarî bi hêsanî ji xerîdaran re peyda dibin. Hin naveroka berdest ev in:

• Piştgiriya hilberê - Pelên daneyan û xeletî, notên serîlêdanê û sampbername, çavkaniyên sêwiranê, rêberên bikarhêner û belgeyên piştevaniya hardware, serbestberdana nermalava herî dawî û nermalava arşîvkirî
• Piştgiriya Teknîkî ya Giştî - Pirsên Pir Pir Pir Pir Pir Pir Pir Pir Pir Pir Pir Pir Pir Pir Pir Pir Pirیییی (FAQs), daxwazên piştgiriya teknîkî, komên nîqaşê yên serhêl, navnîşa endamê bernameya hevkarê sêwirana mîkroçîpê
• Karsaziya Microchip - Hilbijêrên hilberan û rêbernameyên fermankirinê, daxuyaniyên çapemeniyê yên herî dawî yên Microchip, navnîşa semîner û bûyeran, navnîşên ofîsên firotanê yên Microchip, belavker û nûnerên kargehê

Xizmeta Agahdariya Guhertina Hilberê

Karûbarê ragihandina guhartina hilberê ya Microchip ji xerîdaran re dibe alîkar ku li ser hilberên Microchip-ê heyî bimînin. Dema ku guherîn, nûvekirin, guheztin an xeletiyên têkildarî malbatek hilberek diyarkirî an amûrek pêşkeftinê ya balkêş hebin dê abonet agahdariya e-nameyê bistînin.

Ji bo qeydkirinê, biçin www.microchip.com/ pcn û rêwerzên qeydkirinê bişopînin Piştgiriya Xerîdar  Bikarhênerên hilberên Microchip dikarin bi çend kanalan alîkariyê bistînin:

• Belavkar an Nûnerê
• Ofîsa Sales Herêmî
• Piştgiriya Teknîkî ya Endezyarê Çareseriyên Embedded (ESE) Divê xerîdar ji bo piştgiriyê bi belavker, nûner an ESE-ya xwe re têkilî daynin. Ofîsên firotanê yên herêmî jî hene ku ji xerîdaran re bibin alîkar. Navnîşek ofîs û cîhên firotanê di vê belgeyê de heye.

Piştgiriya teknîkî bi navgîniyê peyda dibe webmalper li: www.microchip.com/support

Taybetmendiya Parastina Kodê ya Amûrên Mîkroçîpê

Li ser cîhazên Microchip hûrguliyên jêrîn ên taybetmendiya parastina kodê binihêrin:

• Berhemên mîkroçîp bi taybetmendiyên ku di Tabloya Daneyên Microchip-ê ya taybetî de hene bicîh tîne.
• Microchip bawer dike ku malbata hilberên wê dema ku bi awayê armanckirî û di bin şert û mercên normal de têne bikar anîn ewle ye.
• Di hewildanên binpêkirina taybetmendiyên parastina kodê yên cîhazên Microchip de rêbazên bêrûmet û dibe ku neqanûnî têne bikar anîn. Em bawer dikin ku van rêbazan hewce dike ku hilberên Microchip bi rengek derveyî taybetmendiyên xebitandinê yên ku di Daneyên Daneyên Microchip de hene bikar bînin. Hewldanên binpêkirina van taybetmendiyên parastina kodê, bi îhtîmalek mezin, bêyî binpêkirina mafên milkiyeta rewşenbîrî ya Microchip nekarin pêk werin.
• Microchip amade ye ku bi her xerîdar re ku ji yekparebûna koda xwe bi fikar e re bixebite.
• Ne Microchip û ne jî çêkerek din a nîvconductor nikare ewlehiya koda xwe garantî bike. Parastina kodê nayê vê wateyê ku em garantî dikin ku hilber "neşikestî ye". Parastina kodê bi berdewamî pêşve diçe. Em li Microchip pabend in ku bi berdewamî taybetmendiyên parastina kodê yên hilberên xwe baştir bikin. Hewldanên şikandina taybetmendiya parastina kodê ya Microchip dibe ku binpêkirina Qanûna Mafên Mafên Mirovan a Dîjîtal a Millennium be. Ger kiryarên weha rê bidin gihîştina bêdestûr ji nermalava we an xebata din a bi mafên xweparastinê re, dibe ku mafê we hebe ku hûn li gorî wê qanûnê ji bo alîkariyê doz bikin.

Daxuyaniya Hiqûqî

Agahiyên ku di vê belavokê de hene ji bo yekane armanca sêwirandin û karanîna hilberên Microchip têne peyda kirin. Agahdariya li ser serîlêdanên cîhazê û yên wekî wan tenê ji bo rehetiya we têne peyda kirin û dibe ku ji hêla nûvekirinan ve werin paşguh kirin. Berpirsiyariya we ye ku hûn pê ewle bibin ku serlêdana we bi taybetmendiyên we re têkildar e.
EV AGAHIYÊ JI MÎKROŞÎPÊ "WEK HEYE" TÊ DIBIN. MÎKROŞÎP TU NIMANÎ NAKE
AN GARANTIYÊN HER CIWÊ ÇI BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE BİXWÎNE an jî devkî, qanûnî
AN JI LI BERÊ WÊ, BI AGAHIYÊ RE TÊKIRIN LÊ BI TÊ ÎMKELÎ NE SÎNOR
BARANTIYÊN NEBINPÊKIRINÊ, QABÎTAYA BAZARAN, Û JI BO ARMANCEKE TAYBET AN JI GARANTIYÊN TÊKILIYA ŞERT, QALÎTEYA, AN PERFORMANCE WÊ. DI TU BÛYERÊ DE DÊ MÎKROŞÎP JI BO HINDIKIRIN, TAYBET, CEZA, BELETÎYAN AN JI NETEWÎ BÊ BERPIRSYAR BIKE JI DERBARÊ DIŞINÊ HEYE AN ZERARÊN PÊŞBÛNIN IN. BI HERÎ RÊDEYA KU JI ZANÛNÊ DAWÎ DIDE, BI HEMÛ BI HEMÛ ÎDYA BI HER RIYÊ TÊKIRIN BI AGAHIYAN AN BIKARANÎNA WÊ TÊKIRIN DÊ BI HEQÊ PERÇEYÊN HEBÛN JI BO JI BO DEWLETA LI DIJÎNÊ BIKE. Bikaranîna cîhazên Microchip di piştgirîya jiyanê û/an sepanên ewlehiyê de bi tevahî di xetereya kirrûbirrê de ye, û kiryar qebûl dike ku biparêze, tazmînatê bide û Microchip-a bêzerar ji her zirar, îddîa, kirrûbirra, an lêçûnên ku ji vê karanîna têne encamdan biparêze. Heya ku wekî din neyê diyar kirin, ti destûrname, nehênî an wekî din, di binê tu mafên milkiyeta rewşenbîrî ya Microchip de nayê şandin.

Belge / Çavkanî

Microchip Technology CoreJTAGDebug Processors [pdf] Rehbera bikaranînê CoreJTAGPêvajoyên Debug, CoreJTAGDebug, Processors

Çavkanî

• Manual Bikarhêner