Mikroschemos technologijos branduolys JTAG Derinimo procesorių vartotojo vadovas
Įvadas
Šerdis JTAG Debug v4.0 palengvina Joint Test Action Group (JTAG) suderinamus minkštųjų branduolių procesorius su JTAG TAP arba bendrosios paskirties įvesties/išvesties (GPIO) kaiščiai, skirti derinimui. Šis IP branduolys palengvina daugiausia 16 minkštųjų branduolių procesorių derinimą viename įrenginyje, taip pat palaiko keturių atskirų įrenginių procesorių derinimą per GPIO.
Savybės
CoreJTAGDebug turi šias pagrindines funkcijas:
- Suteikia audiniui prieigą prie JTAG sąsaja per JTAG TAP.
- Suteikia audiniui prieigą prie JTAG sąsaja per GPIO kaiščius.
- Konfigūruoja IR kodo palaikymą JTAG tuneliavimas.
- Palaiko kelių įrenginių susiejimą per JTAG TAP.
- Palaiko kelių procesorių derinimą.
- Skatina atskirus laikrodžio ir atstatymo signalus į žemo iškrypimo maršruto išteklius.
- Palaiko aktyvaus žemo ir aktyvaus didelio tikslo atstatymą.
- Palaiko JTAG Apsaugos monitoriaus sąsaja (UJTAG_SEC) PolarFire įrenginiams.
Pagrindinė versija
Šis dokumentas taikomas CoreJTAGDebug v4.0
Palaikomos šeimos
- PolarFire®
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- SmartFusion
- ProASIC3/3E/3L
- IGLOO
- IGLOOe/+
Įrenginio naudojimas ir našumas
Palaikomų įrenginių šeimų naudojimo ir našumo duomenys pateikti toliau esančioje lentelėje. Šioje lentelėje pateikti duomenys yra tik orientaciniai. Bendras įrenginio naudojimas ir branduolio veikimas priklauso nuo sistemos.
1 lentelė. Įrenginio naudojimas ir našumas
| Šeima | Plytelės nuoseklios | Kombinatorinis | Iš viso | Panaudojimas Įrenginys | Iš viso % | Našumas (MHz) |
| PolarFire | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| SmartFusion2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| SmartFusion | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | AFL125V5 | 6.15 | 69.34 |
| ProASIC3 | 17 | 157 | 13824 | A3P600 | 1.26 | 50 |
Pastaba: Duomenys šioje lentelėje buvo gauti naudojant Verilog RTL su tipiniais sintezės ir išdėstymo nustatymais -1 dalyse. Aukščiausio lygio parametrai arba bendrieji parametrai buvo palikti pagal numatytuosius nustatymus.
Funkcinis aprašymas
CoreJTAGDebug naudoja UJTAG sudėtinga makrokomanda, skirta suteikti prieigą prie JTAG sąsaja iš FPGA audinio. UJTAG kieta makrokomanda palengvina prijungimą prie MSS arba ASIC TAP valdiklio išvesties iš audinio. Tik vienas UJ pavyzdysTAG audinyje leidžiama naudoti makrokomandas.
1-1 pav. CoreJTAGDerinimo bloko schema
CoreJTAGDebug yra uj_j egzemplioriustag tunelio valdiklis, įgyvendinantis JTAG tunelio valdiklis, palengvinantis JTAG tuneliavimas tarp FlashPro programuotojo ir tikslinio programinio procesoriaus. Softcore procesorius yra prijungtas per tam skirtą FPGA JTAG sąsajos kaiščiai. IR nuskaitymai iš JTAG sąsaja yra nepasiekiama FPGA audinyje. Taigi tunelio protokolas reikalingas norint palengvinti IR ir DR nuskaitymą į derinimo tikslą, kuris palaiko pramonės standartą JTAG sąsaja. Tunelio valdiklis dekoduoja tunelio paketą, perduotą kaip DR nuskaitymą, ir sukuria IR arba DR nuskaitymą pagal tunelio paketo turinį ir IR registro turinį, pateiktą per UIREG. Tunelio valdiklis taip pat dekoduoja tunelio paketą, kai IR registro turinys sutampa su jo IR kodu.
1-2 pav. Tunelio paketo protokolas
Konfigūracijos parametras pateikia tunelio valdiklio naudojamo IR kodo konfigūraciją. Siekiant palengvinti kelių programinių procesorių derinimą viename dizaine, tunelinių valdiklių skaičių galima konfigūruoti nuo 1 iki 16, suteikiant JTAG suderinama sąsaja kiekvienam tiksliniam procesoriui. Kiekvienas iš šių tikslinių procesorių yra adresuojamas naudojant unikalų IR kodą, nustatytą paleidimo metu.
Kiekvienos tikslinės procesoriaus derinimo sąsajos TGT_TCK eilutėje yra CLKINT arba BFR buferis.
URSTB linija iš UJTAG makrokomandas (TRSTTB) yra pakeltas į pasaulinį CoreJ šaltinįTAGDerinimas. Pasirinktinis keitiklis dedamas į CoreJ liniją TGT_TRSTTAGDerinimas norint prisijungti prie derinimo tikslo, kuris tada turėtų būti prijungtas prie aktyvaus didelio atstatymo šaltinio. Jis sukonfigūruojamas, kai daroma prielaida, kad įeinantis TRSTB signalas iš JTAG TAP aktyvus žemai. Jei šiai konfigūracijai reikia vieno ar daugiau derinimo tikslų, bus sunaudotas papildomas visuotinis maršruto parinkimo išteklius.
URSTB linija iš UJTAG makrokomandas (TRSTTB) yra pakeltas į pasaulinį CoreJ šaltinįTAGDerinimas. Pasirinktinis keitiklis dedamas į CoreJ liniją TGT_TRSTTAGDerinimas norint prisijungti prie derinimo tikslo, kuris tada turėtų būti prijungtas prie aktyvaus didelio atstatymo šaltinio. Jis sukonfigūruojamas, kai daroma prielaida, kad įeinantis TRSTB signalas iš JTAG TAP aktyvus žemai. TGT_TRSTN yra numatytoji aktyvi žema derinimo tikslo išvestis. Jei šiai konfigūracijai reikia vieno ar daugiau derinimo tikslų, bus sunaudotas papildomas visuotinis maršruto parinkimo išteklius.
1-3 pav. CoreJTAGDerinti serijinius duomenis ir laikrodį
Įrenginių sujungimas
Norėdami sužinoti konkrečią kūrimo plokštę arba šeimą, žr. FPGA programavimo vartotojo vadovus. Kiekviena kūrimo taryba gali veikti skirtingu tūriutages, ir galite pasirinkti patikrinti, ar tai įmanoma naudojant jų kūrimo platformas. Be to, jei naudojate kelias kūrimo plokštes, įsitikinkite, kad jos turi bendrą pagrindą.
Per FlashPro antraštę
Kad palaikytumėte kelių įrenginių sujungimą naudojant „FlashPro“ antraštę, keli uj_j egzemplioriaitag būtini. Ši branduolio versija suteikia prieigą prie daugiausiai 16 branduolių, nereikia rankiniu būdu sukurti uj_jtag. Kiekvienas branduolys turi unikalų IR kodą (nuo 0x55 iki 0x64), kuris suteiks prieigą prie konkretaus branduolio, atitinkančio ID kodą.
1-4 pav. Keli procesoriai viename įrenginyje Vienas įrenginys
Norėdami naudoti CoreJTAGDerinimas keliuose įrenginiuose, vienas iš įrenginių turi tapti pagrindiniu. Šiame įrenginyje yra CoreJTAGDerinimo šerdis. Tada kiekvienas procesorius prijungiamas taip:
1-5 pav. Keli procesoriai dviejuose įrenginiuose
Norėdami derinti kitos plokštės branduolį, JTAG signalai iš CoreJTAGDerinimas yra perkeltas į aukščiausio lygio kaiščius „SmartDesign“. Tada jie yra prijungti prie JTAG signalus tiesiai ant procesoriaus.
Pastaba: „CoreJ“.TAGDerinimas antrosios plokštės dizaine yra neprivalomas Atkreipkite dėmesį, kad UJ_JTAG makrokomandos ir FlashPro antraštė nenaudojamos antrosios plokštės konstrukcijoje.
Norėdami pasirinkti procesorių derinimui programoje SoftConsole, spustelėkite derinimo konfigūracijas, tada spustelėkite skirtuką Debugger.
Vykdoma komanda, parodyta kitame paveikslėlyje.
1-6 pav. Derinimo priemonės konfigūracija UJ_JTAG_IRCODE
UJ_JTAG_IRCODE gali būti pakeistas priklausomai nuo procesoriaus, kurį derinate. Pavyzdžiui,ample: derinti procesorių 0 įrenginyje, UJ_JTAG_IRCODE gali būti nustatytas į 0x55 arba 0x56.
Per GPIO
Norėdami derinti per GPIO, parametras UJTAG _BYPASS pasirinktas. Vienas ir keturi branduoliai gali būti derinami per GPIO antraštes arba kaiščius. Norint paleisti derinimo seansą naudojant GPIO iš SoftConsole v5.3 arba naujesnės versijos, derinimo konfigūracija turi būti nustatyta taip:
1-7 pav. Debugger Configuration GPIO
Pastaba: Jei derinate per GPIO, vienu metu negalite derinti procesoriaus per FlashPro antraštę arba Embedded FlashPro5 kūrimo plokštėse. Pavyzdžiui,ample: „FlashPro Header“ arba „Embedded FlashPro5“ yra prieinami, kad būtų lengviau derinti naudojant „Identify“ arba „SmartDebug“.
1-8 pav. Derinimas per GPIO kaiščius
Įrenginio sujungimas per GPIO kaiščius
Norėdami palaikyti kelių įrenginių susiejimą per GPIO, UJTAGReikia pasirinkti parametrą _BYPASS. Tada TCK, TMS ir TRSTb signalai gali būti nukreipti į aukščiausio lygio prievadus. Visi tiksliniai procesoriai turi TCK, TMS ir TRSTb. Žemiau jie nerodomi.
1-9 pav. Įrenginio sujungimas per GPIO kaiščius
Pagrindinėje JTAG grandinėje, procesoriaus TDO prisijungia prie kito procesoriaus TDI ir tęsiasi tol, kol visi procesoriai tokiu būdu sujungiami. Pirmojo procesoriaus TDI ir paskutinio procesoriaus TDO jungiasi prie JTAG programuotojas, sujungiantis visus procesorius. JTAG signalai iš procesorių nukreipiami į CoreJTAGDebug, kur juos galima sujungti grandinėmis. Jei grandinės sujungimas keliuose įrenginiuose baigtas, įrenginys su CoreJTAGDebug tampa pagrindiniu įrenginiu.
GPIO derinimo scenarijuje, kai IR kodas nepriskiriamas kiekvienam procesoriui, modifikuotas OpenOCD scenarijus naudojamas norint pasirinkti, kuris įrenginys derinamas. OpenOCD scenarijus modifikuojamas, kad būtų galima pasirinkti, kuris įrenginys derinamas. Jei naudojate Mi-V dizainą, file yra SoftConsole diegimo vietoje, po openocd/scripts/board/microsemi-riscv.cfg. Kitų procesorių atveju files yra toje pačioje openocd vietoje.
Pastaba: Derinimo konfigūracijos parinktis taip pat reikia atnaujinti, jei file yra pervadintas
1-10 pav. Derinimo konfigūracija
Atidarykite username-riscv-gpio-chain.cfg, toliau pateikiamas exampką reikia pamatyti:
1-11 pav. MIV konfigūracija File
Šie nustatymai tinka vienam įrenginiui derinant per GPIO. Norėdami derinti grandinę, reikia pridėti papildomų komandų, kad įrenginiai, kurie nėra derinami, būtų perkelti į apėjimo režimą.
Dviem procesoriams grandinėje, šie sample komanda vykdoma:
Tai leidžia derinti tikslinį programinį procesorių 1 įjungiant tikslinį programinį procesorių 0 į apėjimo režimą. Norint derinti tikslinį programinį procesorių 0, naudojama ši komanda:
Pastaba: Vienintelis skirtumas tarp šių dviejų konfigūracijų yra tas, kad šaltinis, kuris vadina Microsemi RISCV konfigūraciją file (microsemi-riscv.cfg) yra pirma, kai derinama tikslinis programinis procesorius 0, arba antras, kai derinamas tikslinis programinis procesorius 1. Daugiau nei dviem įrenginiams grandinėje, papildoma jtag pridedamas newtaps. Pavyzdžiui,ample, jei grandinėje yra trys procesoriai, tada naudojama ši komanda:
1-12 pav. Pvzampdebug sistema
Sąsaja
Tolesniuose skyriuose aptariama su sąsaja susijusi informacija.
Konfigūracijos parametrai
„CoreJ“ konfigūracijos parinktysTAGDerinimas aprašytas tolesnėje lentelėje. Jei reikalinga kitokia nei numatytoji konfigūracija, naudokite SmartDesign dialogo langą Konfigūracija, kad pasirinktumėte atitinkamas konfigūruojamų parinkčių reikšmes.
2-1 lentelė. CoreJTAGDerinimo konfigūracijos parinktys
| Vardas | Galioja diapazonas | Numatytoji | Aprašymas |
| NUM_DEBUG_TGTS | 1-16 | 1 | Galimų derinimo taikinių skaičius naudojant „FlashPro“ (UJTAG_DEBUG = 0) yra 1–16. Galimų derinimo taikinių skaičius per GPIO (UJTAG_DEBUG = 1) yra 1–4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0x55 | JTAG IR kodas, vienas kiekvienam derinimo tikslui. Nurodyta vertė turi būti unikali šiam derinimo tikslui. Tunelio valdiklis, susietas su šia derinimo tiksline sąsaja, tik valdo TDO ir valdo tikslinę derinimo sąsają, kai IR registro turinys atitinka šį IR kodą. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x išvestis prijungta prie UJ aktyvios-žemos URSTB išvesties visuotinės formosTAG makro.1: TGT_TRST išvestis yra viduje prijungta prie UJ aktyvios ir žemos URSTB išvesties visuotinės apverstos formosTAG makrokomandą. Sunaudojamas papildomas visuotinis maršruto parinkimo išteklius, jei šis parametras nustatytas į 1 bet kuriam derinimo tikslui. |
| UJTAG_APEITI | 0-1 | 0 | 0: GPIO derinimas išjungtas, derinimas pasiekiamas per „FlashPro“ antraštę arba įterptąją „FlashPro5.1“: GPIO derinimas įjungtas, derinimas pasiekiamas naudojant vartotojo pasirinktus GPIO kaiščius plokštėje.Pastaba: Kai derinimas atliekamas per GPIO, „SoftConsole“ derinimo parinktyse vykdoma ši derinimo komanda: „—komanda „set FPGA_TAP N““. |
| UJTAG_SEC_LT | 0-1 | 0 | 0: UJTAG makrokomanda pasirenkama, jei UJTAG_BYPASS = 0. 1: UJTAG_SEC makrokomanda pasirenkama, jei UJTAG_BYPASS= 0.Pastaba: Šis parametras taikomas tik PolarFire. Tai yra, ŠEIMA = 26. |
Signalų aprašymai
Šioje lentelėje pateikiami CoreJ signalų aprašymaiTAGDerinimas.
2-2 lentelė. CoreJTAGDerinti įvesties / išvesties signalus
| Vardas | Galioja diapazonas | Numatytoji | Aprašymas |
| NUM_DEBUG_TGTS | 1-16 | 1 | Galimų derinimo taikinių skaičius naudojant „FlashPro“ (UJTAG_DEBUG = 0) yra 1–16. Galimų derinimo taikinių skaičius per GPIO (UJTAG_DEBUG = 1) yra 1–4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0x55 | JTAG IR kodas, vienas kiekvienam derinimo tikslui. Nurodyta vertė turi būti unikali šiam derinimo tikslui. Tunelio valdiklis, susietas su šia derinimo tiksline sąsaja, tik valdo TDO ir valdo tikslinę derinimo sąsają, kai IR registro turinys atitinka šį IR kodą. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x išvestis prijungta prie UJ aktyvios-žemos URSTB išvesties visuotinės formosTAG makro.1: TGT_TRST išvestis yra viduje prijungta prie UJ aktyvios ir žemos URSTB išvesties visuotinės apverstos formosTAG makrokomandą. Sunaudojamas papildomas visuotinis maršruto parinkimo išteklius, jei šis parametras nustatytas į 1 bet kuriam derinimo tikslui. |
| UJTAG_APEITI | 0-1 | 0 | 0: GPIO derinimas išjungtas, derinimas pasiekiamas per „FlashPro“ antraštę arba įterptąją „FlashPro5.1“: GPIO derinimas įjungtas, derinimas pasiekiamas naudojant vartotojo pasirinktus GPIO kaiščius plokštėje.Pastaba: Kai derinimas atliekamas per GPIO, „SoftConsole“ derinimo parinktyse vykdoma ši derinimo komanda: „—komanda „set FPGA_TAP N““. |
| UJTAG_SEC_LT | 0-1 | 0 | 0: UJTAG makrokomanda pasirenkama, jei UJTAG_BYPASS = 0. 1: UJTAG_SEC makrokomanda pasirenkama, jei UJTAG_BYPASS= 0.Pastaba: Šis parametras taikomas tik PolarFire. Tai yra, ŠEIMA = 26. |
Pastabos:
- Visi signalai JTAG Aukščiau pateiktas TAP prievadų sąrašas turi būti perkeltas į aukščiausio lygio prievadus „SmartDesign“.
- SEC prievadai pasiekiami tik UJTAG_SEC_EN įjungta per CoreJTAGDerinimo konfigūracijos GUI.
- Būkite ypač atsargūs jungdami EN_SEC įvestį. Jei EN_SEC yra perkeltas į aukščiausio lygio prievadą (įrenginio įvesties kaištį), turite pasiekti konfigūruoti įvesties / išvesties būsenas J metuTAG „Libero“ srauto programos dizaino programavimo skyrius ir įsitikinkite, kad EN_SEC prievado I/0 būsena (tik išvestis) yra nustatyta į 1.
Registruotis Žemėlapis ir aprašymai
CoreJ registrų nėraTAGDerinimas.
Įrankio srautas
Tolesniuose skyriuose aptariama su įrankių srautu susijusi informacija.
Licencija
Norint naudoti šį IP branduolį su Libero SoC, licencija nereikalinga.
RTL
Pilnas RTL kodas pateikiamas branduoliui ir bandymų stendams, leidžiančius šerdį sukurti naudojant „SmartDesign“. Modeliavimas, sintezė ir išdėstymas gali būti atliekami Libero SoC.
SmartDesign
Buvęsample instantiuota view iš CoreJTAGDerinimas parodytas kitame paveikslėlyje. Daugiau informacijos apie SmartDesign naudojimą branduoliams sukurti ir generuoti žr. DirectCore naudojimas Libero® SoC vartotojo vadove.
4-1 pav. SmartDesign CoreJTAGDerinimo egzempliorius View naudojant JTAG Antraštė
4-2 pav. SmartDesign CoreJTAGDerinimo egzempliorius naudojant GPIO Pins
„CoreJ“ konfigūravimasTAGDerinimas naudojant „SmartDesign“.
Šerdis sukonfigūruojamas naudojant „SmartDesign“ konfigūravimo GUI. Buvęsampgrafinės sąsajos le parodyta toliau pateiktame paveikslėlyje.
4-3 pav. „CoreJ“ konfigūravimasTAGDerinimas naudojant „SmartDesign“.
„PolarFire“, UJTAG_SEC pasirenka UJTAG_SEC makrokomandą vietoj UJTAG makro, kai UJTAG_BYPASS išjungtas. Visoms kitoms šeimoms tai nepaisoma.
Derinimo taikinių skaičių galima konfigūruoti iki 16 derinimo tikslų su UJTAG_BYPASS išjungtas ir iki 4 derinimo tikslų su UJTAG_BYPASS įjungtas.
UJTAG_BYPASS pasirenka derinimą per UJTAG ir FlashPro antraštę bei derinimą per GPIO kaiščius.
Tikslinis # IR kodas yra JTAG IR kodas, suteiktas derinimo tikslui. Tai turi būti unikali reikšmė nurodytame diapazone 2-1 lentelė.
Modeliavimo srautai
Su CoreJ pateikiamas vartotojo bandymo stendasTAGDerinimas. Norėdami paleisti modeliavimą:
- „SmartDesign“ pasirinkite naudotojo bandymo stendo srautą.
- Generavimo srityje spustelėkite Išsaugoti ir generuoti. Pagrindinės konfigūracijos GUI pasirinkite vartotojo bandymo stendą.
Kai „SmartDesign“ sugeneruoja Libero projektą, jis įdiegia vartotojo bandymų stendą files. Norėdami paleisti naudotojo bandymų stendą:
- Nustatykite dizaino šaknį į CoreJTAGDerinimo egzemplioriai Libero dizaino hierarchijos srityje.
- Libero Design Flow lange spustelėkite Patvirtinti iš anksto susintetintą dizainą > Imituoti. Tai paleidžia „ModelSim“ ir automatiškai paleidžia modeliavimą.
Sintezė Libero mieste
Norėdami paleisti sintezę:
- Spustelėkite Sintezavimo piktogramą Libero SoC Design Flow lange, kad sintezuotumėte branduolį. Arba dešiniuoju pelės mygtuku spustelėkite parinktį Synthesize lange Design Flow ir pasirinkite Open Interactively. Sintezės lange rodomas Synplify® projektas.
- Spustelėkite Vykdyti piktogramą.
Pastaba: RTG4 yra trumpalaikio įvykio (SET) sumažintas įspėjimas, kurio galima nepaisyti, nes šis IP naudojamas tik kūrimo tikslais ir nebus naudojamas spinduliuotės aplinkoje.
Vieta ir maršrutas Libero mieste
Kai sintezė bus baigta, spustelėkite vietos ir maršruto piktogramą Libero SoC, kad pradėtumėte talpinimo procesą.
Įrenginio programavimas
Jei naudojama UJAG_SEC funkcija ir EN_SEC yra perkeltas į aukščiausio lygio prievadą (įrenginio įvesties kaištį), turite pasiekti konfigūruoti įvesties / išvesties būsenas J metuTAG „Libero“ srauto programos dizaino programavimo skyrius ir įsitikinkite, kad EN_SEC prievado I/0 būsena (tik išvestis) yra nustatyta į 1.
Ši konfigūracija reikalinga norint išlaikyti prieigą prie JTAG prievadas, skirtas įrenginio perprogramavimui, nes apibrėžta ribų nuskaitymo registro (BSR) reikšmė nepaiso bet kokio išorinio loginio lygio EN_SEC perprogramavimo metu.
Sistemos integravimas
Tolesniuose skyriuose aptariama su sistemos integravimu susijusi informacija.
Sistemos lygio dizainas, skirtas IGLOO2/RTG4
Toliau pateiktame paveikslėlyje parodyti projektavimo reikalavimai, reikalingi JTAG „Softcore“ procesoriaus, esančio audinyje nuo „SoftConsole“ iki JTAG sąsaja IGLOO2 ir RTG4 įrenginiams.
5-1 pav. RTG4 / IGLOO2 JTAG Derinimo dizainas
„SmartFusion2“ sistemos lygio dizainas
Toliau pateiktame paveikslėlyje parodyti projektavimo reikalavimai, reikalingi JTAG „Softcore“ procesoriaus, esančio audinyje nuo „SoftConsole“ iki JTAG „SmartFusion2“ įrenginių sąsaja.
5-2 pav. SmartFusion2 JTAG Derinimo dizainas
UJTAG_SEC
„PolarFire“ įrenginių šeimai ši versija leidžia vartotojui pasirinkti vieną iš UJTAG ir UJTAG_SEC, UJTAG_SEC_EN parametras GUI bus naudojamas norint pasirinkti pageidaujamą.
Toliau pateiktame paveikslėlyje parodyta paprasta diagrama, vaizduojanti fizines UJ sąsajasTAG/UJTAG_SEC PolarFire.
5-3 pav. PolarFire UJTAG_SEC makrokomanda
Dizaino apribojimai
Dizainai su CoreJTAGDebug reikalauja, kad programa laikytųsi apribojimų projektavimo eigoje, kad būtų galima naudoti laiko analizę TCK laikrodžio srityje.
Norėdami pridėti apribojimų:
- Jei Libero v11.7 ar naujesnėje versijoje naudojamas patobulintų apribojimų srautas, dukart spustelėkite Apribojimai > Tvarkyti apribojimus lange DesignFlow ir spustelėkite skirtuką Laikas.
- Apribojimų tvarkytuvės lango skirtuke Laikas spustelėkite Naujas, kad sukurtumėte naują SDC fileir pavadinkite file. Projektavimo apribojimai apima laikrodžio šaltinio apribojimus, kuriuos galima įvesti į šį tuščią SDC file.
- Jei naudojamas klasikinis apribojimas, esantis Libero v11.7 ar naujesnėje versijoje, dešiniuoju pelės mygtuku spustelėkite Kurti apribojimus > Laiko apribojimas lange Dizaino srautas, tada spustelėkite Sukurti naują apribojimą. Tai sukuria naują SDC file. Projektavimo apribojimai apima laikrodžio šaltinio apribojimus, kurie įvedami į šį tuščią SDC file.
- Apskaičiuokite TCK periodą ir pusę periodo. TCK nustatytas į 6 MHz, kai derinimas atliekamas naudojant „FlashPro“, ir nustatytas didžiausias 30 MHz dažnis, kai derinimą palaiko „FlashPro5“. Baigę šį veiksmą, SDC įveskite šiuos apribojimus file:
sukurti_laikrodžio pavadinimas { TCK } \- laikotarpis TCK_PERIOD \
- bangos forma { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Pavyzdžiuiample, tokie apribojimai taikomi konstrukcijai, kuri naudoja 6 MHz TCK dažnį.
sukurti_laikrodžio pavadinimas { TCK } \ - laikotarpis 166.67 \
- bangos forma { 0 83.33 } \ [ get_ports { TCK } ]
- Susieti visus apribojimus files su sintezės, vietos ir maršruto bei laiko patikrinimu stages Apribojimų tvarkyklė > Laiko nustatymas. Tai užbaigiama pažymėjus susijusius SDC žymės langelius files, kuriose buvo įvesti apribojimai
Revizijos istorija
| Uosto pavadinimas | Plotis | Kryptis | Aprašymas |
| JTAG TAP prievadai | |||
| TDI | 1 | Įvestis | Bandymo duomenys. Serijinis duomenų įvedimas iš TAP. |
| TCK | 1 | Įvestis | Bandomasis laikrodis. Laikrodžio šaltinis visiems nuosekliems CoreJ elementamsTAGDerinimas. |
| TMS | 1 | Įvestis | Pasirinkite bandymo režimą. |
| TDO | 1 | Išvestis | Išbandyti duomenys. Serijinė duomenų išvestis į TAP. |
| TRSTB | 1 | Įvestis | Bandomasis nustatymas iš naujo. Aktyvus žemo atstatymo įėjimas iš TAP. |
| JTAG Tiksliniai X prievadai | |||
| TGT_TDO_x | 1 | Įvestis | Išbandykite duomenis iš derinimo tikslo x į TAP. Prisijunkite prie tikslinio TDO prievado. |
| TGT_TCK_x | 1 | Išvestis | Išbandykite laikrodžio išvestį, kad derintumėte tikslą x. CoreJ viduje TCK yra paaukštintas iki pasaulinio, mažo pasvirimo tinkloTAGDerinimas. |
| TGT_TRST_x | 1 | Išvestis | Aktyvus-aukštas testo nustatymas iš naujo. Naudojama tik tada, kai TGT_ACTIVE_HIGH_RESET_x =1 |
| TGT_TRSTN_x | 1 | Išvestis | Aktyvus-žemas testo nustatymas iš naujo. Naudojama tik tada, kai TGT_ACTIVE_HIGH_RESET_x =0 |
| TGT_TMS_x | 1 | Išvestis | Bandymo režimas Pasirinkite išvestį, kad derintumėte tikslą x. |
| TGT_TDI_x | 1 | Išvestis | Bandymo duomenys. Serijos duomenų įvestis iš derinimo tikslo x. |
| UJTAG_BYPASS_TCK_x | 1 | Įvestis | Išbandykite laikrodžio įvestį, kad derintumėte tikslą x iš GPIO kaiščio. |
| UJTAG_BYPASS_TMS_x | 1 | Įvestis | Bandymo režimas Pasirinkite, jei norite derinti tikslą x iš GPIO kaiščio. |
| UJTAG_BYPASS_TDI_x | 1 | Įvestis | Bandymo duomenys įvesti, serijiniai duomenys, skirti derinti tikslą x iš GPIO kaiščio. |
| UJTAG_BYPASS_TRSTB_x | 1 | Įvestis | Bandomasis nustatymas iš naujo. Iš naujo nustatyti įvestį, kad būtų derinamas tikslas x iš GPIO kaiščio. |
| UJTAG_BYPASS_TDO_x | 1 | Išvestis | Bandymo duomenys išvesti, serijiniai duomenys iš derinimo tikslo x iš GPIO kaiščio. |
| SEC prievadai | |||
| EN_SEC | 1 | Įvestis | Įjungia saugumą. Leidžia vartotojo dizainui nepaisyti išorinės TDI ir TRSTB įvesties į TAP.Atsargiai: būkite ypač atsargūs jungdami šį prievadą. Norėdami gauti daugiau informacijos, žr. toliau pateiktą pastabą ir Įrenginio programavimą. |
| TDI_SEC | 1 | Įvestis | TDI saugumo nepaisymas. Nepaiso išorinės TDI įvesties į TAP, kai EN_SEC yra HIGH. |
| TRSTB_SEC | 1 | Įvestis | TRSTB saugos nepaisymas. Nepaiso išorinės TRSTB įvesties į TAP, kai SEC_EN yra HIGH. |
| UTRSTB | 1 | Išvestis | Bandymas iš naujo nustatyti monitorių |
| UTMS | 1 | Išvestis | Bandymo režimas Pasirinkite monitorių |
Mikroschema Websvetainę
„Microchip“ teikia internetinę pagalbą per mūsų websvetainė adresu www.microchip.com/. Tai webSvetainė naudojama gaminti files ir informacija lengvai prieinama klientams. Dalis galimo turinio apima:
- Produkto palaikymas – Duomenų lapai ir klaidos, paraiškos pastabos ir sample programas, projektavimo išteklius, vartotojo vadovus ir techninės įrangos palaikymo dokumentus, naujausius programinės įrangos leidimus ir archyvuotą programinę įrangą
- Bendroji techninė pagalba – Dažnai užduodami klausimai (DUK), techninės pagalbos užklausos, internetinės diskusijų grupės, Microchip projektavimo partnerių programos narių sąrašas
- „Microchip“ verslas – Produktų parinkimo ir užsakymo vadovai, naujausi Microchip pranešimai spaudai, seminarų ir renginių sąrašas, Microchip pardavimo biurų, platintojų ir gamyklų atstovų sąrašai
Pranešimų apie gaminio pasikeitimus paslauga
„Microchip“ pranešimų apie produktų pasikeitimus paslauga padeda klientams nuolat sužinoti apie „Microchip“ produktus. Prenumeratoriai gaus pranešimą el. paštu, kai bus pakeitimų, atnaujinimų, pataisymų ar klaidų, susijusių su nurodyta produktų šeima ar kūrimo įrankiu.
Norėdami užsiregistruoti, eikite į www.microchip.com/pcn ir vadovaukitės registracijos instrukcijomis Klientų palaikymo tarnyba Microchip produktų vartotojai pagalbos gali gauti keliais kanalais:
- Platintojas arba atstovas
- Vietinis pardavimo biuras
- Įterptųjų sprendimų inžinieriaus (ESE) techninė pagalba Klientai turėtų kreiptis į savo platintoją, atstovą arba ESE dėl pagalbos. Vietiniai pardavimo biurai taip pat gali padėti klientams. Šiame dokumente yra pardavimo biurų ir vietų sąrašas.
Techninė pagalba teikiama per websvetainė adresu: www.microchip.com/support
Mikroschemų įrenginių kodo apsaugos funkcija
Atkreipkite dėmesį į toliau pateiktą informaciją apie kodo apsaugos funkciją Microchip įrenginiuose:
- Mikroschemos gaminiai atitinka specifikacijas, nurodytas jų konkrečiame mikroschemos duomenų lape.
- „Microchip“ tiki, kad jos gaminių šeima yra saugi, kai naudojama pagal paskirtį ir įprastomis sąlygomis.
- Bandant pažeisti „Microchip“ įrenginių kodo apsaugos funkcijas, naudojami nesąžiningi ir galbūt neteisėti metodai. Manome, kad naudojant šiuos metodus reikia naudoti „Microchip“ produktus tokiu būdu, kuris neatitinka „Microchip“ duomenų lapuose pateiktų specifikacijų. Labiausiai tikėtina, kad bandymai pažeisti šias kodo apsaugos funkcijas negali būti įvykdyti nepažeidžiant „Microchip“ intelektinės nuosavybės teisių.
- „Microchip“ nori dirbti su bet kuriuo klientu, kuriam rūpi jo kodo vientisumas.
- Nei Microchip, nei joks kitas puslaidininkių gamintojas negali garantuoti savo kodo saugumo. Kodo apsauga nereiškia, kad garantuojame, kad produktas yra „nepalaužiamas“. Kodo apsauga nuolat tobulinama. Mes, Microchip, esame įsipareigoję nuolat tobulinti savo produktų kodo apsaugos funkcijas. Bandymai pažeisti „Microchip“ kodo apsaugos funkciją gali būti Skaitmeninio tūkstantmečio autorių teisių įstatymo pažeidimas. Jei tokie veiksmai leidžia neteisėtai prieiti prie jūsų programinės įrangos ar kito autorių teisių saugomo kūrinio, galite turėti teisę pareikšti ieškinį dėl pagalbos pagal tą įstatymą.
Teisinis pranešimas
Šiame leidinyje pateikta informacija skirta tik kuriant ir naudojant Microchip produktus. Informacija apie įrenginio programas ir panašiai pateikiama tik jūsų patogumui ir gali būti pakeista atnaujinimais. Jūs esate atsakingi už tai, kad jūsų paraiška atitiktų jūsų specifikacijas.
ŠIĄ INFORMACIJĄ PATEIKIA MICROCHIP „TOKIA, KOKIA YRA“. MIKROLUSTA NEPAREIGOJA
ARBA BET KOKIOS GARANTIJOS, TAIKOS AIŠKIOS AR NUMANOMOS, RAŠYTOS AR ŽODINĖS, ĮSTATYMŲ
AR KITAIP, SUSIJĘ SU INFORMACIJA, ĮSKAITANT BET JOKIĄ NUMANOmą
GARANTIJOS DĖL NEPAŽEIDIMO, PREKYBĖJO GEBĖJIMŲ IR TINKAMUMO TAM TAM TAM TIKSLUI ARBA GARANTIJOS, SUSIJUSIOS SU JOS BŪKLĖS, KOKYBĖS AR VEIKSMAIS. JOKIU ATVEJU MICROCHIP NEBUS ATSAKOMYBĖS UŽ JOKIUS NETIESIOGINIUS, SPECIALUS, BAUSMINIUS, ATSITIKTINIUS AR ATSIJUSIUS NUOSTOLIUS, ŽALĄ, IŠLAIDAS AR IŠLAIDAS, KAS SUSIJĘ SU INFORMACIJA AR JOS NAUDOJIMAS \GALIMYBĖ ARBA ŽALOS NUSOMAKTAS. VISO MICROCHIP ATSAKOMYBĖ UŽ VISUS PAREIŠKUS, JOKIU BŪDU SUSIJUSIUS SU INFORMACIJA AR JOS NAUDOJIMU, NEBUS VIRŠYDĖS MOKESČIŲ, JEI BŪTINA, KURIUS SUMOKATE UŽ MICROCHIP, SUMOS, KIEK LEIDŽIAMA ĮSTATYMŲ. „Microchip“ prietaisų naudojimas gyvybės palaikymo ir (arba) saugos tikslais yra visiškai pirkėjo rizika, o pirkėjas sutinka ginti, atlyginti žalą ir laikyti „Microchip“ nepavojingą nuo bet kokios žalos, pretenzijų, ieškinių ar išlaidų, kylančių dėl tokio naudojimo. Jokios „Microchip“ intelektinės nuosavybės teisės neperduodamos, netiesiogiai ar kitaip, nebent nurodyta kitaip.
| AMERIKA | AZIJA/RAMUSIOJONAS | AZIJA/RAMUSIOJONAS | EUROPA |
| Įmonės biuras2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel.: 480-792-7200Faksas: 480-792-7277Techninis palaikymas: www.microchip.com/support Web Adresas: www.microchip.com AtlantaDuluth, GATel: 678-957-9614 Faksas: 678-957-1455Ostinas, TeksasasTel: 512-257-3370Bostonas Westborough, MA Tel.: 774-760-0087 Faksas: 774-760-0088ČikagaItasca, ILTel: 630-285-0071 Faksas: 630-285-0075DalasasAdisonas, TXTel. 972-818-7423 Faksas: 972-818-2924DetroitasNovi, MITel: 248-848-4000Hiustonas, TeksasasTel: 281-894-5983Indianapolis Noblesville, IN Tel.: 317-773-8323Faksas: 317-773-5453Tel. 317-536-2380Los Andželas Mission Viejo, CA Tel.: 949-462-9523 Faksas: 949-462-9608 Tel. 951-273-7800Rolis, NCTel: 919-844-7510Niujorkas, NYTel: 631-435-6000San Chosė, KalifornijaTel.: 408-735-9110Tel. 408-436-4270Kanada – TorontasTel.: 905-695-1980 Faksas: 905-695-2078 | Australija – SidnėjusTel.: 61-2-9868-6733Kinija – PekinasTel.: 86-10-8569-7000Kinija – ČengduTel.: 86-28-8665-5511Kinija – ČongčingasTel.: 86-23-8980-9588Kinija – DongguanasTel.: 86-769-8702-9880Kinija – GuangdžouTel.: 86-20-8755-8029Kinija – HangdžouTel.: 86-571-8792-8115Kinija – Honkongo SARTel.: 852-2943-5100Kinija – NankinasTel.: 86-25-8473-2460Kinija – ČingdaoTel.: 86-532-8502-7355Kinija – ŠanchajusTel.: 86-21-3326-8000Kinija – ŠenjangasTel.: 86-24-2334-2829Kinija – ŠendženasTel.: 86-755-8864-2200Kinija – SudžouTel.: 86-186-6233-1526Kinija – UhanasTel.: 86-27-5980-5300Kinija – SianasTel.: 86-29-8833-7252Kinija – SiamenasTel.: 86-592-2388138Kinija – ZhuhaiTel.: 86-756-3210040 | Indija – BengalūrasTel.: 91-80-3090-4444Indija – Naujasis DelisTel.: 91-11-4160-8631Indija - PunaTel.: 91-20-4121-0141Japonija – OsakaTel.: 81-6-6152-7160Japonija – TokijasTel.: 81-3-6880-3770Korėja – DaeguTel.: 82-53-744-4301Korėja – SeulasTel.: 82-2-554-7200Malaizija – Kvala LumpūrasTel.: 60-3-7651-7906Malaizija – PenangasTel.: 60-4-227-8870Filipinai – ManilaTel.: 63-2-634-9065SingapūrasTel.: 65-6334-8870Taivanas – Hsin ChuTel.: 886-3-577-8366Taivanas – GaosiongasTel.: 886-7-213-7830Taivanas – TaipėjusTel.: 886-2-2508-8600Tailandas – BankokasTel.: 66-2-694-1351Vietnamas – HošiminasTel.: 84-28-5448-2100 | Austrija – VelsasTel: 43-7242-2244-39Fax: 43-7242-2244-393Danija – KopenhagaTel: 45-4485-5910Fax: 45-4485-2829Suomija – EspoTel.: 358-9-4520-820Prancūzija – ParyžiusTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Vokietija – GarchingasTel.: 49-8931-9700Vokietija – HaanasTel.: 49-2129-3766400Vokietija – HeilbronasTel.: 49-7131-72400Vokietija – KarlsrūhėTel.: 49-721-625370Vokietija – MiunchenasTel: 49-89-627-144-0Fax: 49-89-627-144-44Vokietija – RozenheimasTel.: 49-8031-354-560Izraelis – RaananaTel.: 972-9-744-7705Italija – MilanasTel: 39-0331-742611Fax: 39-0331-466781Italija – PaduvaTel.: 39-049-7625286Nyderlandai – DrunenTel: 31-416-690399Fax: 31-416-690340Norvegija – TrondheimasTel.: 47-72884388Lenkija – VaršuvaTel.: 48-22-3325737Rumunija – BukareštasTel: 40-21-407-87-50Ispanija – MadridasTel: 34-91-708-08-90Fax: 34-91-708-08-91Švedija – GotenbergasTel: 46-31-704-60-40Švedija – StokholmasTel.: 46-8-5090-4654JK – VokingamasTel: 44-118-921-5800Fax: 44-118-921-5820 |
Dokumentai / Ištekliai
 |
Mikroschemų technologija CoreJTAGDerinimo procesoriai [pdfVartotojo vadovas CoreJTAGDerinimo procesoriai, CoreJTAGDerinimas, procesoriai |
