Microchip Technology Core JTAG Araztu prozesadoreen erabiltzailearen gida

Sarrera

Core JTAG Debug v4.0-k Joint Test Action Group-en konexioa errazten du (JTAG) nukleo bigunen prozesadore bateragarriak JTAG TAP edo erabilera orokorreko sarrera/irteera (GPIO) pinak arazketarako. IP nukleo honek gailu bakarrean gehienez 16 soft core prozesadoreren arazketa errazten du, eta GPIOren bidez lau gailu bereizitako prozesadoreen arazketarako laguntza eskaintzen du.

Ezaugarriak

CoreJTAGArazketak funtsezko ezaugarri hauek ditu:

• Ehunari sarbidea ematen dio JTAG interfazea JTAG TAPETA.
• Ehunari sarbidea ematen dio JTAG interfazea GPIO pinen bidez.
• IR kodearen euskarria konfiguratzen du JTAG tunelak egitea.
• Hainbat gailu lotzea onartzen du JTAG TAPETA.
• Prozesadore anitzeko arazketa onartzen du.
• Erloju bereiziak eta berrezarri seinaleak sustatzen ditu bideratze baxuko baliabideetara.
• Helburu aktibo-baxua eta aktibo-altua berrezartzea onartzen du.
• JTAG Segurtasun Monitorearen Interfazea (UJTAG_SEC) PolarFire gailuetarako.

Core bertsioa
Dokumentu hau CoreJ-i dagokioTAGAraztu v4.0

Laguntutako Familiak

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Gailuaren erabilera eta errendimendua

Erabilera- eta errendimendu-datuak ondoko taulan ageri dira onartzen diren gailu familientzat. Taula honetan agertzen diren datuak adierazgarriak baino ez dira. Gailuaren erabilera orokorra eta nukleoaren errendimendua sistemaren araberakoa da.
1. Taula. Gailuaren erabilera eta errendimendua

Familia	Fitxak sekuentzialak	konbinatorioak	Guztira	Erabilpena Gailua	% guztira	Errendimendua (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Oharra: Taula honetako datuak Verilog RTL erabiliz lortu dira sintesi eta diseinu-ezarpen tipikoekin -1 piezen gainean. Goi-mailako parametroak edo generikoak ezarpen lehenetsietan utzi ziren.

Deskribapen funtzionala

CoreJTAGDebug-ek UJ erabiltzen duTAG makro gogorra J-rako sarbidea ematekoTAG interfazea FPGA ehunetik. UJTAG makro gogorrak ehunetik MSS edo ASIC TAP kontrolagailuaren irteerara konektatzea errazten du. Bakarrik, UJren instantzia batTAG makroa onartzen da ehunean.
1-1 irudia. CoreJTAGAraztu bloke-diagrama

CoreJTAGArazketak uj_j-ren instantzia bat daukatag tunel kontrolatzailea, JTAG tunel kontrolatzailea J erraztekoTAG FlashPro programatzaile baten eta helburuko softcore prozesadorearen arteko tunelak. Softcore prozesadorea FPGA dedikatuaren JTAG interfazearen pinak. IR eskaneatzea JTAG interfazea eskuraezinak dira FPGA ehunean. Hori dela eta, tunelaren protokoloa beharrezkoa da IR eta DR arazketa-helmugara eskaneatzea errazteko, J industria estandarra onartzen duena.TAG interfazea. Tunel-kontrolatzaileak DR eskaneatu gisa transferitutako tunel-paketea deskodetzen du eta ondoriozko IR edo DR eskaneatzea sortzen du, tunel-paketearen edukietan eta UIREG bidez emandako IR erregistroaren edukietan oinarrituta. Tunelaren kontrolatzaileak tunel-paketea ere deskodetzen du, IR erregistroaren edukia bere IR kodearekin bat datorrenean.

1-2 irudia. Tunnel Pakete Protokoloa

Konfigurazio-parametro batek tunelaren kontrolagailuak erabiltzen duen IR kodearen konfigurazioa eskaintzen du. Diseinu bakarrean hainbat softcore prozesadoreren arazketa errazteko, instantziatutako tunel-kontrolatzaileen kopurua 1etik 16ra konfigura daiteke, J bat emanez.TAG xede-prozesadore bakoitzari dagokion interfazea. Xede-prozesadore hauek instantziazio unean ezarritako IR kode bakar baten bidez bidera daitezke.

Helburuko prozesadorearen arazketa-interfaze bakoitzaren TGT_TCK lerroan CLKINT edo BFR buffer bat instantziatzen da.

UJetik URSTB lineaTAG makroa (TRSTB) baliabide global izatera sustatzen da CoreJren barruanTAGAraztu. Aukerako inbertsore bat jartzen da CoreJ barruan TGT_TRST lerroanTAGAraztu arazketa-helburu batera konektatzeko, eta gero aktibo-altuko berrezartze-iturri batera konektatzea espero da. J-tik sartzen den TRSTB seinalea onartzen denean konfiguratzen daTAG TAP aktibo baxua da. Konfigurazio honek arazketa-helburu bat edo gehiago behar baditu, bideratze-baliabide global gehigarri bat kontsumituko da.

UJetik URSTB lineaTAG makroa (TRSTB) baliabide global izatera sustatzen da CoreJren barruanTAGAraztu. Aukerako inbertsore bat jartzen da CoreJ barruan TGT_TRST lerroanTAGAraztu arazketa-helburu batera konektatzeko, eta gero aktibo-altuko berrezartze-iturri batera konektatzea espero da. J-tik sartzen den TRSTB seinalea onartzen denean konfiguratzen daTAG TAP aktibo baxua da. TGT_TRSTN lehenetsitako irteera baxu aktiboa da arazketa helbururako. Konfigurazio honek arazketa-helburu bat edo gehiago behar baditu, bideratze-baliabide global gehigarri bat kontsumituko da.

1-3 irudia. CoreJTAGAraztu serieko datuak eta erlojua

Gailuen kateatzea

Ikusi FPGA Programazioko Erabiltzaileen Gidak garapen-plaka edo familia espezifikorako. Garapen-batzorde bakoitzak bolumen desberdinetan funtziona dezaketages, eta haien garapen-plataformekin posible den egiaztatzea aukera dezakezu. Gainera, hainbat garapen-plaka erabiltzen ari bazara, ziurtatu oinarri komun bat dutela.

FlashPro goiburuaren bidez
FlashPro goiburua erabiliz oihalean hainbat gailu kateatzen laguntzeko, uj_j-ren hainbat instantziatag beharrezkoak dira. Nukleoaren bertsio honek gehienez 16 nukleorako sarbidea ematen du uj_j eskuz instantziatu beharrik gabetag. Nukleo bakoitzak IR Kode bakarra du (0x55etik 0x64ra) eta ID kodearekin bat datorren nukleo espezifikorako sarbidea emango du.

1-4 irudia. Hainbat prozesadore Gailu bakarrean Gailu bakarrean

CoreJ erabiltzekoTAGAraztu hainbat gailutan, gailuetako batek maisu bihurtu behar du. Gailu honek CoreJ daukaTAGAraztu nukleoa. Ondoren, prozesadore bakoitza honela konektatzen da:
1-5 irudia. Hainbat prozesadore bi gailutan

Beste plaka batean nukleo bat arazteko, JTAG CoreJ-ren seinaleakTAGDebug goi-mailako pinetara sustatzen da SmartDesign-en. Ondoren, hauek JTAG seinaleak zuzenean prozesadorean.
Oharra: CoreJ batTAGDebug, bigarren plaka diseinuan, aukerakoa da Kontuan izan UJ_JTAG makroa eta FlashPro goiburua ez dira erabiltzen bigarren taularen diseinuan.

SoftConsole-n arazketarako prozesadore bat hautatzeko, egin klik arazketa-konfigurazioetan eta, ondoren, egin klik Araztagailua fitxan.

Hurrengo irudian ageri den komandoa exekutatzen da.

1-6 irudia. Araztearen konfigurazioa UJ_JTAG_IRKODEA

UJ_JTAG_IRCODE arazketan ari zaren prozesadorearen arabera alda daiteke. Adibidezample: 0 gailuko prozesadore bat arazteko, UJ_JTAG_IRCODE 0x55 edo 0x56 gisa ezar daiteke.

GPIOren bitartez
GPIOtik arazteko, UJ parametroaTAG _BYPASS hautatuta dago. Nukleo bat eta lau GPIO goiburu edo pinen bidez arazketa daitezke. SoftConsole v5.3 edo berriagoa den GPIOak erabiliz arazte-saio bat exekutatzeko, Arazte-konfigurazioa honela konfiguratu behar da:
1-7 irudia. Araztearen konfigurazioa GPIO

Oharra: GPIO bidez arazketan ari bazara, ezin duzu aldi berean arakatu prozesadorea FlashPro Header edo Embedded FlashPro5 bidez garapen-plaketan. Adibidezample: FlashPro Header edo Embedded FlashPro5 eskuragarri daude Identify edo SmartDebug erabiliz arazketa errazteko.
1-8 irudia. GPIO pinen bidez araztea

Gailuen kateatzea GPIO Pinen bidez
GPIO bidez hainbat gailu kateatzeko, UJTAG_BYPASS parametroa hautatu behar da. Ondoren, TCK, TMS eta TRSTb seinaleak maila goreneko portuetara igo daitezke. Xede-prozesadore guztiek TCK, TMS eta TRSTb dituzte. Hauek ez dira behean erakusten.
1-9 irudia. Gailuak GPIO pinen bidez kateatzea

Oinarrizko JTAG kate, prozesadore baten TDO beste prozesadore baten TDIra konektatzen da, eta prozesadore guztiak kateatu arte jarraitzen du, modu honetan. Lehen prozesadorearen TDI eta azken prozesadorearen TDO J-ra konektatzen diraTAG prozesadore guztiak kateatzen dituen programatzailea. JTAG prozesadoreetatik datozen seinaleak CoreJ-ra bideratzen diraTAGAraztu, non kateatu daitezkeen. Hainbat gailutan kateatzea amaitzen bada, CoreJ duen gailuaTAGDebug gailu nagusi bihurtzen da.

GPIO arazketa agertoki batean, non IR Kode bat prozesadore bakoitzari esleitu gabe, OpenOCD script aldatu bat erabiltzen da, zein gailu arazketan ari den hautatzeko. OpenOCD script bat aldatzen da, zein gailu arazketa den hautatzeko. Mi-V diseinu baterako, file SoftConsole instalazio-kokapenean aurkitzen da, openocd/scripts/board/microsemi-riscv.cfg azpian. Beste prozesadoreetarako, files openocd kokapen berean aurkitzen dira.
Oharra:  Araztu konfigurazioa aukerak ere eguneratu behar dira, bada file izena aldatzen da

1-10 irudia. Araztu konfigurazioa

Ireki username-riscv-gpio-chain.cfg, jarraian adibide bat daampIkusi beharrekoa:

1-11 irudia. MIV konfigurazioa File

Ezarpen hauek GPIO bidez gailu bakarreko arazketarako funtzionatzen dute. Kate bat arazketa egiteko, komando gehigarriak gehitu behar dira, arazketa ez diren gailuak saihesbide moduan jarri daitezen.

Kate bateko bi prozesadoretarako, honako sampkomandoa exekutatzen da:

Honek Target softcore Prozesadorea 1 arazketa ahalbidetzen du Target softcore Processor 0 saihesbide moduan jarriz. Target softcore prozesadorea 0 arazteko, komando hau erabiltzen da:

Oharra:  Bi konfigurazio horien arteko desberdintasun bakarra iturria da, Microsemi RISCV konfigurazioa deitzen duena file (microsemi-riscv.cfg) lehenik eta behin, Target softcore prozesadorea 0 araztean, edo bigarrenik, Target Softcore prozesadorea 1. arazketan. Kateko bi gailu baino gehiagotarako, j gehigarria.tag newtaps gehitzen da. Adibidezample, kate batean hiru prozesadore badaude, komando hau erabiltzen da:

1-12 irudia. Adibample Debug System

Interfazea

Hurrengo ataletan interfazeari lotutako informazioa aztertzen da.

Konfigurazio-parametroak

CoreJ-ren konfigurazio aukerakTAGArazketak hurrengo taulan deskribatzen dira. Lehenetsitakoa ez den beste konfigurazio bat behar bada, erabili SmartDesign-eko Konfigurazio elkarrizketa-koadroa konfigura daitezkeen aukeren balio egokiak hautatzeko.
2-1 taula. CoreJTAGAraztu konfigurazio-aukerak

Izena	Baliozko barrutia	Lehenetsia	Deskribapena
NUM_DEBUG_TGTS	1-16	1	FlashPro bidez eskuragarri dauden arazketa-helburuen kopurua (UJTAG_DEBUG = 0) 1-16 da. GPIO bidez (UJTAG_DEBUG = 1) 1-4 da.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR kodea, bat arazketa helburu bakoitzeko. Zehaztutako balioak arazketa helburu honetarako bakarra izan behar du. Arazte-helburuko interfaze honekin lotutako tunel-kontrolatzaileak TDO gidatzen du eta xede-arazte-interfazea gidatzen du, IR erregistroaren edukia IR kode honekin bat datorrenean.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x irteera UJren URSTB irteera aktibo-baxuaren forma global batera konektatuta dagoTAG makroa.1: TGT_TRST irteera UJ-ren URSTB irteera aktibo-baxuaren alderantzizko forma global batera konektatuta dago barneanTAG makroa. Bideratze-baliabide global gehigarri bat kontsumitzen da parametro hau 1ean ezartzen bada edozein arazketa helbururako.
UJTAG_Saihestu	0-1	0	0: GPIO arazketa desgaituta dago, arazketa eskuragarri dago FlashPro goiburuaren edo FlashPro5.1 txertatuaren bidez: GPIO arazketa gaituta dago, erabiltzaileak arbelean hautatutako GPIO pinen bidez erabilgarri dago arazketa.Oharra:  Arazketa GPIO bidez egiten denean, honako arazketa-komando hau exekutatzen da SoftConsoleko arazketa-aukeretan: "—komandoa "set FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG makroa hautatzen da UJ badaTAG_BYPASS = 0. 1: UJTAG_SEC makroa hautatzen da UJ badaTAG_BYPASS= 0.Oharra:  Parametro hau PolarFire-ri soilik aplikatzen zaio. Hau da, FAMILIA = 26.

Seinaleen deskribapenak
Hurrengo taulan CoreJ-ren seinaleen deskribapenak zerrendatzen diraTAGAraztu.
2-2 taula. CoreJTAGAraztu I/O seinaleak

Izena	Baliozko barrutia	Lehenetsia	Deskribapena
NUM_DEBUG_TGTS	1-16	1	FlashPro bidez eskuragarri dauden arazketa-helburuen kopurua (UJTAG_DEBUG = 0) 1-16 da. GPIO bidez (UJTAG_DEBUG = 1) 1-4 da.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR kodea, bat arazketa helburu bakoitzeko. Zehaztutako balioak arazketa helburu honetarako bakarra izan behar du. Arazte-helburuko interfaze honekin lotutako tunel-kontrolatzaileak TDO gidatzen du eta xede-arazte-interfazea gidatzen du, IR erregistroaren edukia IR kode honekin bat datorrenean.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x irteera UJren URSTB irteera aktibo-baxuaren forma global batera konektatuta dagoTAG makroa.1: TGT_TRST irteera UJ-ren URSTB irteera aktibo-baxuaren alderantzizko forma global batera konektatuta dago barneanTAG makroa. Bideratze-baliabide global gehigarri bat kontsumitzen da parametro hau 1ean ezartzen bada edozein arazketa helbururako.
UJTAG_Saihestu	0-1	0	0: GPIO arazketa desgaituta dago, arazketa eskuragarri dago FlashPro goiburuaren edo FlashPro5.1 txertatuaren bidez: GPIO arazketa gaituta dago, erabiltzaileak arbelean hautatutako GPIO pinen bidez erabilgarri dago arazketa.Oharra:  Arazketa GPIO bidez egiten denean, honako arazketa-komando hau exekutatzen da SoftConsoleko arazketa-aukeretan: "—komandoa "set FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG makroa hautatzen da UJ badaTAG_BYPASS = 0. 1: UJTAG_SEC makroa hautatzen da UJ badaTAG_BYPASS= 0.Oharra:  Parametro hau PolarFire-ri soilik aplikatzen zaio. Hau da, FAMILIA = 26.

Oharrak:

• Seinale guztiak JTAG Goiko TAP ataken zerrenda SmartDesign-en goi-mailako ataketara sustatu behar da.
• SEC Portuak UJ denean bakarrik daude erabilgarriTAG_SEC_EN CoreJ bidez gaituta dagoTAGArazketaren konfigurazio GUI.
• Kontuz ibili EN_SEC sarrera konektatzean. EN_SEC goi-mailako ataka batera igotzen bada (gailuaren sarrerako pina), Konfiguratu I/O egoerak J bitartean sartu behar dituzu.TAG Programatzeko Programaren Diseinuaren atala Libero fluxuan eta ziurtatu EN_SEC atakarako I/0 egoera (irteera soilik) 1ean ezarrita dagoela.

Erregistratu Mapa eta Deskribapenak

Ez dago CoreJ-ren erregistrorikTAGAraztu.

Erremintaren Fluxua

Hurrengo ataletan tresna-fluxuari lotutako informazioa aztertzen da.

Lizentzia

Ez da lizentziarik behar IP Core hau Libero SoC-rekin erabiltzeko.

RTL
RTL kode osoa eskaintzen da nukleorako eta testbankuetarako, eta nukleoa SmartDesign-ekin instantzia daiteke. Simulazioa, sintesia eta diseinua Libero SoC barruan egin daitezke.

SmartDesign
Example instantziatu view CoreJrenTAGDebug hurrengo irudian agertzen da. Nukleoak instantziatzeko eta sortzeko SmartDesign erabiltzeari buruzko informazio gehiago lortzeko, ikusi DirectCore erabiltzea Libero® SoC erabiltzaile-gidara.
4-1 irudia. SmartDesign CoreJTAGAraztu Instantzia View J erabilizTAG Goiburua

4-2 irudia. SmartDesign CoreJTAGAraztu Instantzia GPIO Pinak erabiliz

CoreJ konfiguratzenTAGAraztu SmartDesign-en

Nukleoa SmartDesign-en konfigurazio GUI erabiliz konfiguratzen da. AdibampGUIren le-a hurrengo irudian ageri da.
4-3 irudia. CoreJ konfiguratzenTAGAraztu SmartDesign-en

PolarFirerentzat, UJTAG_SEC aukeratzen du UJTAG_SEC makroa UJren ordezTAG makroa denean UJTAG_BYPASS desgaituta dago. Beste familia guztientzat ez da aintzat hartzen.
Arazte-helburuen kopurua 16 arazketa-helburu arte konfigura daiteke, UJrekinTAG_BYPASS desgaituta eta gehienez 4 arazketa helburu, UJrekinTAG_BYPASS gaituta.
UJTAG_BYPASS-ek UJ bidezko arazketa hautatzen duTAG eta FlashPro goiburua, eta GPIO pinen bidez arazketa.
Helburu # IR kodea J daTAG Arazketa xedeari emandako IR kodea. Honek balio esklusibo bat izan behar du atalean zehaztutako barrutian 2-1 taula.

Simulazio-fluxuak

Erabiltzaileen testbench bat eskaintzen da CoreJrekinTAGAraztu. Simulazioak egiteko:

1. Hautatu erabiltzailearen testbench-aren fluxua SmartDesign barruan.
2. Egin klik Gorde eta Sortu Sortu panelean. Hautatu erabiltzailearen testbench Core Configuration GUI-tik.

SmartDesign-ek Libero proiektua sortzen duenean, erabiltzailearen testbench-a instalatzen du files. Erabiltzaileen testbench-a exekutatzeko:

1. Ezarri diseinuaren erroa CoreJ-raTAGAraztu instantziazioa Libero diseinuaren hierarkia panelean.
2. Egin klik Egiaztatu aldez aurretik sintetizatutako diseinua > Simulatu Libero Design Flow leihoan. Honek ModelSim abiarazten du eta automatikoki simulazioa exekutatzen du.

Sintesia Liberoan

Sintesia exekutatzeko:

1. Egin klik Sintetizatu ikonoan Libero SoC Design Flow leihoan nukleoa sintetizatzeko. Bestela, egin klik eskuineko botoiaz Diseinu-fluxua leihoan Sintetizatu aukeran, eta hautatu Ireki interaktiboki. Sintesi leihoak Synplify® proiektua bistaratzen du.
2. Egin klik Exekutatu ikonoan.
   Oharra: RTG4-rako, gertaera iragankorra (SET) arintutako abisu bat dago, ez ikusi egin daiteke IP hau garapenerako soilik erabiltzen baita eta ez baita erradiazio-ingurunean erabiliko.

Lekua eta Ibilbidea Liberon

Sintesia amaitutakoan, egin klik Libero SoC-ko Lekua eta Ibilbidea ikonoa kokatzeko prozesua hasteko.

Gailuen Programazioa

UJAG_SEC funtzioa erabiltzen bada eta EN_SEC maila goreneko ataka batera igotzen bada (gailuaren sarrerako pin), Konfiguratu I/O egoerak J bitartean sartu behar dituzu.TAG Programatzeko Programaren Diseinuaren atala Libero fluxuan eta ziurtatu EN_SEC atakarako I/0 egoera (irteera soilik) 1ean ezarrita dagoela.

Konfigurazio hau beharrezkoa da J-rako sarbidea mantentzekoTAG gailua birprogramatzeko ataka, definitutako muga-eskaeratze-erregistroaren (BSR) balioak EN_SEC-en kanpoko edozein maila logiko gainidazten duelako birprogramatzean.

Sistema Integrazioa

Hurrengo ataletan sistemaren integrazioaren inguruko informazioa aztertzen da.

IGLOO2/RTG4 sistema-mailako diseinua

Hurrengo irudian J egiteko diseinu-baldintzak erakusten diraTAG Softcore prozesadore baten arazketa, SoftConsoletik JTAG IGLOO2 eta RTG4 gailuetarako interfazea.
5-1 irudia. RTG4/IGLOO2 JTAG Arazketa Diseinua

SmartFusion2-rako sistema-mailako diseinua

Hurrengo irudian J egiteko diseinu-baldintzak erakusten diraTAG Softcore prozesadore baten arazketa, SoftConsoletik JTAG SmartFusion2 gailuetarako interfazea.
5-2 irudia. SmartFusion2 JTAG Arazketa Diseinua

UJTAG_SEC

PolarFire familiako gailuentzat, bertsio honek erabiltzaileari UJren artean aukera dezakeTAG eta UJTAG_SEC, UJTAGGUI-ko _SEC_EN parametroa erabiliko da nahi den hautatzeko.

Hurrengo irudian diagrama sinple bat erakusten da, UJren interfaze fisikoak adierazten dituenaTAG/UJTAG_SEC PolarFire-n.

5-3 irudia. PolarFire UJTAG_SEC Makroa

Diseinuaren mugak

Diseinuak CoreJrekinTAGArazketak aplikazioak mugak jarraitzea eskatzen du, diseinu-fluxuan, denbora-analisia TCK erloju-domeinuan erabiltzeko.

Murrizketak gehitzeko:

1. Libero v11.7 edo berriagoa den Enhanced Constraint fluxa erabiltzen bada, egin klik bikoitza Mugak > Kudeatu mugak DesignFlow leihoan eta egin klik Denbora fitxan.
2. Constraint Manager leihoko Denbora fitxan, sakatu Berria SDC berri bat sortzeko file, eta izendatu file. Diseinu-mugak SDC huts honetan sar daitezkeen erloju-iturburu-murrizketak barne hartzen ditu file.
3. Muga klasikoa Libero v11.7 edo berriagoa erabiltzen bada, egin klik eskuineko botoiaz Sortu murriztapenak > Denbora-murriztapena, Diseinu-fluxua leihoan, eta sakatu Sortu murriztapen berria. SDC berri bat sortzen du file. Diseinu-murrizketak erloju-iturburu-murrizketak barne hartzen ditu, SDC huts honetan sartzen direnak file.
4. Kalkulatu TCK periodoa eta erdia. TCK 6 MHz-en ezartzen da arazketa FlashPro-rekin egiten denean, eta 30 MHz-en gehienezko maiztasuna ezartzen da FlashPro5-ek arazketa onartzen duenean. Urrats hau amaitu ondoren, sartu hurrengo mugak SDC-n file:
   sortu_erlojua -izena { TCK } \
   • TCK_PERIOD aldia \
   • uhin forma { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Adibidezample, honako muga hauek aplikatzen zaizkio 6 MHz-ko TCK maiztasuna erabiltzen duen diseinuari.
     sortu_erlojua -izena { TCK } \
   • 166.67 aldia \
   • uhin forma { 0 83.33 } \ [ get_ports { TCK } ]
5. Lotu muga guztiak fileSintesia, Lekua eta Ibilbidea eta Denboraren egiaztapena stages en Murrizketa kudeatzailea > Denbora fitxa. Hau SDCrako erlazionatutako kontrol-laukiak hautatuz osatzen da files zeinetan mugak sartu ziren

Berrikuspen historia

Portuaren izena	Zabalera	Norabidea	Deskribapena
JTAG TAP Portuak
TDI	1	Sarrera	Proba datuak sartu. TAPetik serieko datuen sarrera.
TCK	1	Sarrera	Probako Erlojua. Erlojuaren iturria CoreJ-ko elementu sekuentzial guztietarakoTAGAraztu.
TMS	1	Sarrera	Proba modua hautatu.
TDO	1	Irteera	Proba datuak atera. Serieko datuen irteera TAPera.
TRSTB	1	Sarrera	Proba berrezarri. TAPetik berrezartze baxuko sarrera aktiboa.
JTAG Xede X Portuak
TGT_TDO_x	1	Sarrera	Probatu datuak x arazketa helburutik TAPera. Konektatu helburuko TDO atakara.
TGT_TCK_x	1	Irteera	Probatu erlojuaren irteera x xedea arazteko. TCK sare global eta oker baxu batera sustatzen da CoreJ barruanTAGAraztu.
TGT_TRST_x	1	Irteera	Aktibo-Altua Proba Berrezarri. TGT_ACTIVE_HIGH_RESET_x =1 denean bakarrik erabiltzen da
TGT_TRSTN_x	1	Irteera	Aktibo-Baxua Proba Berrezarri. TGT_ACTIVE_HIGH_RESET_x =0 denean bakarrik erabiltzen da
TGT_TMS_x	1	Irteera	Proba modua Hautatu irteera x xedea arazteko.
TGT_TDI_x	1	Irteera	Proba datuak sartu. Serieko datuen sarrera x arazketa helburutik.
UJTAG_BYPASS_TCK_x	1	Sarrera	Probatu Erlojuaren sarrera GPIO pinetik x xedea arazteko.
UJTAG_BYPASS_TMS_x	1	Sarrera	Proba modua Hautatu xede x GPIO pinetik arazteko.
UJTAG_BYPASS_TDI_x	1	Sarrera	Test Data In, serieko datuak GPIO pin batetik xede x arazteko.
UJTAG_BYPASS_TRSTB_x	1	Sarrera	Proba berrezarri. Berrezarri sarrera GPIO pinetik x xedea arazteko.
UJTAG_BYPASS_TDO_x	1	Irteera	Test Data Out, serieko datuak arazketa helburutik x GPIO pinetik.
SEC Portuak
EN_SEC	1	Sarrera	Segurtasuna gaitzen du. Erabiltzaileen diseinuari aukera ematen dio kanpoko TDI eta TRSTB sarrera TAPean gainidazteko.Kontuz: Kontuz ibili ataka hau konektatzean. Ikus beheko oharra eta Gailuaren Programazioa xehetasun gehiagorako.
TDI_SEC	1	Sarrera	TDI segurtasuna gainidaztea. EN_SEC ALTA dagoenean TAPen kanpoko TDI sarrera gainidazten du.
TRSTB_SEC	1	Sarrera	TRSTB Segurtasuna gainidaztea. TAPerako kanpoko TRSTB sarrera gainidazten du SEC_EN ALTA dagoenean.
UTRSTB	1	Irteera	Proba berrezarri monitorea
UTMS	1	Irteera	Proba modua Hautatu monitorea

Mikrotxipa Webgunea

Microchip-ek lineako laguntza eskaintzen du gure bidez webgunean www.microchip.com/. Hau webgunea egiteko erabiltzen da files eta informazioa erraz eskuragarri bezeroentzat. Eskuragarri dauden edukietako batzuk honako hauek dira:

• Produktuaren laguntza – Datu-orriak eta erratak, aplikazio-oharrak eta sample programak, diseinu-baliabideak, erabiltzailearen gidak eta hardwarearen laguntza-dokumentuak, azken software-oharra eta artxibatutako softwarea
• Laguntza Tekniko Orokorra - Maiz egiten diren galderak (FAQ), laguntza teknikoko eskaerak, lineako eztabaida taldeak, Microchip diseinuko bazkideen programako kideen zerrenda
• Mikrotxiparen negozioa – Produktu hautatzeko eta eskatzeko gidak, Microchip azken prentsa oharrak, mintegi eta ekitaldien zerrenda, Microchip salmenta bulegoen, banatzaileen eta fabrikako ordezkarien zerrendak.

Produktu aldaketak jakinarazteko zerbitzua

Microchip-en produktuen aldaketaren jakinarazpen-zerbitzuak bezeroei Microchip produktuen berri ematen laguntzen die. Harpidedunek posta elektroniko bidezko jakinarazpena jasoko dute produktu-familia edo interesgarria den garapen-tresnarekin lotutako aldaketak, eguneraketak, berrikuspenak edo erratak dauden bakoitzean.

Izena emateko, joan hona www.microchip.com/pcn eta jarraitu erregistratzeko jarraibideei Bezeroarentzako laguntza  Microchip produktuen erabiltzaileek hainbat kanalen bidez jaso dezakete laguntza:

• Banatzailea edo Ordezkaria
• Tokiko Salmenta Bulegoa
• Embedded Solutions Engineer (ESE) Laguntza teknikoa Bezeroek beren banatzaile, ordezkari edo ESErekin harremanetan jarri behar dute laguntza jasotzeko. Tokiko salmenta bulegoak ere eskuragarri daude bezeroei laguntzeko. Salmenta bulegoen eta kokapenen zerrenda dokumentu honetan sartzen da.

Laguntza teknikoa eskuragarri dago webgunea: www.microchip.com/support

Mikrotxip gailuen kodea babesteko eginbidea

Kontuan izan Microchip gailuetako kodea babesteko funtzioaren xehetasun hauek:

• Mikrotxiparen produktuek beren Mikrotxiparen datu-orrian jasotako zehaztapenak betetzen dituzte.
• Microchip-ek uste du bere produktuen familia segurua dela aurreikusitako moduan eta baldintza normaletan erabiltzen denean.
• Metodo petrala eta agian legez kanpokoak erabiltzen ari dira Microchip gailuen kodea babesteko eginbideak hausten saiatzeko. Uste dugu metodo hauek Microchip-en produktuak Microchip-en datu-orrietan jasotako funtzionamendu-zehaztapenetatik kanpo erabiltzea eskatzen dutela. Kode babesteko eginbide hauek hausteko saiakerak, ziurrenik, ezin dira burutu Microchip-en jabetza intelektualaren eskubideak urratu gabe.
• Microchip-ek bere kodearen osotasunaz arduratzen den edozein bezerorekin lan egiteko prest dago.
• Ez Microchip-ek ez beste edozein erdieroale fabrikatzaileek ezin dute bermatu bere kodearen segurtasuna. Kodearen babesak ez du esan nahi produktua "haustezina" denik bermatzen ari garenik. Kodeen babesa etengabe garatzen ari da. Microchip-en gure produktuen kodea babesteko ezaugarriak etengabe hobetzeko konpromisoa hartzen dugu. Microchip-en kodea babesteko eginbidea hausteko saiakerak Digital Millennium Copyright Acta urratzea izan daiteke. Ekintza horiek baimenik gabe zure softwarera edo egile eskubidedun beste lanetara sartzeko baimena ematen badute, baliteke lege horren arabera kexa eskatzeko eskubidea izatea.

Lege Oharra

Argitalpen honetan jasotako informazioa Microchip produktuekin diseinatzeko eta erabiltzeko helburu bakarrarekin ematen da. Gailuko aplikazioei eta antzekoei buruzko informazioa zure erosotasunerako soilik eskaintzen da eta eguneratzeek ordezkatu dezakete. Zure erantzukizuna da zure aplikazioa zure zehaztapenekin betetzen dela ziurtatzea.
INFORMAZIO HAU MIKROCHIPAK EMATEN DIO “BELEAN”. MIKROTXIPAK EZ DU ADIERAZPENAK EGITEN
EDO EDO MOTAKO BERMEAK ALA ADIZITZA EDO INPLIZITUA, IDATZIZKOA EDO AHOZKOA, LEGEZKOA
EDO BESTELA, INFORMAZIOAREKIN LOTUTA, INPLIZITAKO EDOZEIN BAT EZ
URRATZE EZ, MERKATARITZAREN GAITASUN ETA HELBURU BERAKIZUN BATERAKO EGOKITASUNAREN BERMEAK EDO HAREN EGOERA, KALITATE EDO ERRENDIMENDUAREKIN LOTUKO BERMEAK. MICROCHIP EZ DA INOLA EZ DA ERANTZUKIZUNA INFORMAZIOAREKIN EDO ERABILERAREKIN LOTUTAKO ZEHAR, BEREZIA, ZIGOR, BEHARREZKO EDO ONDORIOZKO GALERA, KALTE, KOSTO EDO GASTUEN, INFORMAZIOA EDO ERABILERAREKIN DAGOKIONEZ, ERABILERA IZAN, EGINDAKO EGITEKOA IZAN IZAN ERE \ EDO KALTEAK AURRE DIRA. LEGEAK ONARTZEN DUEN MEURRI OSOENEAN, MICROCHIP-ek INFORMAZIOAREKIN EDO ERABILERARI DAGOKIONEZ DAGOKIONEZKO ERREKLAMAZIO GUZTIEN ERANTZUKIZUN GUZTIETAN EZ DA GAINDIKO KUOTAEN ZENBATEKOA, HORRELA BADA, INFORMAZIOA ZUZENEAN ORDAINDU DIOZUN MICROCHIPARI. Microchip gailuak bizi-euskarri eta/edo segurtasun-aplikazioetan erabiltzea eroslearen arriskuan dago erabat, eta erosleak onartzen du Microchip-a babestu, indemnizatu eta kalterik gabe uztea erabilera horren ondoriozko edozein kalte, erreklamazio, auzi edo gastuetatik. Ez da lizentziarik ematen, inplizituki edo bestela, Microchip-en jabetza intelektualeko eskubideen arabera, kontrakoa adierazten ez bada.

AMERIKAK	ASIA/BAZEKOA	ASIA/BAZEKOA	EUROPA
Bulego Korporatiboa2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel.: 480-792-7200Faxa: 480-792-7277 Laguntza teknikoa: www.microchip.com/support Web Helbidea: www.microchip.com AtlantaDuluth, GATel.: 678-957-9614 Faxa: 678-957-1455Austin, TXTel: 512-257-3370Boston Westborough, MA Telefonoa: 774-760-0087 Faxa: 774-760-0088ChicagoItasca, ILTel.: 630-285-0071Faxa: 630-285-0075DallasAddison, TXTel.: 972-818-7423 Faxa: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTel: 281-894-5983Indianapolis Noblesville, IN Tel.: 317-773-8323Faxa: 317-773-5453Tel.: 317-536-2380Los Angeles Mission Viejo, CA Tel.: 949-462-9523Faxa: 949-462-9608Tel.: 951-273-7800Raleigh, NCTel: 919-844-7510New York, NYTel: 631-435-6000San Jose, CATel.: 408-735-9110Tel.: 408-436-4270Kanada - TorontoTelefonoa: 905-695-1980Faxa: 905-695-2078	Australia - SydneyTel.: 61-2-9868-6733Txina - PekinTel.: 86-10-8569-7000Txina - ChengduTel.: 86-28-8665-5511Txina - ChongqingTel.: 86-23-8980-9588Txina - DongguanTel.: 86-769-8702-9880Txina - GuangzhouTel.: 86-20-8755-8029Txina - HangzhouTel.: 86-571-8792-8115Txina - Hong Kong SARTel.: 852-2943-5100Txina - NanjingTel.: 86-25-8473-2460Txina - QingdaoTel.: 86-532-8502-7355Txina – ShanghaiTel.: 86-21-3326-8000Txina - ShenyangTel.: 86-24-2334-2829Txina - ShenzhenTel.: 86-755-8864-2200Txina - SuzhouTel.: 86-186-6233-1526Txina - WuhanTel.: 86-27-5980-5300Txina - XianTel.: 86-29-8833-7252Txina - XiamenTel.: 86-592-2388138Txina – ZhuhaiTel.: 86-756-3210040	India - BangaloreTel.: 91-80-3090-4444India - New DelhiTel.: 91-11-4160-8631India - PuneTel.: 91-20-4121-0141Japonia - OsakaTel.: 81-6-6152-7160Japonia - TokioTel.: 81-3-6880- 3770Korea - DaeguTel.: 82-53-744-4301Korea - SeulTel.: 82-2-554-7200Malaysia - Kuala LumpurTel.: 60-3-7651-7906Malaysia - PenangTel.: 60-4-227-8870Filipinak - ManilaTel.: 63-2-634-9065SingapurTel.: 65-6334-8870Taiwan – Hsin ChuTel.: 886-3-577-8366Taiwan – KaohsiungTel.: 886-7-213-7830Taiwan – TaipeiTel.: 886-2-2508-8600Thailandia - BangkokTel.: 66-2-694-1351Vietnam - Ho Chi MinhTel.: 84-28-5448-2100	Austria – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Danimarka – KopenhageTel: 45-4485-5910Fax: 45-4485-2829Finlandia – EspooTel.: 358-9-4520-820Frantzia – ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Alemania – GarchingTel.: 49-8931-9700Alemania - HaanTel.: 49-2129-3766400Alemania - HeilbronnTel.: 49-7131-72400Alemania - KarlsruheTel.: 49-721-625370Alemania – MunichTel: 49-89-627-144-0Fax: 49-89-627-144-44Alemania – RosenheimTel.: 49-8031-354-560Israel - Ra'ananaTel.: 972-9-744-7705Italia – MilanTel: 39-0331-742611Fax: 39-0331-466781Italia - PadovaTel.: 39-049-7625286Herbehereak – DrunenTel: 31-416-690399Fax: 31-416-690340Norvegia – TrondheimTel.: 47-72884388Polonia – VarsoviaTel.: 48-22-3325737Errumania – BukarestTel: 40-21-407-87-50Espainia – MadrilTel: 34-91-708-08-90Fax: 34-91-708-08-91Suedia - GothenbergTel: 46-31-704-60-40Suedia - StockholmTel.: 46-8-5090-4654Erresuma Batua - WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Dokumentuak / Baliabideak

Mikrotxip Teknologia CoreJTAGAraztu prozesadoreak [pdfErabiltzailearen gida CoreJTAGAraztu prozesadoreak, CoreJTAGAraztu, prozesadoreak

Erreferentziak

• Erabiltzailearen eskuliburua