د مایکروچپ ټیکنالوژۍ کور JTAG د ډیبګ پروسیسر کارونکي لارښود
پیژندنه
کور جTAG ډیبګ v4.0 د ګډ ازموینې عمل ګروپ پیوستون اسانه کوي (JTAG) J ته مناسب نرم کور پروسیسرونهTAG د ډیبګ کولو لپاره TAP یا عمومي هدف ان پټ/آؤټ پټ (GPIO) پنونه. دا IP کور په یوه وسیله کې د اعظمي حد 16 نرم کور پروسیسرونو ډیبګ کول اسانه کوي ، او په GPIO کې په څلورو جلا وسیلو کې د پروسیسرونو ډیبګ کولو لپاره ملاتړ هم چمتو کوي.
ځانګړتیاوې
CoreJTAGDebug لاندې کلیدي ځانګړتیاوې لري:
- J ته د ټوکر لاسرسی چمتو کويTAG د J له لارې انٹرفیسTAG TAP.
- J ته د ټوکر لاسرسی چمتو کويTAG د GPIO پنونو له لارې انٹرفیس.
- د J لپاره د IR کوډ ملاتړ تنظیمويTAG تونل کول
- د J له لارې د ډیری وسیلو لینک کولو ملاتړ کويTAG TAP.
- د ملټي پروسیسر ډیبګ کولو ملاتړ کوي.
- د ټیټ سکیو روټینګ سرچینو ته جلا ساعت او سیګنالونو ته وده ورکوي.
- دواړه فعال - ټیټ او فعال - لوړ هدف تنظیم کول ملاتړ کوي.
- د J ملاتړ کويTAG د امنیت نظارت انٹرفیس (UJTAG_SEC) د پولر فایر وسیلو لپاره.
اصلي نسخه
دا سند په CoreJ کې تطبیق کیږيTAGډیبګ v4.0
ملاتړ شوې کورنۍ
- PolarFire®
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- سمارټ فیوژن
- ProASIC3/3E/3L
- IGLOO
- IGLOOe/+
د وسیلې کارول او فعالیت
د کارونې او فعالیت ډیټا په لاندې جدول کې د ملاتړ شوي وسایلو کورنیو لپاره لیست شوي. په دې جدول کې لست شوي معلومات یوازې اشاره ده. د اصلي وسیلې کارول او فعالیت په سیسټم پورې اړه لري.
جدول 1. د وسیلې کارول او فعالیت
| کورنۍ | ټایلونه ترتیب | ګډ | ټول | کارول وسیله | ټول % | فعالیت (MHz) |
| PolarFire | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| سمارټ فیوژن 2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| سمارټ فیوژن | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | AFL125V5 | 6.15 | 69.34 |
| ProASIC3 | 17 | 157 | 13824 | اکینکسکسکسکس | 1.26 | 50 |
یادونه: په دې جدول کې ډاټا د ویریلوګ RTL په کارولو سره د عادي ترکیب او ترتیب ترتیباتو -1 برخو کې ترلاسه شوي. د لوړې کچې پیرامیټونه یا جنریکونه په ډیفالټ ترتیباتو کې پاتې شوي.
فعالیت توضیحات
CoreJTAGDebug UJ کارويTAG سخت میکرو J ته د لاسرسي چمتو کولو لپارهTAG د FPGA پارچه څخه انٹرفیس. د UJTAG هارډ میکرو د فابریکې څخه د MSS یا ASIC TAP کنټرولر محصول سره وصل کول اسانه کوي. یوازې، د UJ یوه بیلګهTAG په ټوکر کې میکرو ته اجازه ورکول کیږي.
شکل 1-1. CoreJTAGد ډیبګ بلاک ډیاګرام
CoreJTAGډیبګ د uj_j یو انسټیټیشن لريtag د تونل کنټرولر، کوم چې د JTAG د تونل کنټرولر د اسانتیا لپاره JTAG د FlashPro پروګرامر او د هدف سافټ کور پروسیسر ترمنځ تونل کول. سافټ کور پروسیسر د وقف شوي FPGA J له لارې وصل دیTAG د انٹرفیس پنونه. د J څخه IR سکینTAG انٹرفیس د FPGA پارچه کې د لاسرسي وړ ندي. له همدې امله، د تونل پروتوکول اړین دی چې د ډیبګ هدف ته د IR او DR سکینونو اسانتیا ورکړي، کوم چې د صنعت معیاري J ملاتړ کوي.TAG انٹرفیس د تونل کنټرولر د تونل کڅوړه ډیکوډ کوي چې د DR سکین په توګه لیږدول کیږي او پایله یې IR یا DR سکین رامینځته کوي ، د تونل کڅوړې مینځپانګې او د UIREG له لارې چمتو شوي IR راجسټر مینځپانګې پراساس. د تونل کنټرولر د تونل کڅوړه هم ډیکوډ کوي ، کله چې د IR راجسټر مینځپانګه د دې IR کوډ سره سمون لري.
شکل 1-2. د تونل پیکټ پروتوکول
د ترتیب کولو پیرامیټر د IR کوډ ترتیب چمتو کوي چې د تونل کنټرولر لخوا کارول کیږي. د یو واحد ډیزاین دننه د ډیری سافټ کور پروسیسرونو ډیبګ کولو اسانتیا لپاره، د تونل کنټرولرانو شمیر چې د 1-16 څخه د ترتیب وړ دی، د J چمتو کوي.TAG د هر هدف پروسیسر ته مطابقت لرونکی انٹرفیس. دا هدف پروسیسرونه هر یو د یو ځانګړي IR کوډ له لارې د پیژندلو وړ دي چې په فوري وخت کې ټاکل شوي.
یو CLKINT یا BFR بفر د هر هدف پروسیسر ډیبګ انٹرفیس TGT_TCK لاین کې انسټینیټ شوی.
د UJ څخه د URSTB کرښهTAG macro (TRSTB) په CoreJ کې یوې نړیوالې سرچینې ته وده ورکول کیږيTAGDebug. یو اختیاري انورټر په TGT_TRST لاین کې د CoreJ دننه ایښودل شویTAGد ډیبګ هدف سره د پیوستون لپاره ډیبګ ، کوم چې بیا تمه کیږي د فعال لوړ ریسیټ سرچینې سره وصل شي. دا ترتیب شوی کله چې داسې انګیرل کیږي چې د J څخه راتلونکی TRSTB سیګنالTAG TAP فعال ټیټ دی. که چیرې دا ترتیب یو یا ډیرو ډیبګ اهدافو ته اړتیا ولري، د نړیوال روټینګ اضافي سرچینې به مصرف شي.
د UJ څخه د URSTB کرښهTAG macro (TRSTB) په CoreJ کې یوې نړیوالې سرچینې ته وده ورکول کیږيTAGDebug. یو اختیاري انورټر په TGT_TRST لاین کې د CoreJ دننه ایښودل شویTAGد ډیبګ هدف سره د پیوستون لپاره ډیبګ ، کوم چې بیا تمه کیږي د فعال لوړ ریسیټ سرچینې سره وصل شي. دا ترتیب شوی کله چې داسې انګیرل کیږي چې د J څخه راتلونکی TRSTB سیګنالTAG TAP فعال ټیټ دی. TGT_TRSTN د ډیبګ هدف لپاره ډیفالټ فعال ټیټ محصول دی. که چیرې دا ترتیب یو یا ډیرو ډیبګ اهدافو ته اړتیا ولري، د نړیوال روټینګ اضافي سرچینې به مصرف شي.
شکل 1-3. CoreJTAGډیبګ سیریل ډیټا او کلاک کول
د وسیلې زنځیر کول
د ځانګړي پرمختیایي بورډ یا کورنۍ لپاره د FPGA پروګرام کولو کارونکي لارښودونو ته مراجعه وکړئ. هر پرمختیایي بورډ ممکن په مختلف حجم کې کار وکړيtages، او تاسو ممکن دا تایید کړئ چې ایا دا د دوی پراختیایی پلیټ فارمونو سره امکان لري. همچنان ، که تاسو ډیری پرمختیایی بورډونه کاروئ ، ډاډ ترلاسه کړئ چې دوی یو ګډ ځمکه شریکوي.
د FlashPro سرلیک له لارې
د FlashPro سرلیک په کارولو سره په پارچه کې د ډیری وسیلو د ځنځیر ملاتړ کولو لپاره ، د uj_j ډیری مثالونهtag اړین دي. د کور دا نسخه د uj_j په لاسي ډول د فوري کولو اړتیا پرته اعظمي 16 کورونو ته لاسرسی چمتو کويtag. هر کور یو ځانګړی IR کوډ لري (له 0x55 څخه تر 0x64 پورې) چې د ID کوډ سره مطابقت لرونکي ځانګړي کور ته لاسرسی چمتو کوي.
شکل 1-4. په یو واحد وسیله کې ډیری پروسیسرونه
د CoreJ کارولو لپارهTAGپه ډیری وسیلو کې ډیبګ وکړئ ، یو له وسیلو څخه باید ماسټر شي. دا وسیله CoreJ لريTAGDebug core. هر پروسیسر بیا په لاندې ډول وصل دی:
شکل 1-5. په دوه وسیلو کې ډیری پروسیسرونه
په بل بورډ کې د کور ډیبګ کولو لپاره ، JTAG د CoreJ څخه سیګنالونهTAGډیبګ په سمارټ ډیزاین کې د لوړې کچې پنونو ته وده ورکول کیږي. دا بیا د J سره وصل ديTAG سیګنالونه مستقیم په پروسیسر کې.
یادونه: A CoreJTAGډیبګ، د دویم بورډ ډیزاین کې، اختیاري دی یادونه چې UJ_JTAG macro او FlashPro سرلیک د دوهم بورډ ډیزاین کې نه کارول کیږي.
په SoftConsole کې د ډیبګ کولو لپاره د پروسیسر غوره کولو لپاره، د ډیبګ ترتیبونو کلیک وکړئ، او بیا د ډیبګر ټب کلیک وکړئ.
کمانډ، چې په لاندې انځور کې ښودل شوی، اجرا کیږي.
شکل 1-6. د ډیبګر ترتیب UJ_JTAG_IRCODE
د UJ_JTAG_IRCODE بدل کیدی شي پدې پورې اړه لري چې کوم پروسیسر تاسو ډیبګ کوئ. د مثال لپارهample: په وسیلې 0 کې د پروسیسر ډیبګ کولو لپاره ، UJ_JTAG_IRCODE په 0x55 یا 0x56 ټاکل کیدی شي.
د GPIO له لارې
د GPIO د ډیبګ کولو لپاره، پیرامیټر UJTAG _BYPASS غوره شوی. یو او څلور کورونه د GPIO سرلیکونو یا پنونو کې ډیبګ کیدی شي. د SoftConsole v5.3 یا لوړ څخه د GPIOs په کارولو سره د ډیبګ سیشن چلولو لپاره ، د ډیبګ ترتیب باید په لاندې ډول تنظیم شي:
شکل 1-7. د ډیبګر ترتیب GPIO
یادونه: که تاسو د GPIO له لارې ډیبګ کوئ ، تاسو نشئ کولی په ورته وخت کې د فلش پرو هیډر یا ایمبیډ شوي FlashPro5 له لارې پروسیسر په پراختیایی بورډونو کې ډیبګ کړئ. د مثال لپارهample: FlashPro Header یا Embedded FlashPro5 د پیژندنې یا SmartDebug په کارولو سره د ډیبګ اسانتیا لپاره شتون لري.
شکل 1-8. د GPIO پنونو له لارې ډیبګ کول
د GPIO پنونو له لارې د وسیلې ځنځیر
د GPIO، UJ له لارې د ډیری وسیلو د ځنځیر ملاتړ کولو لپارهTAG_BYPASS پیرامیټر باید غوره شي. بیا د TCK، TMS، او TRSTb سیګنالونه د لوړې کچې بندرونو ته وده ورکول کیدی شي. ټول هدف لرونکي پروسیسرونه TCK، TMS، او TRSTb لري. دا لاندې نه ښودل شوي.
شکل 1-9. د GPIO پنونو له لارې د وسیلې ځنځیر
په بنسټیز ډول JTAG زنځیر، د پروسیسر TDO د بل پروسیسر TDI سره وصل کیږي، او دا تر هغه وخته دوام کوي چې ټول پروسیسرونه په دې طریقه زنځير شوي نه وي. د لومړي پروسیسر TDI او د وروستي پروسیسر TDO له J سره وصل دیTAG پروګرامر ټول پروسیسرونه ځنځیر کوي. د جېTAG د پروسیسرونو سیګنالونه CoreJ ته لیږدول کیږيTAGډیبګ، چیرې چې دوی په ځنځیرونو تړل کیدی شي. که چیرې په ډیری وسیلو کې زنځیر بشپړ شوی وي ، وسیله د CoreJ سرهTAGډیبګ د ماسټر وسیله کیږي.
د GPIO ډیبګ سناریو کې ، چیرې چې هر پروسیسر ته د IR کوډ غیر تخصیص شوی ، د بدل شوي OpenOCD سکریپټ د انتخاب کولو لپاره کارول کیږي ، کوم وسیله ډیبګ کیږي. د OpenOCD سکریپټ د انتخاب کولو لپاره تعدیل شوی، کوم وسیله ډیبګ شوی. د Mi-V ډیزاین لپاره، د file د Openocd/scripts/board/ microsemi-riscv.cfg لاندې د SoftConsole نصب ځای کې موندل کیږي. د نورو پروسیسرونو لپاره، د files په ورته Openocd ځای کې موندل کیږي.
یادونه: د Debug ترتیب کولو اختیارونه هم باید تازه شي، که چیرې file نوم بدل شوی دی
شکل 1-10. د ډیبګ ترتیب
د کارن نوم خلاص کړئ-riscv-gpio-chain.cfg، لاندې یو پخوانی دیampهغه څه چې باید ولیدل شي:
شکل 1-11. د MIV ترتیب File
لاندې تنظیمات د GPIO په اړه د یوې وسیلې ډیبګ کولو لپاره کار کوي. د زنځیر ډیبګ کولو لپاره ، اضافي کمانډونه اضافه کولو ته اړتیا لري ، ترڅو هغه وسایل چې ډیبګ شوي ندي د بای پاس حالت کې ځای په ځای شوي.
په یو سلسله کې د دوو پروسیسرونو لپاره، لاندې sampد کمانډ اجرا کیږي:
دا د هدف سافټ کور پروسیسر 1 ډیبګ کولو ته اجازه ورکوي د هدف سافټ کور پروسیسر 0 په بای پاس حالت کې ایښودلو سره. د هدف سافټ کور پروسیسر 0 ډیبګ کولو لپاره ، لاندې کمانډ کارول کیږي:
یادونه: د دې دوو ترتیبونو ترمنځ یوازینی توپیر دا دی چې سرچینه، کوم چې د مایکروسیمي RISCV ترتیب بولي. file (microsemi-riscv.cfg) یا لومړی راځي، کله چې د هدف سافټ کور پروسیسر 0 ډیبګ کوي، یا دویم، کله چې هدف سافټ کور پروسیسر 1 ډیبګ کوي.tag newtaps اضافه کیږي. د مثال لپارهample، که په یوه زنځیر کې درې پروسیسرونه شتون ولري، نو لاندې کمانډ کارول کیږي:
شکل 1-12. Exampد ډیبګ سیسټم
انٹرفیس
لاندې برخې د انٹرفیس اړوند معلوماتو په اړه بحث کوي.
د ترتیب پارامترونه
د CoreJ لپاره د ترتیب کولو اختیارونهTAGDebug په لاندې جدول کې تشریح شوي. که چیرې د ډیفالټ پرته بل ترتیب ته اړتیا وي، په سمارټ ډیزاین کې د ترتیب کولو ډیالوګ بکس وکاروئ ترڅو د ترتیب وړ انتخابونو لپاره مناسب ارزښتونه غوره کړئ.
جدول 2-1. CoreJTAGد ډیبګ ترتیب کولو اختیارونه
| نوم | د اعتبار وړ حد | ډیفالټ | تفصیل |
| NUM_DEBUG_TGTS | 1-16 | 1 | د FlashPro له لارې د شته ډیبګ هدفونو شمیر (UJTAG_DEBUG = 0) 1-16 دی. د GPIO له لارې د شته ډیبګ هدفونو شمیر (UJTAG_DEBUG = 1) 1-4 دی. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR کوډ، د هر ډیبګ هدف لپاره یو. ټاکل شوی ارزښت باید د دې ډیبګ هدف لپاره ځانګړی وي. د دې ډیبګ هدف انٹرفیس سره تړلی تونل کنټرولر یوازې TDO چلوي او د هدف ډیبګ انٹرفیس چلوي، کله چې د IR راجستر مینځپانګه د دې IR کوډ سره سمون خوري. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x محصول د UJ د فعال - ټیټ URSTB محصول نړیوال شکل سره وصل دیTAG macro.1: د TGT_TRST محصول په داخلي توګه د UJ د فعال - ټیټ URSTB محصول نړیوال بدل شوي شکل سره وصل دی.TAG macro. یو اضافي نړیوال روټینګ سرچینه مصرف کیږي که چیرې دا پیرامیټر د هر ډیبګ هدف لپاره 1 ته ټاکل شوی وي. |
| UJTAG_بای پاس | 0-1 | 0 | 0: GPIO Debug غیر فعال دی، Debug د FlashPro Header یا Embedded FlashPro5.1 له لارې شتون لري: GPIO Debug فعال شوی، Debug په بورډ کې د کاروونکي ټاکل شوي GPIO پنونو له لارې شتون لري.یادونه: کله چې ډیبګ کول د GPIO له لارې ترسره کیږي ، لاندې د ډیبګ کمانډ د SoftConsole ډیبګ اختیارونو کې اجرا کیږي: "- کمانډ " FPGA_TAP N" تنظیم کړئ ". |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG میکرو غوره شوی که UJTAG_BYPASS = 0. 1: UJTAG_SEC میکرو غوره شوی که UJTAGبای پاس = 0.یادونه: دا پیرامیټر یوازې په PolarFire کې پلي کیږي. یعنی کورنۍ = ۲۶. |
د سیګنال توضیحات
لاندې جدول د CoreJ لپاره د سیګنال توضیحات لیست کويTAGDebug.
جدول 2-2. CoreJTAGد I/O سیګنالونه ډیبګ کړئ
| نوم | د اعتبار وړ حد | ډیفالټ | تفصیل |
| NUM_DEBUG_TGTS | 1-16 | 1 | د FlashPro له لارې د شته ډیبګ هدفونو شمیر (UJTAG_DEBUG = 0) 1-16 دی. د GPIO له لارې د شته ډیبګ هدفونو شمیر (UJTAG_DEBUG = 1) 1-4 دی. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR کوډ، د هر ډیبګ هدف لپاره یو. ټاکل شوی ارزښت باید د دې ډیبګ هدف لپاره ځانګړی وي. د دې ډیبګ هدف انٹرفیس سره تړلی تونل کنټرولر یوازې TDO چلوي او د هدف ډیبګ انٹرفیس چلوي، کله چې د IR راجستر مینځپانګه د دې IR کوډ سره سمون خوري. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x محصول د UJ د فعال - ټیټ URSTB محصول نړیوال شکل سره وصل دیTAG macro.1: د TGT_TRST محصول په داخلي توګه د UJ د فعال - ټیټ URSTB محصول نړیوال بدل شوي شکل سره وصل دی.TAG macro. یو اضافي نړیوال روټینګ سرچینه مصرف کیږي که چیرې دا پیرامیټر د هر ډیبګ هدف لپاره 1 ته ټاکل شوی وي. |
| UJTAG_بای پاس | 0-1 | 0 | 0: GPIO Debug غیر فعال دی، Debug د FlashPro Header یا Embedded FlashPro5.1 له لارې شتون لري: GPIO Debug فعال شوی، Debug په بورډ کې د کاروونکي ټاکل شوي GPIO پنونو له لارې شتون لري.یادونه: کله چې ډیبګ کول د GPIO له لارې ترسره کیږي ، لاندې د ډیبګ کمانډ د SoftConsole ډیبګ اختیارونو کې اجرا کیږي: "- کمانډ " FPGA_TAP N" تنظیم کړئ ". |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG میکرو غوره شوی که UJTAG_BYPASS = 0. 1: UJTAG_SEC میکرو غوره شوی که UJTAGبای پاس = 0.یادونه: دا پیرامیټر یوازې په PolarFire کې پلي کیږي. یعنی کورنۍ = ۲۶. |
یادونه:
- په J کې ټول سیګنالونهTAG پورته د TAP بندرونو لیست باید په سمارټ ډیزاین کې د لوړې کچې بندرونو ته وده ورکړل شي.
- د SEC بندرونه یوازې هغه وخت شتون لري کله چې UJTAG_SEC_EN د CoreJ له لارې فعال شویTAGد ډیبګ ترتیب GUI.
- د EN_SEC ان پټ سره د نښلولو په وخت کې ځانګړې پاملرنه وکړئ. که چیرې EN_SEC د لوړې کچې پورټ (د وسیلې ان پټ پن) ته وده ورکړل شي ، نو تاسو باید د J په جریان کې I/O ریاستونو تنظیم کولو ته لاسرسی ومومئTAG د لیبرو جریان کې د برنامې ډیزاین برنامه کولو برخه او ډاډ ترلاسه کړئ چې د EN_SEC بندر لپاره I/0 ریاست (یوازې محصول) 1 ته ټاکل شوی.
نقشه او توضیحات راجستر کړئ
د CoreJ لپاره هیڅ راجستر نشتهTAGDebug.
د وسیلې جریان
لاندې برخې د وسیلې جریان اړوند معلوماتو په اړه بحث کوي.
جواز
د Libero SoC سره د دې IP کور کارولو لپاره جواز ته اړتیا نشته.
RTL
بشپړ RTL کوډ د اصلي او ټیسټ بینچونو لپاره چمتو شوی ، کور ته اجازه ورکوي د سمارټ ډیزاین سره سمدلاسه شي. سمولیشن، ترکیب، او ترتیب د Libero SoC دننه ترسره کیدی شي.
سمارټ ډیزاین
یو پخوانیampپه فوري توګه view د CoreJTAGډیبګ په لاندې شکل کې ښودل شوی. د کور انسټاګرام او تولید لپاره د سمارټ ډیزاین کارولو په اړه د نورو معلوماتو لپاره ، په Libero® SoC کارن لارښود کې د DirectCore کارولو ته مراجعه وکړئ.
شکل 4-1. د سمارټ ډیزاین کورJTAGد ډیبګ مثال View د JTAG سرلیک
شکل 4-2. د سمارټ ډیزاین کورJTAGد GPIO پنونو په کارولو سره د ډیبګ مثال
د CoreJ ترتیب کولTAGپه سمارټ ډیزاین کې ډیبګ
کور په سمارټ ډیزاین کې د GUI ترتیب کولو په کارولو سره تنظیم شوی. یو پخوانیampد GUI le په لاندې شکل کې ښودل شوی.
شکل 4-3. د CoreJ ترتیب کولTAGپه سمارټ ډیزاین کې ډیبګ
د PolarFire لپاره، UJTAG_SEC UJ غوره کويTAG_SEC میکرو د UJ پرځایTAG macro کله چې UJTAG_BYPASS معیوب دی. دا د نورو ټولو کورنیو لپاره له پامه غورځول کیږي.
د ډیبګ هدفونو شمیر د UJ سره تر 16 ډیبګ اهدافو پورې د تنظیم وړ دیTAG_BYPASS غیر فعال او تر 4 ډیبګ هدفونو پورې ، د UJ سرهTAG_BYPASS فعال شوی.
UJTAG_BYPASS د UJ له لارې ډیبګ کول غوره کويTAG او د FlashPro سرلیک، او د GPIO پنونو له لارې ډیبګ کول.
هدف # IR کوډ J دیTAG IR کوډ د ډیبګ هدف ته ورکړل شوی. دا باید په ټاکل شوي حد کې یو ځانګړی ارزښت وي جدول 2-1.
سمولیشن جریان
د کارونکي ټیسټ بینچ د CoreJ سره چمتو شویTAGDebug. د سمولو چلولو لپاره:
- په سمارټ ډیزاین کې د کارونکي ټیسټ بینچ جریان غوره کړئ.
- د پیدا کولو پین کې خوندي او تولید کلیک وکړئ. د اصلي تشکیلاتو GUI څخه د کارونکي ټیسټ بینچ غوره کړئ.
کله چې سمارټ ډیزاین د لیبرو پروژه رامینځته کوي ، دا د کارونکي ټیسټ بینچ نصبوي files. د کارن ټیسټ بینچ چلولو لپاره:
- CoreJ ته د ډیزاین ریښه تنظیم کړئTAGد لیبرو ډیزاین درجه بندي پین کې د ډیبګ انسټیټیوټ.
- د لایبرو ډیزاین فلو کړکۍ کې د مخکې ترکیب شوي ډیزاین تایید کړئ> سمولټ کلیک وکړئ. دا موډلسیم پیل کوي او په اتوماتيک ډول سمول چلوي.
په لیبرو کې ترکیب
د ترکیب چلولو لپاره:
- د اصلي ترکیب کولو لپاره د Libero SoC ډیزاین فلو کړکۍ کې د ترکیب آیکون کلیک وکړئ. په بدیل سره، د ډیزاین فلو کړکۍ کې د ترکیب په اختیار کې ښي کلیک وکړئ، او په متقابل ډول خلاص انتخاب غوره کړئ. د ترکیب کړکۍ د Synplify® پروژه ښکاره کوي.
- د چلولو آیکون کلیک وکړئ.
یادونه: د RTG4 لپاره، د پیښې انتقالي (SET) کم شوی خبرداری شتون لري، کوم چې له پامه غورځول کیدی شي ځکه چې دا IP یوازې د پراختیایي موخو لپاره کارول کیږي او د وړانګو چاپیریال کې نه کارول کیږي.
په لیبرو کې ځای او لاره
یوځل چې ترکیب بشپړ شي ، د ځای پرځای کولو پروسه پیل کولو لپاره په لیبرو SoC کې د ځای او لارې په نښه کلیک وکړئ.
د وسایلو پروګرام کول
که د UJAG_SEC خصوصیت کارول کیږي او EN_SEC د لوړې کچې پورټ (د وسیلې ان پټ پن) ته وده ورکول کیږي ، تاسو باید د J په جریان کې I/O حالتونو تنظیم کولو ته لاسرسی ومومئ.TAG د لیبرو جریان کې د برنامې ډیزاین برنامه کولو برخه او ډاډ ترلاسه کړئ چې د EN_SEC بندر لپاره I/0 ریاست (یوازې محصول) 1 ته ټاکل شوی.
دا ترتیب J ته د لاسرسي ساتلو لپاره اړین دیTAG د آلې د بیا پروګرام کولو لپاره پورټ، ځکه چې د ټاکل شوي حد سکین راجستر (BSR) ارزښت د بیا پروګرام کولو پرمهال په EN_SEC کې د هر ډول بهرنۍ منطق کچه پورته کوي.
د سیسټم ادغام
لاندې برخې د سیسټم ادغام اړوند معلوماتو په اړه بحث کوي.
د IGLOO2/RTG4 لپاره د سیسټم کچه ډیزاین
لاندې شکل د J ترسره کولو لپاره ډیزاین اړتیاوې ښیېTAG د سافټ کور پروسیسر ډیبګ کول ، له SoftConsole څخه تر J پورې په پارچه کې موقعیت لريTAG د IGLOO2 او RTG4 وسیلو لپاره انٹرفیس.
شکل 5-1. RTG4/IGLOO2 JTAG ډیبګ ډیزاین
د سمارټ فیوژن 2 لپاره د سیسټم کچې ډیزاین
لاندې شکل د J ترسره کولو لپاره ډیزاین اړتیاوې ښیېTAG د سافټ کور پروسیسر ډیبګ کول ، له SoftConsole څخه J ته په پارچه کې موقعیت لريTAG د SmartFusion2 وسیلو لپاره انٹرفیس.
شکل 5-2. SmartFusion2 JTAG ډیبګ ډیزاین
UJTAG_SEC
د وسیلو د پولر فایر کورنۍ لپاره، دا خپرونه کاروونکي ته اجازه ورکوي چې د UJ ترمنځ انتخاب وکړيTAG او UJTAG_SEC، UJTAGپه GUI کې _SEC_EN پیرامیټر به د دې غوره کولو لپاره وکارول شي چې کوم یو مطلوب دی.
لاندې شکل یو ساده ډیاګرام ښیې چې د UJ فزیکي انٹرفیس استازیتوب کويTAG/UJTAG_SEC په PolarFire کې.
شکل 5-3. PolarFire UJTAG_SEC میکرو
د ډیزاین محدودیتونه
ډیزاینونه د CoreJ سرهTAGډیبګ غوښتنلیک ته اړتیا لري چې د ډیزاین جریان کې محدودیتونه تعقیب کړي ، ترڅو د TCK ساعت ډومین کې د وخت تحلیل کارولو ته اجازه ورکړي.
د محدودیتونو اضافه کولو لپاره:
- که چیرې په Libero v11.7 یا لوړ کې د لوړ شوي محدودیت جریان کارول کیږي، دوه ځله کلیک وکړئ محدودیتونه> د ډیزاین فلو کړکۍ کې محدودیتونه اداره کړئ او د وخت ټب کلیک وکړئ.
- د محدودیت مدیر کړکۍ د وخت ټب کې ، د نوي SDC رامینځته کولو لپاره نوي کلیک وکړئ file, او د نوم file. د ډیزاین محدودیتونو کې د ساعت سرچینې محدودیتونه شامل دي چې پدې خالي SDC کې دننه کیدی شي file.
- که په لیبرو v11.7 یا لوړ کې د کلاسیک محدودیت جریان کارول شوی وي ، د ډیزاین جریان کړکۍ کې د Create Constraints > د وخت محدودیت ښي کلیک وکړئ او بیا د نوي محدودیت رامینځته کولو کلیک وکړئ. دا یو نوی SDC جوړوي file. د ډیزاین محدودیتونو کې د ساعت سرچینې محدودیتونه شامل دي، کوم چې په دې خالي SDC کې داخل شوي file.
- د TCK موده او نیمه دوره محاسبه کړئ. TCK 6 MHz ته ټاکل شوی کله چې د فلش پرو سره ډیبګ کول ترسره کیږي، او د 30 میګاهرتز اعظمي فریکونسۍ ته ټاکل کیږي کله چې د فلش پرو 5 لخوا ډیبګ کول ملاتړ کیږي. وروسته له دې چې تاسو دا مرحله بشپړه کړه، لاندې خنډونه په SDC کې دننه کړئ file:
جوړ_کلک -نوم { TCK } \- موده TCK_PERIOD \
- څپې بڼه { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] د پخوا لپارهampل، لاندې خنډونه د ډیزاین لپاره پلي کیږي چې د 6 MHz د TCK فریکونسۍ کاروي.
جوړ_کلک -نوم { TCK } \ - موده ۱۶۶.۶۷\
- څپې بڼه { 0 83.33 } \ [ get_ports { TCK } ]
- ټول خنډونه شریک کړئ fileد ترکیب، ځای او لار، او د وخت تایید سرهtagپه دی د محدودیت مدیر > د وخت ټب. دا د SDC لپاره د اړونده چک بکسونو په غوره کولو سره بشپړ شوی files په کوم کې چې محدودیتونه داخل شوي
د بیاکتنې تاریخ
| د بندر نوم | عرض | هدایت | تفصیل |
| JTAG د TAP بندرونه | |||
| TDI | 1 | داخلول | د ازموینې ډاټا دننه. د TAP څخه سیریل ډیټا داخلول. |
| TCK | 1 | داخلول | د ازموینې ساعت. د CoreJ دننه ټولو ترتیبي عناصرو ته د ساعت سرچینهTAGDebug. |
| TMS | 1 | داخلول | د ازموینې حالت غوره کړئ. |
| TDO | 1 | محصول | د معلوماتو ازموینه TAP ته د سیریل ډیټا محصول. |
| TRSTB | 1 | داخلول | ټیسټ ری سیٹ. د TAP څخه فعال ټیټ ریسیټ ان پټ. |
| JTAG هدف ایکس بندرونه | |||
| TGT_TDO_x | 1 | داخلول | د ډیبګ هدف x څخه TAP ته ډاټا ازموینه وکړئ. د هدف TDO بندر سره وصل کړئ. |
| TGT_TCK_x | 1 | محصول | د هدف x ډیبګ کولو لپاره د ساعت محصول ازموینه وکړئ. TCK په کورJ کې دننه نړیوال، ټیټ سکیو جال ته وده ورکول کیږيTAGDebug. |
| TGT_TRST_x | 1 | محصول | فعال - لوړ ټیسټ ری سیٹ. یوازې کارول کیږي کله چې TGT_ACTIVE_HIGH_RESET_x = 1 |
| TGT_TRSTN_x | 1 | محصول | فعال - ټیټ ټیسټ ری سیٹ. یوازې کارول کیږي کله چې TGT_ACTIVE_HIGH_RESET_x = 0 |
| TGT_TMS_x | 1 | محصول | د ټیسټ حالت د هدف x ډیبګ کولو لپاره محصول غوره کړئ. |
| TGT_TDI_x | 1 | محصول | د ازموینې ډاټا دننه. د ډیبګ هدف x څخه سیریل ډیټا ان پټ. |
| UJTAG_BYPASS_TCK_x | 1 | داخلول | د GPIO پن څخه د هدف x ډیبګ کولو لپاره د ساعت ان پټ ازموینه وکړئ. |
| UJTAG_BYPASS_TMS_x | 1 | داخلول | د ټیسټ حالت د GPIO پن څخه هدف ایکس ډیبګ کولو لپاره غوره کړئ. |
| UJTAG_BYPASS_TDI_x | 1 | داخلول | د ټیسټ ډیټا ان ، سیریل ډیټا د GPIO پن څخه هدف ایکس ډیبګ کولو لپاره. |
| UJTAG_BYPASS_TRSTB_x | 1 | داخلول | ټیسټ ری سیٹ. د GPIO پن څخه هدف ایکس ډیبګ کولو لپاره ان پټ بیا تنظیم کړئ. |
| UJTAG_BYPASS_TDO_x | 1 | محصول | د ټیسټ ډیټا آوټ ، د GPIO پن څخه د ډیبګ هدف x څخه سیریل ډیټا. |
| د SEC بندرونه | |||
| EN_SEC | 1 | داخلول | امنیت فعالوي. د کارونکي ډیزاین توانوي چې TAP ته بهرنۍ TDI او TRSTB ان پټ ته واړوي.احتیاط: د دې بندر سره د نښلولو په وخت کې ځانګړې پاملرنه وکړئ. د نورو جزیاتو لپاره لاندې یادداشت او د وسیلې برنامه وګورئ. |
| TDI_SEC | 1 | داخلول | د TDI امنیت پورته کول. کله چې EN_SEC لوړ وي TAP ته د بهرني TDI انپټ اووررایډ کوي. |
| TRSTB_SEC | 1 | داخلول | د TRSTB امنیت بیرته راګرځول. کله چې SEC_EN لوړ وي TAP ته د بهرنۍ TRSTB انپټ پورته کوي. |
| UTRSTB | 1 | محصول | د ټیسټ ری سیٹ مانیټر |
| UTMS | 1 | محصول | د ټیسټ حالت انتخاب مانیټر |
مایکروچپ Webسایټ
مایکروچپ زموږ له لارې آنلاین ملاتړ چمتو کوي webپه سایټ کې www.microchip.com/. دا webسایټ د جوړولو لپاره کارول کیږي files او معلومات په اسانۍ سره پیرودونکو ته شتون لري. ځینې موټر شتون لري پدې کې شامل دي:
- د محصول ملاتړ - د معلوماتو پاڼې او خطا، د غوښتنلیک یادښتونه او sampد پروګرامونو، ډیزاین سرچینې، د کاروونکي لارښود او د هارډویر مالتړ اسناد، وروستي سافټویر ریلیزونه او آرشیف شوي سافټویر
- عمومي تخنیکي ملاتړ - ډیری پوښتل شوي پوښتنې (FAQs)، د تخنیکي ملاتړ غوښتنې، د آنلاین بحث ګروپونه، د مایکروچپ ډیزاین شریک پروګرام غړو لیست
- د مایکروچپ سوداګرۍ - د محصول انتخاب کونکي او ترتیب کولو لارښودونه ، د مایکروچپ وروستي مطبوعاتي اعالمیې ، د سیمینارونو او پیښو لیست کول ، د مایکروچپ پلور دفترونو لیست کول ، توزیع کونکي او د فابریکې نمایندګان
د محصول بدلون خبرتیا خدمت
د مایکروچپ د محصول بدلون خبرتیا خدمت د پیرودونکو سره د مایکروچپ محصولاتو اوسني ساتلو کې مرسته کوي. پیرودونکي به د بریښنالیک خبرتیا ترلاسه کړي کله چې د ځانګړي محصول کورنۍ یا د ګټو پراختیا وسیلې پورې اړوند بدلونونه ، تازه معلومات ، بیاکتنې یا خطا شتون ولري.
د راجستر کولو لپاره، لاړ شئ www.microchip.com/pcn او د راجسټریشن لارښوونې تعقیب کړئ د پیرودونکي ملاتړ د مایکروچپ محصولاتو کارونکي کولی شي د څو چینلونو له لارې مرستې ترلاسه کړي:
- توزیع کونکی یا استازی
- د محلي پلور دفتر
- سرایت شوي حل انجینر (ESE) تخنیکي ملاتړ پیرودونکي باید د ملاتړ لپاره د دوی توزیع کونکي ، نماینده یا ESE سره اړیکه ونیسي. د پلور محلي دفترونه هم د پیرودونکو سره د مرستې لپاره شتون لري. په دې سند کې د پلور دفترونو او ځایونو لیست شامل دی.
تخنیکي ملاتړ له لارې شتون لري webپه سایټ کې: www.microchip.com/support
د مایکروچپ وسیلو کوډ محافظت ځانګړتیا
په مایکروچپ وسیلو کې د کوډ محافظت ځانګړتیا لاندې توضیحات یاد کړئ:
- د مایکروچپ محصولات د دوی ځانګړي مایکروچپ ډیټا شیټ کې موجود مشخصات پوره کوي.
- مایکروچپ باور لري چې د دې محصول کورنۍ خوندي ده کله چې په مطلوب ډول او نورمال شرایطو کې کارول کیږي.
- د مایکروچپ وسیلو د کوډ محافظت ځانګړتیاو څخه د سرغړونې په هڅو کې بې ایمانه او احتمالي غیرقانوني میتودونه کارول کیږي. موږ باور لرو چې دا میتودونه د مایکروچپ محصولاتو کارولو ته اړتیا لري د مایکروچپ ډیټا شیټونو کې موجود عملیاتي مشخصاتو څخه بهر. د دې کوډ محافظت ځانګړتیاو څخه د سرغړونې هڅې، ډیری احتمال، د مایکروچپ د فکري ملکیت حقونو څخه سرغړونې پرته نشي ترسره کیدی.
- مایکروچپ د هر هغه پیرودونکي سره کار کولو ته لیواله دی چې د دې کوډ بشپړتیا په اړه اندیښنه لري.
- نه مایکروچپ او نه کوم بل سیمیکمډکټر جوړونکی کولی شي د دې کوډ امنیت تضمین کړي. د کوډ محافظت پدې معنی ندي چې موږ تضمین کوو چې محصول "نه ماتیدونکی" دی. د کوډ محافظت په دوامداره توګه وده کوي. موږ په مایکروچپ کې ژمن یو چې په دوامداره توګه زموږ د محصولاتو د کوډ محافظت ځانګړتیاوې ښه کړو. د مایکروچپ د کوډ محافظت ځانګړتیا ماتولو هڅې ممکن د ډیجیټل ملیونیم کاپي رائټ قانون څخه سرغړونه وي. که دا ډول عملونه ستاسو سافټویر یا نورو کاپي رایټ شوي کار ته غیر مجاز لاسرسي اجازه ورکوي ، تاسو ممکن د دې قانون لاندې د معافیت لپاره د دعوی حق ولرئ.
قانوني خبرتیا
پدې خپرونه کې موجود معلومات د مایکروچپ محصولاتو سره ډیزاین کولو او کارولو یوازینۍ هدف لپاره چمتو شوي. د وسیلې غوښتنلیکونو او ورته ورته معلوماتو په اړه معلومات یوازې ستاسو د اسانتیا لپاره چمتو شوي او ممکن د تازه معلوماتو لخوا ځای په ځای شي. دا ستاسو مسؤلیت دی چې ډاډ ترلاسه کړئ چې ستاسو غوښتنلیک ستاسو د ځانګړتیاو سره سمون لري.
دا معلومات د مایکروچپ لخوا چمتو شوي "لکه څنګه چې دي". مایکروچپ هیڅ استازیتوب نه کوي
یا د هر ډول تضمینونه که څرګند یا ضمیمه وي، لیکلي یا شفاهي، قانوني
یا په بل ډول، د معلوماتو سره تړاو لري په شمول مګر محدود نه وي
د غیر سرغړونې تضمین، د سوداګر وړتیا، او د یو ځانګړي هدف یا د دې حالت، کیفیت، یا فعالیت پورې اړوند تضمینونو لپاره مناسبیت. په هیڅ صورت کې به مایکروچیپ د هر ډول غیر مستقیم، ځانګړي، مجازاتو، تصادفي یا پایله لرونکي زیان، زیان، لګښت یا هر ډول لګښت لپاره مسؤل نه وي چې د امریکا د معلوماتي معلوماتو، مایکروسافټ معلوماتو سره تړاو لري هپ ته د امکاناتو په اړه مشوره ورکړل شوې ده یا زیانونه د اټکل وړ دي. د قانون لخوا په بشپړ ډول اجازه ورکړل شوې، د معلوماتو یا د هغې کارول به د ټولو ادعاګانو په اړه د مایکروچیپ بشپړ مسؤلیت په هره طریقه کې د فیسونو له مقدار څخه زیات نه وي، که تاسو په هر ډول غیرقانوني توګه، معلومات. د ژوند مالتړ او / یا خوندیتوب غوښتنلیکونو کې د مایکروچپ وسیلو کارول په بشپړ ډول د پیرودونکي په خطر کې دي، او پیرودونکی موافقه کوي چې د هر ډول زیانونو، ادعاوو، سوټونو، یا لګښتونو څخه د دې ډول کارونې په پایله کې د بې ضرر مایکروچپ دفاع، جبران او ساتي. هیڅ جوازونه، په ښکاره یا بل ډول، د مایکروچپ د فکري ملکیت حقونو الندې، پرته لدې چې بل ډول ویل شوي وي.
| امریکا | آسیا/پاسیفیک | آسیا/پاسیفیک | اروپا |
| د کارپوریټ دفتر2355 لویدیځ چاندلر بلویډ. چاندلر، AZ 85224-6199 ټیلیفون: 480-792-7200Fax: 480-792-7277 تخنیکي ملاتړ: www.microchip.com/support Web پته: www.microchip.com اتلانتادولوت، ګیټیل: 678-957-9614 فیکس: 678-957-1455آسټین، TXټیلیفون: 512-257-3370بوسټن ویسټبورو، MA ټیلیفون: 774-760-0087Fax: 774-760-0088شیکاګوItasca، ILTel: 630-285-0071Fax: 630-285-0075دالاساډیسن، TXTel: 972-818-7423Fax: 972-818-2924ډیټرایټنووی، MITel: 248-848-4000هوسټن، TXټیلیفون: 281-894-5983انډیاناپولیس نوبلسویل، IN ټیلیفون: 317-773-8323 فاکس: 317-773-5453 ټیلیفون: 317-536-2380لاس انجلس مشن ویجو، CA ټیلیفون: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCټیلیفون: 919-844-7510نیویارک، نیویارکټیلیفون: 631-435-6000سان جوز، CAټیلیفون: 408-735-9110 ټیلیفون: 408-436-4270کاناډا - ټورنټوټیلیفون: 905-695-1980 فاکس: 905-695-2078 | استرالیا – سیډنيټیلیفون: 61-2-9868-6733چین – بیجینګټیلیفون: 86-10-8569-7000چین – چینګدوټیلیفون: 86-28-8665-5511چین - چونګکینګټیلیفون: 86-23-8980-9588چین - دونګ ګوانټیلیفون: 86-769-8702-9880چین - ګوانګزوټیلیفون: 86-20-8755-8029چین – هانګزوټیلیفون: 86-571-8792-8115چین – هانګ کانګ SARټیلیفون: 852-2943-5100چین – نانجینګټیلیفون: 86-25-8473-2460چین – Qingdaoټیلیفون: 86-532-8502-7355چین – شانګهایټیلیفون: 86-21-3326-8000چین - شینیانګټیلیفون: 86-24-2334-2829چین - شینزینټیلیفون: 86-755-8864-2200چین - سوزوټیلیفون: 86-186-6233-1526چین – ووهانټیلیفون: 86-27-5980-5300چین – ژیانټیلیفون: 86-29-8833-7252چین - Xiamenټیلیفون: 86-592-2388138چین – ژوهایټیلیفون: 86-756-3210040 | هند – بنګلورټیلیفون: 91-80-3090-4444هند – نوی ډیلیټیلیفون: 91-11-4160-8631هندوستان - پوناټیلیفون: 91-20-4121-0141جاپان – اوساکاټیلیفون: 81-6-6152-7160جاپان – توکیوټیلیفون: 81-3-6880- 3770کوریا – دایګوټیلیفون: 82-53-744-4301کوریا – سیولټیلیفون: 82-2-554-7200مالیزیا – کوالالمپورټیلیفون: 60-3-7651-7906مالیزیا – پینانګټیلیفون: 60-4-227-8870فیلیپین - مانیلاټیلیفون: 63-2-634-9065سینګاپورټیلیفون: 65-6334-8870تائیوان – سین چوټیلیفون: 886-3-577-8366تائیوان – کاهسینګټیلیفون: 886-7-213-7830تایوان – تایپيټیلیفون: 886-2-2508-8600تایلینډ - بنکاکټیلیفون: 66-2-694-1351ویتنام – هو چی مینټیلیفون: 84-28-5448-2100 | اتریش – ویلزTel: 43-7242-2244-39Fax: 43-7242-2244-393ډنمارک – کوپنهاګنTel: 45-4485-5910Fax: 45-4485-2829فنلینډ - ایسپوټیلیفون: 358-9-4520-820فرانسه - پاریسTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79جرمني – ګارچینګټیلیفون: 49-8931-9700جرمني – هانټیلیفون: 49-2129-3766400جرمني – هیلبرونټیلیفون: 49-7131-72400جرمني – کارلسروهټیلیفون: 49-721-625370جرمني – میونخTel: 49-89-627-144-0Fax: 49-89-627-144-44جرمني - روزن هایمټیلیفون: 49-8031-354-560اسراییل – راعاناناټیلیفون: 972-9-744-7705ایټالیا - میلانTel: 39-0331-742611Fax: 39-0331-466781ایټالیا - پادوواټیلیفون: 39-049-7625286هالنډ – DrunenTel: 31-416-690399Fax: 31-416-690340ناروې - ټرونډیمټیلیفون: 47-72884388پولنډ – وارساټیلیفون: 48-22-3325737رومانیا - بخارستTel: 40-21-407-87-50هسپانیه – مادریدTel: 34-91-708-08-90Fax: 34-91-708-08-91سویډن – ګوتنبرګTel: 46-31-704-60-40سویډن – ستاکهولمټیلیفون: 46-8-5090-4654انګلستان – ووکینګمTel: 44-118-921-5800Fax: 44-118-921-5820 |
اسناد / سرچینې
 |
د مایکروچپ ټیکنالوژۍ CoreJTAGDebug پروسیسرونه [pdf] د کارونکي لارښود CoreJTAGد ډیبګ پروسیسرونه، CoreJTAGډیبګ، پروسیسرونه |
