Microchip Technology Core JTAG Упутство за кориснике за процесоре за отклањање грешака
Увод
Језгро ЈTAG Дебаг верзија 4.0 олакшава повезивање Заједничке акционе групе за тестирање (JTAG) компатибилни меко-језгарни процесори са JTAG TAP или GPIO (општи улаз/излаз) пинови за дебаговање. Ово IP језгро омогућава дебаговање највише 16 меких језгра процесора унутар једног уређаја, а такође пружа подршку за дебаговање процесора на четири одвојена уређаја преко GPIO-а.
Карактеристике
ЦореЈTAGДебаг има следеће кључне карактеристике:
- Омогућава приступ тканини до JTAG интерфејс преко JTAG СЛАВИНА.
- Омогућава приступ тканини до JTAG интерфејс преко GPIO пинова.
- Конфигурише подршку за ИЦ код за JTAG тунелирање.
- Подржава повезивање више уређаја преко JTAG СЛАВИНА.
- Подржава вишепроцесорско отклањање грешака.
- Промовише одвојене сигнале такта и ресетовања до ресурса рутирања са малим нагибом.
- Подржава ресетовање циља активно-ниско и активно-високо.
- Подржава ЈTAG Интерфејс за безбедносни монитор (UJ)TAG_SEC) за PolarFire уређаје.
Цоре Версион
Овај документ се односи на CoreJTAGОтклањање грешака v4.0
Подржане породице
- ПоларФире®
- РТГ4™
- ИГЛОО® 2
- СмартФусион® 2
- СмартФусион
- ПроАСИЦ3/3Е/3Л
- ИГЛОО
- ИГЛООе/+
Коришћење и перформансе уређаја
Подаци о коришћењу и перформансама су наведени у следећој табели за подржане породице уређаја. Подаци наведени у овој табели су само индикативни. Укупна употреба уређаја и перформансе језгра зависе од система.
Табела 1. Коришћење и перформансе уређаја
| Породица | Тилес Секуентиал | Комбинаторски | Укупно | Коришћење Уређај | Укупан % | Перформансе (МХз) |
| ПоларФире | 17 | 116 | 299554 | МПФ300ТС | 0.04 | 111.111 |
| РТГ4 | 19 | 121 | 151824 | РТ4Г150 | 0.09 | 50 |
| СмартФусион2 | 17 | 120 | 56340 | М2С050 | 0.24 | 69.47 |
| ИГЛОО2 | 17 | 120 | 56340 | М2ГЛ050 | 0.24 | 68.76 |
| СмартФусион | 17 | 151 | 4608 | А2Ф200М3Ф | 3.65 | 63.53 |
| ИГЛОО | 17 | 172 | 3072 | АФЛ125В5 | 6.15 | 69.34 |
| ПроАСИЦ3 | 17 | 157 | 13824 | А3П600 | 1.26 | 50 |
Напомена: Подаци у овој табели су добијени коришћењем Верилог РТЛ-а са типичним подешавањима синтезе и распореда на -1 деловима. Параметри највишег нивоа или генерици су остављени на подразумеваним подешавањима.
Функционални опис
ЦореЈTAGДебаговање користи UJTAG тешки макро за приступ ЈTAG интерфејс из FPGA структуре. UJTAG Хардверски макро олакшава повезивање са излазом MSS или ASIC TAP контролера из структуре. Само једна инстанца UJ-аTAG макро је дозвољен у тканини.
Слика 1-1. CoreJTAGБлок дијаграм за отклањање грешака
ЦореЈTAGДебаг садржи инстанцу uj_jtag тунелски контролер, који имплементира JTAG контролер тунела за олакшавање ЈTAG тунелирање између FlashPro програматора и циљног softcore процесора. Softcore процесор је повезан преко наменског FPGA JTAG интерфејс пинови. ИР скенирање са JTAG Интерфејс није доступан у FPGA структури. Стога је тунелски протокол потребан да би се олакшало IR и DR скенирање до циља за дебаговање, што подржава индустријски стандард JTAG интерфејс. Контролер тунела декодира пакет тунела пренет као DR скенирање и генерише резултујуће IR или DR скенирање, на основу садржаја пакета тунела и садржаја IR регистра који је обезбеђен преко UIREG-а. Контролер тунела такође декодира пакет тунела када се садржај IR регистра подудара са његовим IR кодом.
Слика 1-2. Тунел Пацкет Протоцол
Конфигурациони параметар пружа конфигурацију IR кода који користи тунелски контролер. Да би се олакшало дебаговање више софткор процесора унутар једног дизајна, број инстанцираних тунелских контролера је конфигурабилан од 1 до 16, пружајући JTAG компатибилан интерфејс са сваким циљним процесором. Ови циљни процесори се могу адресирати путем јединственог ИР кода подешеног у време инстанцирања.
ЦЛКИНТ или БФР бафер се инстанцира на линији ТГТ_ТЦК сваког циљног процесорског интерфејса за отклањање грешака.
Линија URSTB од UJ-аTAG макро (TRSTB) је унапређен у глобални ресурс унутар CoreJ-аTAGОтклањање грешака. Опциони инвертор је постављен на линију TGT_TRST унутар CoreJ-аTAGДебаговање за повезивање са циљем за дебаговање, за који се очекује да буде повезан са извором ресетовања са активним високим нивоом. Конфигурише се када се претпостави да је долазни TRSTB сигнал из JTAG TAP је активан на ниском нивоу. Ако ова конфигурација захтева један или више циљева за дебаговање, биће потрошен додатни глобални ресурс рутирања.
Линија URSTB од UJ-аTAG макро (TRSTB) је унапређен у глобални ресурс унутар CoreJ-аTAGОтклањање грешака. Опциони инвертор је постављен на линију TGT_TRST унутар CoreJ-аTAGДебаговање за повезивање са циљем за дебаговање, за који се очекује да буде повезан са извором ресетовања са активним високим нивоом. Конфигурише се када се претпостави да је долазни TRSTB сигнал из JTAG TAP је активно ниског нивоа. TGT_TRSTN је подразумевани активни ниски излаз за циљ дебаговања. Ако ова конфигурација захтева један или више циљева дебаговања, биће потрошен додатни глобални ресурс рутирања.
Слика 1-3. CoreJTAGОтклањање грешака у серијским подацима и тактовању
Девице Цхаининг
Погледајте корисничке водиче за ФПГА програмирање за одређену развојну плочу или породицу. Сваки развојни одбор може радити на различитим волtagес, а ви можете одлучити да проверите да ли је то могуће са њиховим развојним платформама. Такође, ако користите више развојних плоча, уверите се да имају заједничку основу.
Преко ФласхПро заглавља
Да би се подржало уланчавање више уређаја у структури помоћу ФласхПро заглавља, вишеструке инстанце уј_јtag су обавезни. Ова верзија језгра омогућава приступ до максимално 16 језгара без потребе за ручним инстанцирањем уј_јtag. Свако језгро има јединствени ИР код (од 0к55 до 0к64) који ће омогућити приступ одређеном језгру који одговара ИД коду.
Слика 1-4. Више процесора у једном уређају Један уређај
Да бисте користили CoreJTAGОтклањање грешака на више уређаја, један од уређаја мора постати главни. Овај уређај садржи CoreJTAGДебаговање језгра. Сваки процесор је затим повезан на следећи начин:
Слика 1-5. Више процесора на два уређаја
Да би се отклониле грешке у језгру на другој плочи, JTAG сигнали из CoreJ-аTAGДебаговање се унапређује на пинове највишег нивоа у SmartDesign-у. Они се затим повезују са JTAG сигнали директно на процесору.
Напомена: CoreJTAGОтклањање грешака, у другом дизајну плоче, је опционо. Имајте на уму да је UJ_JTAG Макро и FlashPro заглавље се не користе у другом дизајну плоче.
Да бисте изабрали процесор за отклањање грешака у СофтЦонсоле, кликните на конфигурације за отклањање грешака, а затим кликните на картицу Дебуггер.
Наредба, приказана на следећој слици, се извршава.
Слика 1-6. Конфигурација дебагера UJ_JTAG_IRCODE
УЈ_ЈTAG_IRCODE се може променити у зависности од тога на ком процесору отклањате грешке. На примерampле: за дебаговање процесора у уређају 0, UJ_JTAG_IRCODE може бити подешен на 0x55 или 0x56.
Преко ГПИО
За дебаговање преко GPIO-а, параметар UJTAG Изабрано је _BYPASS. Једно и четири језгра могу се дебаговати преко GPIO заглавља или пинова. Да бисте покренули сесију дебаговања користећи GPIO из SoftConsole v5.3 или новије верзије, конфигурација дебаговања мора бити подешена на следећи начин:
Слика 1-7. Дебуггер Цонфигуратион ГПИО
Напомена: Ако отклањате грешке преко ГПИО, не можете истовремено отклањати грешке у процесору преко ФласхПро заглавља или уграђеног ФласхПро5, на развојним плочама. Фор екampле: ФласхПро Хеадер или Ембеддед ФласхПро5 су доступни за олакшавање отклањања грешака помоћу Идентифи или СмартДебуг.
Слика 1-8. Отклањање грешака преко ГПИО пинова
Ланац уређаја преко ГПИО пинова
Да би подржао ланчано повезивање више уређаја путем GPIO-а, UJTAGПотребно је изабрати параметар _BYPASS. Тада се сигнали TCK, TMS и TRSTb могу промовисати на портове највишег нивоа. Сви циљни процесори имају TCK, TMS и TRSTb. Они нису приказани испод.
Слика 1-9. Ланац уређаја преко ГПИО пинова
У основном ЈTAG У ланцу, TDO једног процесора се повезује са TDI другог процесора и наставља се све док се сви процесори не повежу ланчано, на овај начин. TDI првог процесора и TDO последњег процесора се повезују са JTAG програмер који повезује све процесоре. JTAG Сигнали из процесора се усмеравају ка CoreJ-уTAGОтклањање грешака, где се могу повезати уланчано. Ако је повезивање на више уређаја завршено, уређај са CoreJ-омTAGДебаг постаје главни уређај.
У ГПИО сценарију за отклањање грешака, где ИР код није додељен сваком процесору, модификована ОпенОЦД скрипта се користи за избор уређаја који се отклања грешке. ОпенОЦД скрипта је модификована да би се изабрало који уређај ће бити отклоњен. За дизајн Ми-В, file се налази на локацији за инсталацију СофтЦонсоле, под опеноцд/сцриптс/боард/ мицросеми-рисцв.цфг. За остале процесоре, fileс се налазе на истој опеноцд локацији.
Напомена: Опције конфигурације за отклањање грешака такође треба да се ажурирају, ако file је преименована
Слика 1-10. Дебуг Цонфигуратион
Отворите корисничко име-рисцв-гпио-цхаин.цфг, следеће је екampоно што се мора видети:
Слика 1-11. Конфигурација MIV-а File
Следећа подешавања раде за отклањање грешака на једном уређају преко ГПИО-а. За отклањање грешака у ланцу потребно је додати додатне команде, тако да се уређаји који нису отклоњени стављају у режим заобилажења.
За два процесора у ланцу, следеће сampле команда се извршава:
Ово омогућава отклањање грешака у Таргет софтцоре процесору 1 стављањем Таргет софтцоре процесора 0 у режим заобилажења. За отклањање грешака у Таргет софтцоре процесору 0, користи се следећа команда:
Напомена: Једина разлика између ове две конфигурације је у извору, који зове Мицросеми РИСЦВ конфигурацију file (мицросеми-рисцв.цфг) или долази на прво место, када се отклања грешке у Таргет софтцоре процесору 0, или на другом месту, када се отклањају грешке у Таргет софтцоре процесору 1. За више од два уређаја у ланцу, додатни јtag невтапс је додат. Фор екampле, ако постоје три процесора у ланцу, онда се користи следећа команда:
Слика 1-12. Прampле Дебуг Систем
Интерфејс
Следећи одељци разматрају информације везане за интерфејс.
Параметри конфигурације
Опције конфигурације за CoreJTAGОтклањање грешака је описано у следећој табели. Ако је потребна конфигурација која се разликује од подразумеване, користите дијалог прозор Конфигурација у SmartDesign-у да бисте изабрали одговарајуће вредности за конфигурабилне опције.
Табела 2-1. CoreJTAGОпције конфигурације за отклањање грешака
| Име | Валид Ранге | Подразумевано | Опис |
| НУМ_ДЕБУГ_ТГТС | 1-16 | 1 | Број доступних циљева за отклањање грешака путем FlashPro-а (UJTAG_DEBUG = 0) је 1-16. Број доступних циљева за отклањање грешака путем GPIO (UJTAG_DEBUG = 1) је 1-4. |
| ИР_ЦОДЕ_ТГТ_к | 0X55-0X64 | 0Кс55 | JTAG IR код, један по циљу за отклањање грешака. Наведена вредност мора бити јединствена за овај циљ за отклањање грешака. Контролер тунела повезан са овим интерфејсом циља за отклањање грешака покреће TDO и покреће циљни интерфејс за отклањање грешака само када се садржај IR регистра подудара са овим IR кодом. |
| ТГТ_АЦТИВЕ_ХИГХ_РЕСЕТ_к | 0-1 | 0 | 0: Излаз TGT_TRSTN_x је повезан са глобалним обликом активно-ниског URSTB излаза UJ-аTAG макро.1: Излаз TGT_TRST је интерно повезан са глобално инвертованим обликом активно-ниског URSTB излаза UJ-аTAG макро. Додатни глобални ресурс за рутирање се троши ако је овај параметар подешен на 1 за било који циљ за отклањање грешака. |
| UJTAG_ЗАОБИЂИ | 0-1 | 0 | 0: ГПИО отклањање грешака је онемогућено, отклањање грешака је доступно преко ФласхПро заглавља или уграђеног ФласхПро5.1: ГПИО отклањање грешака је омогућено, отклањање грешака је доступно преко ГПИО пинова које је изабрао корисник на плочи.Напомена: Када се отклањање грешака врши преко ГПИО, следећа команда за отклањање грешака се извршава у опцијама за отклањање грешака СофтЦонсоле: „—команда „сет ФПГА_ТАП Н““. |
| UJTAG_SEC_EN | 0-1 | 0 | 0: УЈTAG макро је изабран ако је UJTAG_БАЈПАС = 0. 1: УЈTAGМакро _SEC је изабран ако је UJTAG_БАЈПАС= 0.Напомена: Овај параметар се односи само на ПоларФире. То јест, ПОРОДИЦА = 26. |
Описи сигнала
Следећа табела наводи описе сигнала за CoreJTAGОтклањање грешака.
Табела 2-2. ЦореЈTAGОтклањање грешака у/из сигналима
| Име | Валид Ранге | Подразумевано | Опис |
| НУМ_ДЕБУГ_ТГТС | 1-16 | 1 | Број доступних циљева за отклањање грешака путем FlashPro-а (UJTAG_DEBUG = 0) је 1-16. Број доступних циљева за отклањање грешака путем GPIO (UJTAG_DEBUG = 1) је 1-4. |
| ИР_ЦОДЕ_ТГТ_к | 0X55-0X64 | 0Кс55 | JTAG IR код, један по циљу за отклањање грешака. Наведена вредност мора бити јединствена за овај циљ за отклањање грешака. Контролер тунела повезан са овим интерфејсом циља за отклањање грешака покреће TDO и покреће циљни интерфејс за отклањање грешака само када се садржај IR регистра подудара са овим IR кодом. |
| ТГТ_АЦТИВЕ_ХИГХ_РЕСЕТ_к | 0-1 | 0 | 0: Излаз TGT_TRSTN_x је повезан са глобалним обликом активно-ниског URSTB излаза UJ-аTAG макро.1: Излаз TGT_TRST је интерно повезан са глобално инвертованим обликом активно-ниског URSTB излаза UJ-аTAG макро. Додатни глобални ресурс за рутирање се троши ако је овај параметар подешен на 1 за било који циљ за отклањање грешака. |
| UJTAG_ЗАОБИЂИ | 0-1 | 0 | 0: ГПИО отклањање грешака је онемогућено, отклањање грешака је доступно преко ФласхПро заглавља или уграђеног ФласхПро5.1: ГПИО отклањање грешака је омогућено, отклањање грешака је доступно преко ГПИО пинова које је изабрао корисник на плочи.Напомена: Када се отклањање грешака врши преко ГПИО, следећа команда за отклањање грешака се извршава у опцијама за отклањање грешака СофтЦонсоле: „—команда „сет ФПГА_ТАП Н““. |
| UJTAG_SEC_EN | 0-1 | 0 | 0: УЈTAG макро је изабран ако је UJTAG_БАЈПАС = 0. 1: УЈTAGМакро _SEC је изабран ако је UJTAG_БАЈПАС= 0.Напомена: Овај параметар се односи само на ПоларФире. То јест, ПОРОДИЦА = 26. |
напомене:
- Сви сигнали у ЈTAG Горе наведени TAP портови морају бити унапређени у портове највишег нивоа у SmartDesign-у.
- SEC портови су доступни само када је UJTAG_SEC_EN је омогућен преко CoreJ-аTAGГрафички кориснички интерфејс за конфигурацију дебаговања.
- Будите посебно опрезни приликом повезивања EN_SEC улаза. Ако је EN_SEC унапређен у порт највишег нивоа (пин улаза уређаја), морате приступити Конфигуришите I/O стања током JTAG Програмски одељак Дизајна програма у Либеро току и осигурајте да је И/0 стање (само излаз) за EN_SEC порт подешено на 1.
Региструјте мапу и описе
Не постоје регистри за CoreJTAGОтклањање грешака.
Ток алата
Следећи одељци разматрају информације о току алата.
Лиценца
Лиценца није потребна за коришћење овог ИП језгра са Либеро СоЦ-ом.
РТЛ
Комплетан РТЛ код је обезбеђен за језгро и тестне столове, што омогућава инстанцирање језгра помоћу СмартДесигн-а. Симулација, синтеза и распоред се могу изводити унутар Либеро СоЦ-а.
СмартДесигн
Бившиampле инстантиатед view из CoreJ-аTAGДебаговање је приказано на следећој слици. За више информација о коришћењу SmartDesign-а за инстанцирање и генерисање језгара, погледајте кориснички водич за коришћење DirectCore-а у Libero® SoC-у.
Слика 4-1. SmartDesign CoreJTAGИнстанца за отклањање грешака View користећи ЈTAG Хеадер
Слика 4-2. SmartDesign CoreJTAGОтклањање грешака инстанци коришћењем GPIO пинова
Конфигурисање CoreJ-аTAGОтклањање грешака у SmartDesign-у
Језгро се конфигурише коришћењем конфигурационог ГУИ-а у СмартДесигн-у. Бившиampле ГУИ је приказан на следећој слици.
Слика 4-3. Конфигурисање CoreJ-аTAGОтклањање грешака у SmartDesign-у
За ПоларФајер, УЈTAGКомисија за хартије од вредности (SEC) бира UJTAG_SEC макро уместо UJ-аTAG макро када УЈTAG_BYPASS је онемогућен. Игнорише се за све остале породице.
Број циљева за отклањање грешака је конфигурабилан до 16 циљева за отклањање грешака, са UJTAG_BYPASS је онемогућен и до 4 циља за отклањање грешака, са UJTAG_BYPASS омогућен.
UJTAG_BYPASS бира отклањање грешака путем UJ-аTAG и FlashPro заглавље, и дебаговање преко GPIO пинова.
ИР код циља је JTAG ИР код дат циљу за отклањање грешака. Ово мора бити јединствена вредност унутар опсега наведеног у Табела 2-1.
Симулација токова
Кориснички тестни стен је обезбеђен уз CoreJTAGОтклањање грешака. Да бисте покренули симулације:
- Изаберите ток корисничког тестног стола у оквиру СмартДесигн-а.
- Кликните на Сачувај и генерирај у окну Генерирај. Изаберите кориснички тестни стол из ГУИ-а за конфигурацију језгра.
Када СмартДесигн генерише Либеро пројекат, инсталира корисник тестбенцх fileс. Да бисте покренули кориснички тестбенцх:
- Поставите корен дизајна на CoreJTAGОтклањање грешака у окну хијерархије дизајна Либеро.
- Кликните на Верифи Пре-Синтхесизед Десигн > Симулате у прозору Либеро Десигн Флов. Ово покреће МоделСим и аутоматски покреће симулацију.
Синтеза у Либеру
Да бисте покренули Синтхесис:
- Кликните на икону Синтхесизе у прозору Либеро СоЦ Десигн Флов да бисте синтетизовали језгро. Алтернативно, кликните десним тастером миша на опцију Синтхесизе у прозору Ток дизајна и изаберите Отвори интерактивно. Прозор Синтхесис приказује пројекат Синплифи®.
- Кликните на икону Покрени.
Напомена: За РТГ4 постоји упозорење за ублажавање пролазних догађаја (СЕТ), које се може занемарити јер се овај ИП користи само у развојне сврхе и неће се користити у окружењу радијације.
Место и рута у Либеру
Када је синтеза завршена, кликните на икону Плаце анд Роуте у Либеро СоЦ-у да бисте започели процес постављања.
Програмирање уређаја
Ако се користи функција UJAG_SEC и EN_SEC је унапређен у порт највишег нивоа (улазни пин уређаја), морате приступити Конфигуришите И/О стања током JTAG Програмски одељак Дизајна програма у Либеро току и осигурајте да је И/0 стање (само излаз) за EN_SEC порт подешено на 1.
Ова конфигурација је неопходна да би се одржао приступ JTAG порт за репрограмирање уређаја, јер дефинисана вредност регистра граничног скенирања (BSR) поништава било који спољни логички ниво на EN_SEC током репрограмирања.
Систем Интегратион
Следећи одељци говоре о информацијама у вези са интеграцијом система.
Дизајн на нивоу система за ИГЛОО2/РТГ4
Следећа слика приказује захтеве за пројектовање за извођење JTAG отклањање грешака софткор процесора, који се налази у структури од СофтКонзоле до ЈTAG интерфејс за IGLOO2 и RTG4 уређаје.
Слика 5-1. RTG4/IGLOO2 JTAG Дизајн за отклањање грешака
Дизајн на нивоу система за СмартФусион2
Следећа слика приказује захтеве за пројектовање за извођење JTAG дебаговање софткор процесора, који се налази у fabric-у од SoftConsole-а до J-аTAG интерфејс за SmartFusion2 уређаје.
Слика 5-2. SmartFusion2 JTAG Дизајн за отклањање грешака
UJTAG_SEC
За породицу уређаја PolarFire, ово издање омогућава кориснику да бира између UJTAG и УЈTAGКомисија за хартије од вредности (SEC), Универзитет Јунајтеда (UJ)TAGПараметар _SEC_EN у графичком корисничком интерфејсу ће се користити за избор жељене опције.
Следећа слика приказује једноставан дијаграм који представља физичке интерфејсе UJ-а.TAG/УЈTAG_SEC у PolarFire-у.
Слика 5-3. PolarFire UJTAG_SEC макро
Ограничења дизајна
Дизајни са CoreJ-омTAGОтклањање грешака захтева да апликација прати ограничења, у току дизајна, како би се омогућила анализа времена која се користи на домену TCK такта.
Да бисте додали ограничења:
- Ако се користи Енханцед Цонстраинт ток у Либеро в11.7 или новијој верзији, двапут кликните на Ограничења > Управљање ограничењима у прозору ДесигнФлов и кликните на картицу Време.
- На картици Време у прозору Управљач ограничењима кликните на Ново да бисте креирали нови СДЦ file, и именујте file. Ограничења дизајна укључују ограничења извора такта која се могу унети у овај празан СДЦ file.
- Ако се користи класични токови ограничења у Либеру в11.7 или новијој, кликните десним тастером миша на Креирај ограничења > Временско ограничење, у прозору Ток дизајна, а затим кликните на Креирај ново ограничење. То ствара нови СДЦ file. Ограничења дизајна укључују ограничења извора такта, која се уносе у овај празан СДЦ file.
- Израчунајте ТЦК период и полупериод. ТЦК је подешен на 6 МХз када се отклањање грешака врши помоћу ФласхПро-а и подешен на максималну фреквенцију од 30 МХз када је отклањање грешака подржано од стране ФласхПро5. Након што завршите овај корак, унесите следећа ограничења у СДЦ file:
цреате_цлоцк -наме { ТЦК } \- период ТЦК_ПЕРИОД \
- таласни облик { 0 ТЦК_ХАЛФ_ПЕРИОД } \ [ гет_портс { ТЦК } ] На пр.ampда, следећа ограничења се примењују за дизајн који користи ТЦК фреквенцију од 6 МХз.
цреате_цлоцк -наме { ТЦК } \ - период 166.67 \
- таласни облик { 0 83.33 } \ [ гет_портс { ТЦК } ]
- Повежите сва ограничења fileс са синтезом, местом и рутом и верификацијом времена сtagес ин тхе Менаџер ограничења > Картица Време. Ово се завршава избором одговарајућих поља за потврду за СДЦ fileс у које су унета ограничења
Историја ревизија
| Порт Наме | Ширина | Правац | Опис |
| JTAG TAP портови | |||
| ТДИ | 1 | Инпут | Тест подаци Ин. Серијски унос података из ТАП-а. |
| ТЦК | 1 | Инпут | Тест такта. Извор такта за све секвенцијалне елементе унутар CoreJ-аTAGОтклањање грешака. |
| ТМС | 1 | Инпут | Изаберите режим тестирања. |
| ТДО | 1 | Излаз | Тест подаци излазе. Серијски излаз података на ТАП. |
| ТРСТБ | 1 | Инпут | Тест Ресет. Активан ниски улаз за ресетовање са ТАП-а. |
| JTAG Циљни X портови | |||
| ТГТ_ТДО_к | 1 | Инпут | Тестни подаци излазе из циља за отклањање грешака к у ТАП. Повежите се на циљни ТДО порт. |
| ТГТ_ТЦК_к | 1 | Излаз | Излаз тестног такта за дебаговање циља x. TCK се интерно унапређује у глобалну мрежу са ниском асиметријом унутар CoreJ-а.TAGОтклањање грешака. |
| ТГТ_ТРСТ_к | 1 | Излаз | Ресетовање активног високог теста. Користи се само када је ТГТ_АЦТИВЕ_ХИГХ_РЕСЕТ_к =1 |
| ТГТ_ТРСТН_к | 1 | Излаз | Ресетовање теста активног ниског нивоа. Користи се само када је ТГТ_АЦТИВЕ_ХИГХ_РЕСЕТ_к =0 |
| ТГТ_ТМС_к | 1 | Излаз | Тестни режим Изаберите излаз за отклањање грешака у циљу к. |
| ТГТ_ТДИ_к | 1 | Излаз | Тест подаци Ин. Серијски унос података из циља за отклањање грешака к. |
| UJTAG_BYPASS_TCK_x | 1 | Инпут | Тестирајте улаз сата за отклањање грешака у циљу к са ГПИО пина. |
| UJTAG_BYPASS_TMS_x | 1 | Инпут | Тестни режим Изаберите за отклањање грешака у циљу к са ГПИО пина. |
| UJTAG_BYPASS_TDI_x | 1 | Инпут | Тест Дата Ин, Серијски подаци за отклањање грешака у циљу к са ГПИО пина. |
| UJTAG_BYPASS_TRSTB_x | 1 | Инпут | Тест Ресет. Ресетујте улаз за отклањање грешака у циљу к са ГПИО пина. |
| UJTAG_BYPASS_TDO_x | 1 | Излаз | Излаз тестних података, серијски подаци са циља за отклањање грешака к са ГПИО пина. |
| СЕЦ Портс | |||
| ЕН_СЕЦ | 1 | Инпут | Омогућава безбедност. Омогућава корисничком дизајну да замени екстерни ТДИ и ТРСТБ улаз у ТАП.Опрез: Будите посебно пажљиви када повезујете овај порт. Погледајте напомену испод и Програмирање уређаја за више детаља. |
| ТДИ_СЕЦ | 1 | Инпут | ТДИ Сецурити оверриде. Замењује екстерни ТДИ улаз у ТАП када је ЕН_СЕЦ ХИГХ. |
| ТРСТБ_СЕЦ | 1 | Инпут | ТРСТБ Безбедносно надјачавање. Замењује екстерни ТРСТБ улаз за ТАП када је СЕЦ_ЕН ХИГХ. |
| УТРСТБ | 1 | Излаз | Тест Ресет Монитор |
| УТМС | 1 | Излаз | Тест Моде Изаберите Монитор |
Мицроцхип Webсајту
Мицроцхип пружа онлајн подршку преко нашег webсајт на ввв.мицроцхип.цом/. Ово webсајт се користи за израду fileи информације које су лако доступне купцима. Неки од доступних садржаја укључују:
- Подршка за производе – Подаци и грешке, напомене о примени и слampле програми, ресурси за дизајн, корисничка упутства и документи за подршку хардверу, најновија издања софтвера и архивирани софтвер
- Општа техничка подршка – Често постављана питања (ФАК), захтеви за техничку подршку, онлајн дискусионе групе, листа чланова Мицроцхип партнерског програма за дизајн
- Пословање Мицроцхипа – Селектор производа и водичи за наручивање, најновија Мицроцхип саопштења за штампу, списак семинара и догађаја, листе Мицроцхип продајних канцеларија, дистрибутера и представника фабрике
Услуга обавештења о промени производа
Мицроцхипова услуга обавештавања о промени производа помаже корисницима да буду у току са Мицроцхип производима. Претплатници ће добијати обавештења путем е-поште кад год дође до промена, ажурирања, ревизија или грешака у вези са одређеном породицом производа или алатом за развој од интереса.
Да бисте се регистровали, идите на ввв.мицроцхип.цом/пцн и пратите упутства за регистрацију Корисничка подршка Корисници Мицроцхип производа могу добити помоћ на неколико канала:
- Дистрибутер или представник
- Локална продајна канцеларија
- Техничка подршка инжењера за уграђена решења (ЕСЕ) Корисници треба да контактирају свог дистрибутера, представника или ЕСЕ за подршку. Локалне продајне канцеларије су такође доступне да помогну купцима. Списак продајних канцеларија и локација је укључен у овај документ.
Техничка подршка је доступна преко webсајт на: ввв.мицроцхип.цом/суппорт
Функција заштите кода Мицроцхип уређаја
Обратите пажњу на следеће детаље функције заштите кода на Мицроцхип уређајима:
- Мицроцхип производи испуњавају спецификације садржане у њиховом посебном Мицроцхип Дата Схеет.
- Мицроцхип верује да је његова породица производа безбедна када се користи на предвиђени начин и под нормалним условима.
- Постоје непоштене и вероватно незаконите методе које се користе у покушајима да се наруше карактеристике заштите кода Мицроцхип уређаја. Верујемо да ове методе захтевају коришћење Мицроцхип производа на начин ван оперативних спецификација садржаних у Мицроцхип-овим листовима података. Покушаји кршења ових карактеристика заштите кода највероватније се не могу постићи без кршења Мицроцхипових права интелектуалне својине.
- Мицроцхип је спреман да ради са сваким купцем који је забринут за интегритет његовог кода.
- Ни Мицроцхип ни било који други произвођач полупроводника не може гарантовати сигурност свог кода. Заштита кодом не значи да гарантујемо да је производ „нераскидив“. Заштита кода се стално развија. Ми у Мицроцхипу смо посвећени сталном побољшању карактеристика заштите кода наших производа. Покушаји да се пробије Мицроцхип-ова функција заштите кода може представљати кршење Миленијумског закона о дигиталним ауторским правима. Ако такви акти дозвољавају неовлашћени приступ вашем софтверу или другом делу заштићеном ауторским правима, можда имате право да поднесете тужбу за обештећење према том закону.
Правно обавештење
Информације садржане у овој публикацији дате су искључиво у сврху дизајнирања и коришћења Мицроцхип производа. Информације у вези са апликацијама уређаја и слично дате су само за вашу удобност и могу бити замењене ажурирањима. Ваша је одговорност да осигурате да ваша апликација одговара вашим спецификацијама.
ОВЕ ИНФОРМАЦИЈЕ ОБЕЗБЕЂУЈЕ МИКРОЧИП „КАКО ЈЕСУ“. МИЦРОЦХИП НЕ ЗАСТУПА
ИЛИ ГАРАНЦИЈЕ БИЛО КОЈЕ ВРСТЕ, БИЛО ИЗРИЧИТЕ ИЛИ ПОДРАЗУМЕВАНЕ, ПИСМЕНЕ ИЛИ УСМЕНЕ, ЗАКОНОДАВНЕ
ИЛИ НА ДРУГИМ, У ВЕЗИ СА ИНФОРМАЦИЈАМА УКЉУЧУЈУЋИ, АЛИ НЕ ОГРАНИЧЕНИ НА БИЛО КАКВЕ ПОДРАЗУМЕВАНЕ
ГАРАНЦИЈЕ НЕКРШЕЊА, СПОСОБНОСТИ ТРГОВАЦА И ПРИКЛАДНОСТИ ЗА ОДРЕЂЕНУ НАМЕНУ ИЛИ ГАРАНЦИЈЕ У ВЕЗИ СА ЊЕГОВИМ СТАЊЕМ, КВАЛИТЕТОМ ИЛИ ПЕРФОРМАНСЕ. МИКРОЧИП НЕЋЕ БИТИ ОДГОВОРАН ЗА БИЛО КАКВЕ ИНДИРЕКТНЕ, ПОСЕБНЕ, КАЗНЕНЕ, СЛУЧАЈНЕ ИЛИ ПОСЛЕДИЧНЕ ГУБИТКЕ, ШТЕТЕ, ТРОШКОВЕ ИЛИ ТРОШКОВЕ БИЛО КАКВЕ ВРСТЕ КОЈИ СЕ ОДНОСЕ НА БИЛО КАКВЕ ИНФОРМАЦИЈЕ БИЛО КОЈИ БИЛО КОЈИ БИЛО КОЈИ БИЛО КОЈИ БИЛО КОЈИ ЈЕ КОЈИ СЕ ОДНОСИ НА ИНФОРМАЦИЈАМА САВЕТОВАН О МОГУЋНОСТИ ИЛИ СУ ШТЕТЕ ПРЕДВИЂИВЕ. У НАЈВЕЋОЈ МЕРИ ДОЗВОЉЕНОЈ ЗАКОНОМ, УКУПНА ОДГОВОРНОСТ МИЦРОЦХИП-а ПО СВИМ ПОТРАЖИВАЊУ НА БИЛО КОЈИ НАЧИН У ВЕЗИ СА ИНФОРМАЦИЈАМА ИЛИ ЊИХОВОМ КОРИШЋЕЊЕМ НЕЋЕ ПРЕМАШИТИ ИЗНОС НАКНАДА, АКО ИМА, КОЈИ СТЕ МОРАЛИ ДА ПЛАЋАТЕ. Коришћење Мицроцхип уређаја у апликацијама за одржавање живота и/или безбедносне апликације је у потпуности на ризик купца, а купац је сагласан да брани, обештети и држи Мицроцхип безопасним од било које штете, потраживања, тужби или трошкова који проистичу из такве употребе. Никакве лиценце се не преносе, имплицитно или на други начин, под било којим Мицроцхиповим правима интелектуалне својине осим ако није другачије наведено.
| АМЕРИКАС | АЗИЈА/ПАЦИФИК | АЗИЈА/ПАЦИФИК | ЕВРОПА |
| Цорпорате Оффице2355 Вест Цхандлер Блвд. Цхандлер, АЗ 85224-6199 Тел: 480-792-7200 Факс: 480-792-7277 Техничка подршка: ввв.мицроцхип.цом/суппорт Web Адреса: ввв.мицроцхип.цом АтлантаДулутх, ГАТел: 678-957-9614Факс: 678-957-1455Остин, ТексасТел: 512-257-3370Бостон Вестбороугх, МА Тел: 774-760-0087 Фак: 774-760-0088ЧикагоИтасца, ИЛТел: 630-285-0071Факс: 630-285-0075ДалласАддисон, ТКСТел: 972-818-7423Факс: 972-818-2924ДетроитНови, МИТел: 248-848-4000Хјустон, ТексасТел: 281-894-5983Индианаполис Ноблесвилле, ИН Тел: 317-773-8323Фак: 317-773-5453Тел: 317-536-2380Лос Ангелес Миссион Виејо, ЦА Тел: 949-462-9523Фак: 949-462-9608Тел: 951-273-7800Ралеигх, НЦТел: 919-844-7510Њујорк, ЊујоркТел: 631-435-6000Сан Хозе, КалифорнијаТел: 408-735-9110 Тел: 408-436-4270Канада – ТоронтоТел: 905-695-1980 Фак: 905-695-2078 | Аустралија - СиднејТел: 61-2-9868-6733Кина – ПекингТел: 86-10-8569-7000Кина – ЧенгдуТел: 86-28-8665-5511Кина – ЧонгкингТел: 86-23-8980-9588Кина – ДонггуанТел: 86-769-8702-9880Кина – ГуангџоуТел: 86-20-8755-8029Кина – ХангџоуТел: 86-571-8792-8115Кина – САР Хонг КонгТел: 852-2943-5100Кина – НањингТел: 86-25-8473-2460Кина – ЋингдаоТел: 86-532-8502-7355Кина – ШангајТел: 86-21-3326-8000Кина – ШењангТел: 86-24-2334-2829Кина – ШенженТел: 86-755-8864-2200Кина – СуџоуТел: 86-186-6233-1526Кина – ВуханТел: 86-27-5980-5300Кина – СианТел: 86-29-8833-7252Кина – СјаменТел: 86-592-2388138Кина – ЗхухаиТел: 86-756-3210040 | Индија - БангалорТел: 91-80-3090-4444Индија - Њу ДелхиТел: 91-11-4160-8631Индија - ПунаТел: 91-20-4121-0141Јапан – ОсакаТел: 81-6-6152-7160Јапан – ТокиоТел: 81-3-6880-3770Кореја – ДаегуТел: 82-53-744-4301Кореја – СеулТел: 82-2-554-7200Малезија – Куала ЛумпурТел: 60-3-7651-7906Малезија – ПенангТел: 60-4-227-8870Филипини - МанилаТел: 63-2-634-9065СингапурТел: 65-6334-8870Тајван – Хсин ЧуТел: 886-3-577-8366Тајван – КаосјунгТел: 886-7-213-7830Тајван – ТајпејТел: 886-2-2508-8600Тајланд – БангкокТел: 66-2-694-1351Вијетнам – Хо Ши МинТел: 84-28-5448-2100 | Аустрија – ВелсTel: 43-7242-2244-39Fax: 43-7242-2244-393Данска – КопенхагенTel: 45-4485-5910Fax: 45-4485-2829Финска – ЕспоТел: 358-9-4520-820Француска – ПаризTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Немачка – ГарцхингТел: 49-8931-9700Немачка – ХаанТел: 49-2129-3766400Немачка – ХајлбронТел: 49-7131-72400Немачка – КарлсруеТел: 49-721-625370Немачка – МинхенTel: 49-89-627-144-0Fax: 49-89-627-144-44Немачка – РозенхајмТел: 49-8031-354-560Израел – РаананаТел: 972-9-744-7705Италија – МиланоTel: 39-0331-742611Fax: 39-0331-466781Италија – ПадоваТел: 39-049-7625286Холандија – ДруненTel: 31-416-690399Fax: 31-416-690340Норвешка – ТрондхајмТел: 47-72884388Пољска – ВаршаваТел: 48-22-3325737Румунија – БукурештTel: 40-21-407-87-50Шпанија – МадридTel: 34-91-708-08-90Fax: 34-91-708-08-91Шведска – ГетенбергTel: 46-31-704-60-40Шведска – СтокхолмТел: 46-8-5090-4654УК – ВокингемTel: 44-118-921-5800Fax: 44-118-921-5820 |
Документи / Ресурси
 |
Мицроцхип Тецхнологи ЦореЈTAGПроцесори за отклањање грешака [пдф] Упутство за кориснике ЦореЈTAGПроцесори за отклањање грешака, CoreJTAGОтклањање грешака, процесори |
