فناوری ریزتراشه Core JTAG راهنمای کاربر اشکال زدایی پردازنده ها

مقدمه

هسته جیTAG Debug v4.0 اتصال Joint Test Action Group (JTAG) پردازنده های هسته نرم سازگار با JTAG پین های TAP یا ورودی/خروجی عمومی (GPIO) برای اشکال زدایی. این هسته IP اشکال زدایی حداکثر 16 پردازنده هسته نرم را در یک دستگاه تسهیل می کند و همچنین از اشکال زدایی پردازنده ها در چهار دستگاه جداگانه از طریق GPIO پشتیبانی می کند.

ویژگی ها

CoreJTAGDebug دارای ویژگی های کلیدی زیر است:

• دسترسی پارچه به J را فراهم می کندTAG رابط از طریق JTAG ضربه زدن.
• دسترسی پارچه به J را فراهم می کندTAG رابط از طریق پین های GPIO.
• پشتیبانی از کد IR را برای J پیکربندی می کندTAG تونل زنی
• از اتصال چندین دستگاه از طریق J پشتیبانی می کندTAG ضربه زدن.
• از اشکال زدایی چند پردازنده پشتیبانی می کند.
• سیگنال‌های ساعت مجزا و بازنشانی را به منابع مسیریابی کم انحراف ارتقا می‌دهد.
• از تنظیم مجدد هدف فعال-کم و فعال-بالا پشتیبانی می کند.
• پشتیبانی از JTAG رابط مانیتور امنیتی (UJTAG_SEC) برای دستگاه های PolarFire.

نسخه اصلی
این سند برای CoreJ اعمال می شودTAGاشکال زدایی نسخه 4.0

خانواده های حمایت شده

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• ایگلو
• IGLOOe/+

استفاده و عملکرد دستگاه

داده های استفاده و عملکرد در جدول زیر برای خانواده دستگاه های پشتیبانی شده فهرست شده است. داده های ذکر شده در این جدول فقط نشان دهنده است. استفاده کلی از دستگاه و عملکرد هسته به سیستم بستگی دارد.
جدول 1. استفاده و عملکرد دستگاه

خانواده	کاشی های متوالی	ترکیبی	مجموع	استفاده دستگاه	کل %	عملکرد (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
ایگلو	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

توجه: داده های این جدول با استفاده از Verilog RTL با ترکیب معمولی و تنظیمات چیدمان در قسمت های -1 به دست آمد. پارامترهای سطح بالا یا کلیات در تنظیمات پیش فرض باقی مانده است.

توضیحات عملکردی

CoreJTAGاشکال زدایی از UJ استفاده می کندTAG سخت ماکرو برای دسترسی به JTAG رابط از پارچه FPGA. UJTAG ماکرو سخت اتصال به خروجی کنترلر MSS یا ASIC TAP را از پارچه تسهیل می کند. فقط یک نمونه از UJTAG ماکرو در پارچه مجاز است.
شکل 1-1. CoreJTAGدیاگرام بلوک اشکال زدایی

CoreJTAGاشکال زدایی شامل نمونه ای از uj_j استtag کنترل کننده تونل، که یک JTAG کنترل کننده تونل برای تسهیل JTAG تونل زدن بین یک برنامه نویس FlashPro و یک پردازنده نرم افزاری هدف. پردازنده نرم افزاری از طریق J FPGA اختصاصی متصل می شودTAG پین های رابط اسکن IR از JTAG رابط در فابریک FPGA غیرقابل دسترسی است. از این رو، پروتکل تونل برای تسهیل اسکن های IR و DR به هدف اشکال زدایی، که استاندارد صنعتی J را پشتیبانی می کند، مورد نیاز است.TAG رابط. کنترل کننده تونل بسته تونل منتقل شده به عنوان اسکن DR را رمزگشایی می کند و یک اسکن IR یا DR حاصل را بر اساس محتویات بسته تونل و محتویات ثبت IR ارائه شده از طریق UIREG ایجاد می کند. کنترل کننده تونل همچنین بسته تونل را رمزگشایی می کند، زمانی که محتویات رجیستر IR با کد IR آن مطابقت داشته باشد.

شکل 1-2. پروتکل بسته تونلی

یک پارامتر پیکربندی، پیکربندی کد IR مورد استفاده توسط کنترل کننده تونل را فراهم می کند. برای تسهیل اشکال‌زدایی چندین پردازنده نرم‌افزاری در یک طرح واحد، تعداد کنترل‌کننده‌های تونل نمونه‌سازی شده از 1 تا 16 قابل تنظیم هستند و یک J را ارائه می‌کنند.TAG رابط سازگار با هر پردازنده هدف این پردازنده‌های هدف هر کدام از طریق یک کد IR منحصربه‌فرد که در زمان نمونه‌سازی تنظیم شده است، آدرس‌پذیر هستند.

یک بافر CLKINT یا BFR در خط TGT_TCK هر رابط اشکال زدایی پردازنده هدف نمونه سازی می شود.

خط URSTB از UJTAG ماکرو (TRSTB) به یک منبع جهانی در CoreJ ارتقا می یابدTAGاشکال زدایی. یک اینورتر اختیاری در خط TGT_TRST در CoreJ قرار می گیردTAGاشکال زدایی برای اتصال به هدف اشکال زدایی، که پس از آن انتظار می رود به منبع تنظیم مجدد فعال وصل شود. زمانی پیکربندی می شود که فرض شود سیگنال TRSTB ورودی از JTAG TAP کم فعال است. اگر این پیکربندی به یک یا چند هدف اشکال زدایی نیاز داشته باشد، یک منبع مسیریابی جهانی اضافی مصرف خواهد شد.

خط URSTB از UJTAG ماکرو (TRSTB) به یک منبع جهانی در CoreJ ارتقا می یابدTAGاشکال زدایی. یک اینورتر اختیاری در خط TGT_TRST در CoreJ قرار می گیردTAGاشکال زدایی برای اتصال به هدف اشکال زدایی، که پس از آن انتظار می رود به منبع تنظیم مجدد فعال وصل شود. زمانی پیکربندی می شود که فرض شود سیگنال TRSTB ورودی از JTAG TAP کم فعال است. TGT_TRSTN خروجی کم فعال پیش فرض برای هدف اشکال زدایی است. اگر این پیکربندی به یک یا چند هدف اشکال زدایی نیاز داشته باشد، یک منبع مسیریابی جهانی اضافی مصرف خواهد شد.

شکل 1-3. CoreJTAGاشکال زدایی داده های سریال و ساعت

زنجیرزنی دستگاه

به راهنمای کاربر برنامه نویسی FPGA برای برد یا خانواده توسعه خاص مراجعه کنید. هر هیئت توسعه ممکن است در جلدهای متفاوتی کار کندtages، و می‌توانید تأیید کنید که آیا این امکان با پلتفرم‌های توسعه آنها وجود دارد یا خیر. همچنین، اگر از چندین برد توسعه استفاده می کنید، اطمینان حاصل کنید که آنها یک زمینه مشترک دارند.

از طریق هدر FlashPro
برای پشتیبانی از زنجیر کردن چندین دستگاه در پارچه با استفاده از هدر FlashPro، چندین نمونه از uj_jtag مورد نیاز هستند. این نسخه از هسته دسترسی به حداکثر 16 هسته را بدون نیاز به نمونه سازی دستی uj_j فراهم می کند.tag. هر هسته دارای یک کد IR منحصر به فرد (از 0x55 تا 0x64) است که دسترسی به هسته خاص مطابق با کد ID را فراهم می کند.

شکل 1-4. چند پردازنده در یک دستگاه تک دستگاه

برای استفاده از CoreJTAGاشکال زدایی در چندین دستگاه، یکی از دستگاه ها باید استاد شود. این دستگاه حاوی CoreJ استTAGهسته اشکال زدایی سپس هر پردازنده به صورت زیر متصل می شود:
شکل 1-5. چندین پردازنده در دو دستگاه

برای اشکال زدایی یک هسته در یک برد دیگر، JTAG سیگنال های CoreJTAGاشکال زدایی به پین ​​های سطح بالا در SmartDesign ارتقا می یابد. سپس اینها به J متصل می شوندTAG مستقیماً روی پردازنده سیگنال می دهد.
توجه: یک CoreJTAGاشکال زدایی، در طراحی برد دوم، اختیاری است توجه داشته باشید که UJ_JTAG ماکرو و هدر FlashPro در طراحی برد دوم استفاده نشده است.

برای انتخاب یک پردازنده برای اشکال زدایی در SoftConsole، روی تنظیمات اشکال زدایی کلیک کنید و سپس روی تب Debugger کلیک کنید.

دستوری که در تصویر زیر نشان داده شده است اجرا می شود.

شکل 1-6. پیکربندی دیباگر UJ_JTAG_IRCODE

UJ_JTAG_IRCODE بسته به اینکه کدام پردازنده را اشکال زدایی می کنید قابل تغییر است. برای مثالample: اشکال زدایی یک پردازنده در دستگاه 0، UJ_JTAG_IRCODE را می توان روی 0x55 یا 0x56 تنظیم کرد.

از طریق GPIO
برای اشکال زدایی از طریق GPIO، پارامتر UJTAG _BYPASS انتخاب شده است. یک و چهار هسته را می توان از طریق هدرها یا پین های GPIO اشکال زدایی کرد. برای اجرای یک جلسه اشکال زدایی با استفاده از GPIO از SoftConsole نسخه 5.3 یا بالاتر، پیکربندی اشکال زدایی باید به صورت زیر تنظیم شود:
شکل 1-7. پیکربندی دیباگر GPIO

توجه: اگر از طریق GPIO اشکال زدایی می کنید، نمی توانید همزمان پردازنده را از طریق سربرگ FlashPro یا Embedded FlashPro5 روی بردهای توسعه اشکال زدایی کنید. برای مثالample: FlashPro Header یا Embedded FlashPro5 برای تسهیل اشکال زدایی با استفاده از Identify یا SmartDebug در دسترس هستند.
شکل 1-8. اشکال زدایی از طریق پین های GPIO

زنجیر کردن دستگاه از طریق پین های GPIO
برای پشتیبانی از زنجیره‌ای شدن چندین دستگاه از طریق GPIO، UJTAGپارامتر _BYPASS باید انتخاب شود. سپس سیگنال های TCK، TMS و TRSTb را می توان به پورت های سطح بالا ارتقا داد. تمام پردازنده های هدف دارای TCK، TMS و TRSTb هستند. اینها در زیر نشان داده نشده اند.
شکل 1-9. زنجیر کردن دستگاه از طریق پین های GPIO

در یک جTAG زنجیره، TDO یک پردازنده به TDI یک پردازنده دیگر متصل می‌شود و تا زمانی که تمام پردازنده‌ها زنجیره‌ای شوند، به این روش ادامه می‌یابد. TDI اولین پردازنده و TDO آخرین پردازنده به J متصل می شودTAG برنامه نویسی که تمام پردازنده ها را زنجیره می کند. جیTAG سیگنال های پردازنده ها به CoreJ هدایت می شوندTAGاشکال زدایی، جایی که می توان آنها را به زنجیر کرد. اگر زنجیره‌سازی بین چندین دستگاه کامل شد، دستگاه با CoreJTAGاشکال زدایی به دستگاه اصلی تبدیل می شود.

در سناریوی اشکال‌زدایی GPIO، که در آن یک کد IR به هر پردازنده اختصاص داده نمی‌شود، از یک اسکریپت اصلاح شده OpenOCD برای انتخاب دستگاه در حال اشکال‌زدایی استفاده می‌شود. یک اسکریپت OpenOCD برای انتخاب اینکه کدام دستگاه اشکال زدایی می شود، اصلاح می شود. برای طراحی Mi-V، file در محل نصب SoftConsole، در زیر openocd/scripts/board/ microsemi-riscv.cfg یافت می شود. برای سایر پردازنده ها، files در همان مکان openocd یافت می شوند.
توجه:  گزینه‌های پیکربندی اشکال زدایی نیز باید به‌روزرسانی شوند، در صورتی که file تغییر نام می یابد

شکل 1-10. پیکربندی اشکال زدایی

نام کاربری-riscv-gpio-chain.cfg را باز کنید، زیر یک نمونه قبلی استampاز آنچه باید دید:

شکل 1-11. پیکربندی MIV File

تنظیمات زیر برای اشکال زدایی یک دستگاه از طریق GPIO کار می کند. برای اشکال زدایی یک زنجیره، دستورات اضافی باید اضافه شود تا دستگاه هایی که اشکال زدایی نشده اند در حالت بای پس قرار گیرند.

برای دو پردازنده در یک زنجیره، sampدستور le اجرا می شود:

این اجازه می دهد تا با قرار دادن Target Softcore Processor 1 در حالت Bypass، پردازشگر هسته نرم افزاری هدف 0 را اشکال زدایی کنید. برای رفع اشکال پردازشگر نرم افزار Target 0 از دستور زیر استفاده می شود:

توجه:  تنها تفاوت بین این دو پیکربندی این است که منبعی که پیکربندی Microsemi RISCV را فراخوانی می کند. file (microsemi-riscv.cfg) یا هنگام اشکال زدایی پردازنده هسته نرم افزاری هدف 0 اول است، یا در مرحله دوم، هنگام اشکال زدایی پردازنده هسته نرم افزاری هدف 1. برای بیش از دو دستگاه در زنجیره، j اضافیtag newtaps اضافه شده است. برای مثالample، اگر سه پردازنده در یک زنجیره وجود داشته باشد، از دستور زیر استفاده می شود:

شکل 1-12. سابقampسیستم اشکال زدایی

رابط

بخش های زیر اطلاعات مربوط به رابط را مورد بحث قرار می دهد.

پارامترهای پیکربندی

گزینه های پیکربندی برای CoreJTAGاشکال زدایی در جدول زیر توضیح داده شده است. اگر پیکربندی غیر از پیش‌فرض مورد نیاز است، از کادر محاوره‌ای Configuration در SmartDesign برای انتخاب مقادیر مناسب برای گزینه‌های قابل تنظیم استفاده کنید.
جدول 2-1. CoreJTAGگزینه های پیکربندی اشکال زدایی

نام	محدوده معتبر	پیش فرض	توضیحات
NUM_DEBUG_TGTS	1-16	1	تعداد اهداف اشکال زدایی موجود از طریق FlashPro (UJTAG_DEBUG = 0) 1-16 است. تعداد اهداف اشکال زدایی موجود از طریق GPIO (UJTAG_DEBUG = 1) 1-4 است.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG کد IR، یک کد برای هر هدف اشکال زدایی. مقدار مشخص شده باید منحصر به این هدف اشکال زدایی باشد. کنترل کننده تونل مرتبط با این رابط هدف اشکال زدایی فقط TDO را درایو می کند و رابط اشکال زدایی هدف را زمانی که محتویات رجیستر IR با کد IR مطابقت دارد، هدایت می کند.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: خروجی TGT_TRSTN_x به فرمی جهانی از خروجی URSTB فعال-پایین UJ متصل است.TAG macro.1: خروجی TGT_TRST به صورت داخلی به شکل معکوس جهانی از خروجی URSTB فعال-پایین UJ متصل است.TAG کلان. اگر این پارامتر برای هر هدف اشکال زدایی روی 1 تنظیم شود، یک منبع مسیریابی جهانی اضافی مصرف می شود.
UJTAG_میان بر	0-1	0	0: اشکال‌زدایی GPIO غیرفعال است، اشکال‌زدایی از طریق سربرگ FlashPro یا FlashPro5.1 جاسازی شده در دسترس است: اشکال‌زدایی GPIO فعال است، اشکال‌زدایی از طریق پین‌های GPIO انتخاب شده توسط کاربر روی برد در دسترس است.توجه:  هنگامی که اشکال‌زدایی از طریق GPIO انجام می‌شود، دستور اشکال‌زدایی زیر در گزینه‌های اشکال‌زدایی SoftConsole اجرا می‌شود: «—command «set FPGA_TAP N»».
UJTAG_SEC_EN	0-1	0	0: UJTAG اگر UJ ماکرو انتخاب شودTAG_BYPASS = 0. 1: UJTAGاگر UJ ماکرو SEC انتخاب شودTAG_BYPASS= 0.توجه:  این پارامتر فقط برای PolarFire اعمال می شود. یعنی FAMILY = 26.

توضیحات سیگنال
جدول زیر توضیحات سیگنال برای CoreJ را فهرست می کندTAGاشکال زدایی.
جدول 2-2. CoreJTAGاشکال‌زدایی سیگنال‌های ورودی/خروجی

نام	محدوده معتبر	پیش فرض	توضیحات
NUM_DEBUG_TGTS	1-16	1	تعداد اهداف اشکال زدایی موجود از طریق FlashPro (UJTAG_DEBUG = 0) 1-16 است. تعداد اهداف اشکال زدایی موجود از طریق GPIO (UJTAG_DEBUG = 1) 1-4 است.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG کد IR، یک کد برای هر هدف اشکال زدایی. مقدار مشخص شده باید منحصر به این هدف اشکال زدایی باشد. کنترل کننده تونل مرتبط با این رابط هدف اشکال زدایی فقط TDO را درایو می کند و رابط اشکال زدایی هدف را زمانی که محتویات رجیستر IR با کد IR مطابقت دارد، هدایت می کند.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: خروجی TGT_TRSTN_x به فرمی جهانی از خروجی URSTB فعال-پایین UJ متصل است.TAG macro.1: خروجی TGT_TRST به صورت داخلی به شکل معکوس جهانی از خروجی URSTB فعال-پایین UJ متصل است.TAG کلان. اگر این پارامتر برای هر هدف اشکال زدایی روی 1 تنظیم شود، یک منبع مسیریابی جهانی اضافی مصرف می شود.
UJTAG_میان بر	0-1	0	0: اشکال‌زدایی GPIO غیرفعال است، اشکال‌زدایی از طریق سربرگ FlashPro یا FlashPro5.1 جاسازی شده در دسترس است: اشکال‌زدایی GPIO فعال است، اشکال‌زدایی از طریق پین‌های GPIO انتخاب شده توسط کاربر روی برد در دسترس است.توجه:  هنگامی که اشکال‌زدایی از طریق GPIO انجام می‌شود، دستور اشکال‌زدایی زیر در گزینه‌های اشکال‌زدایی SoftConsole اجرا می‌شود: «—command «set FPGA_TAP N»».
UJTAG_SEC_EN	0-1	0	0: UJTAG اگر UJ ماکرو انتخاب شودTAG_BYPASS = 0. 1: UJTAGاگر UJ ماکرو SEC انتخاب شودTAG_BYPASS= 0.توجه:  این پارامتر فقط برای PolarFire اعمال می شود. یعنی FAMILY = 26.

یادداشت ها:

• تمام سیگنال ها در JTAG لیست پورت های TAP در بالا باید به پورت های سطح بالا در SmartDesign ارتقا یابد.
• پورت های SEC فقط زمانی در دسترس هستند که UJ باشندTAG_SEC_EN از طریق CoreJ فعال می شودTAGرابط کاربری گرافیکی پیکربندی اشکال زدایی
• هنگام اتصال ورودی EN_SEC مراقب باشید. اگر EN_SEC به یک درگاه سطح بالا ارتقا یابد (پین ورودی دستگاه)، باید به پیکربندی وضعیت های ورودی/خروجی در طول J دسترسی داشته باشید.TAG بخش برنامه نویسی برنامه طراحی در جریان Libero و اطمینان حاصل کنید که وضعیت I/0 (فقط خروجی) برای پورت EN_SEC روی 1 تنظیم شده است.

ثبت نقشه و توضیحات

هیچ ثبتی برای CoreJ وجود نداردTAGاشکال زدایی.

جریان ابزار

بخش های زیر اطلاعات مربوط به جریان ابزار را مورد بحث قرار می دهد.

مجوز

برای استفاده از این IP Core با Libero SoC نیازی به مجوز نیست.

RTL
کد RTL کامل برای هسته و تست میز ارائه شده است که به هسته اجازه می دهد تا با SmartDesign نمونه سازی شود. شبیه سازی، سنتز و چیدمان را می توان در Libero SoC انجام داد.

SmartDesign
یک سابقampنمونه شد view از CoreJTAGاشکال زدایی در شکل زیر نشان داده شده است. برای اطلاعات بیشتر در مورد استفاده از SmartDesign برای نمونه سازی و تولید هسته ها، به راهنمای استفاده از DirectCore در Libero® SoC مراجعه کنید.
شکل 4-1. SmartDesign CoreJTAGنمونه اشکال زدایی View با استفاده از JTAG سربرگ

شکل 4-2. SmartDesign CoreJTAGاشکال زدایی نمونه با استفاده از پین های GPIO

پیکربندی CoreJTAGاشکال زدایی در SmartDesign

هسته با استفاده از رابط کاربری گرافیکی پیکربندی در SmartDesign پیکربندی شده است. یک سابقample از رابط کاربری گرافیکی در شکل زیر نشان داده شده است.
شکل 4-3. پیکربندی CoreJTAGاشکال زدایی در SmartDesign

برای PolarFire، UJTAG_SEC UJ را انتخاب می کندTAG_SEC ماکرو به جای UJTAG ماکرو زمانی که UJTAG_BYPASS غیرفعال است. برای همه خانواده های دیگر نادیده گرفته شده است.
تعداد اهداف اشکال زدایی تا 16 هدف اشکال زدایی با UJ قابل تنظیم است.TAG_BYPASS غیرفعال و تا 4 هدف اشکال زدایی با UJTAG_BYPASS فعال شد.
UJTAG_BYPASS اشکال زدایی را از طریق UJ انتخاب می کندTAG و هدر FlashPro و اشکال زدایی از طریق پین های GPIO.
کد # IR هدف J استTAG کد IR داده شده به هدف اشکال زدایی. این باید یک مقدار منحصر به فرد در محدوده مشخص شده در آن باشد جدول 2-1.

جریان های شبیه سازی

یک تست کاربر با CoreJ ارائه شده استTAGاشکال زدایی. برای اجرای شبیه سازی:

1. جریان تست کاربر را در SmartDesign انتخاب کنید.
2. روی Save and Generate در پنل Generate کلیک کنید. آزمون کاربر را از Core Configuration GUI انتخاب کنید.

هنگامی که SmartDesign پروژه Libero را تولید می کند، تست کاربر را نصب می کند fileس برای اجرای testbench کاربر:

1. ریشه طراحی را روی CoreJ قرار دهیدTAGاشکال زدایی نمونه در صفحه سلسله مراتب طراحی Libero.
2. در پنجره Libero Design Flow روی Verify Pre-Synthesized Design > Simulate کلیک کنید. با این کار ModelSim شروع می شود و به طور خودکار شبیه سازی را اجرا می کند.

سنتز در لیبرو

برای اجرای Synthesis:

1. روی نماد Synthesize در پنجره Libero SoC Design Flow کلیک کنید تا هسته را ترکیب کنید. همچنین، روی گزینه Synthesize در پنجره Design Flow راست کلیک کرده و Open Interactively را انتخاب کنید. پنجره Synthesis پروژه Synplify® را نمایش می دهد.
2. روی نماد Run کلیک کنید.
   توجه: برای RTG4، یک هشدار کاهش‌یافته گذرا (SET) وجود دارد که می‌توان آن را نادیده گرفت زیرا این IP فقط برای اهداف توسعه استفاده می‌شود و قرار نیست در محیط تشعشع استفاده شود.

مکان و مسیر در لیبرو

پس از اتمام سنتز، روی نماد Place and Route در Libero SoC کلیک کنید تا فرآیند قرار دادن شروع شود.

برنامه نویسی دستگاه

اگر از ویژگی UJAG_SEC استفاده شود و EN_SEC به یک درگاه سطح بالا ارتقا یابد (پین ورودی دستگاه)، باید به پیکربندی وضعیت های ورودی/خروجی در طول J دسترسی داشته باشید.TAG بخش برنامه نویسی برنامه طراحی در جریان Libero و اطمینان حاصل کنید که وضعیت I/0 (فقط خروجی) برای پورت EN_SEC روی 1 تنظیم شده است.

این پیکربندی برای حفظ دسترسی به J ضروری استTAG پورت برای برنامه ریزی مجدد دستگاه، زیرا مقدار تعریف شده Boundary Scan Register (BSR) هر سطح منطقی خارجی در EN_SEC را در طول برنامه ریزی مجدد لغو می کند.

یکپارچه سازی سیستم

بخش های بعدی اطلاعات مربوط به یکپارچه سازی سیستم را مورد بحث قرار می دهند.

طراحی سطح سیستم برای IGLOO2/RTG4

شکل زیر الزامات طراحی برای اجرای J را نشان می دهدTAG اشکال زدایی یک پردازنده نرم افزاری، واقع در فابریک از SoftConsole تا JTAG رابط برای دستگاه های IGLOO2 و RTG4.
شکل 5-1. RTG4/IGLOO2 JTAG طراحی اشکال زدایی

طراحی سطح سیستم برای SmartFusion2

شکل زیر الزامات طراحی برای اجرای J را نشان می دهدTAG اشکال زدایی یک پردازنده نرم افزاری، واقع در پارچه از SoftConsole تا JTAG رابط برای دستگاه های SmartFusion2.
شکل 5-2. SmartFusion2 JTAG طراحی اشکال زدایی

UJTAG_SEC

برای خانواده دستگاه های PolarFire، این نسخه به کاربر اجازه می دهد بین UJ یکی را انتخاب کندTAG و UJTAG_SEC، UJTAGپارامتر _SEC_EN در رابط کاربری گرافیکی برای انتخاب مورد نظر استفاده خواهد شد.

شکل زیر یک نمودار ساده را نشان می دهد که رابط های فیزیکی UJ را نشان می دهدTAG/UJTAG_SEC در PolarFire.

شکل 5-3. PolarFire UJTAG_SEC ماکرو

محدودیت های طراحی

طرح ها با CoreJTAGاشکال‌زدایی به برنامه نیاز دارد که از محدودیت‌ها در جریان طراحی پیروی کند تا امکان استفاده از تحلیل زمان‌بندی در دامنه ساعت TCK فراهم شود.

برای اضافه کردن محدودیت ها:

1. اگر از Enhanced Constraint flow در Libero نسخه 11.7 یا بالاتر استفاده می شود، روی Constraints > Manage Constraints در پنجره DesignFlow دوبار کلیک کنید و روی زبانه Timing کلیک کنید.
2. در تب Timing پنجره Constraint Manager، روی New کلیک کنید تا یک SDC جدید ایجاد شود file، و نام ببرید file. محدودیت‌های طراحی شامل محدودیت‌های منبع ساعت است که می‌توانند در این SDC خالی وارد شوند. file.
3. اگر از Constraint کلاسیک در Libero نسخه 11.7 یا بالاتر استفاده می شود، روی Create Constraints > Timing Constraint در پنجره Design Flow کلیک راست کرده و سپس روی Create New Constraint کلیک کنید. یک SDC جدید ایجاد می کند file. محدودیت های طراحی شامل محدودیت های منبع ساعت است که در این SDC خالی وارد شده است. file.
4. دوره TCK و نیم دوره را محاسبه کنید. هنگامی که اشکال زدایی با FlashPro انجام می شود، TCK روی 6 مگاهرتز تنظیم می شود و زمانی که اشکال زدایی توسط FlashPro30 پشتیبانی می شود، حداکثر فرکانس 5 مگاهرتز تنظیم می شود. پس از اتمام این مرحله، محدودیت های زیر را در SDC وارد کنید file:
   create_clock -name { TCK } \
   • دوره TCK_PERIOD \
   • شکل موج { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] برای مثالampبرای طرحی که از فرکانس TCK 6 مگاهرتز استفاده می کند، محدودیت های زیر اعمال می شود.
     create_clock -name { TCK } \
   • دوره 166.67 \
   • شکل موج { 0 83.33 } \ [ get_ports { TCK } ]
5. تمام محدودیت ها را مرتبط کنید files با سنتز، مکان و مسیر، و تأیید زمان stages در مدیر محدودیت > برگه زمان بندی. این کار با انتخاب چک باکس های مربوط به SDC تکمیل می شود files که در آن محدودیت ها وارد شده است

تاریخچه تجدید نظر

نام بندر	عرض	جهت	توضیحات
JTAG پورت های TAP
TDI	1	ورودی	داده های تست در. ورودی داده سریال از TAP.
TCK	1	ورودی	ساعت تست منبع ساعت برای تمام عناصر متوالی در CoreJTAGاشکال زدایی.
TMS	1	ورودی	حالت تست را انتخاب کنید.
TDO	1	خروجی	داده ها را تست کنید خروجی داده های سریال به TAP.
TRSTB	1	ورودی	بازنشانی تست ورودی بازنشانی پایین فعال از TAP.
JTAG پورت های هدف X
TGT_TDO_x	1	ورودی	داده ها را از هدف اشکال زدایی x به TAP آزمایش کنید. به پورت TDO هدف متصل شوید.
TGT_TCK_x	1	خروجی	آزمایش خروجی ساعت برای رفع اشکال هدف x. TCK در داخل CoreJ به یک شبکه جهانی با شیب کم ارتقا یافته استTAGاشکال زدایی.
TGT_TRST_x	1	خروجی	بازنشانی تست فعال-بالا. فقط زمانی استفاده می شود که TGT_ACTIVE_HIGH_RESET_x =1 باشد
TGT_TRSTN_x	1	خروجی	بازنشانی تست فعال-پایین. فقط زمانی استفاده می شود که TGT_ACTIVE_HIGH_RESET_x =0 باشد
TGT_TMS_x	1	خروجی	حالت تست خروجی را برای رفع اشکال هدف x انتخاب کنید.
TGT_TDI_x	1	خروجی	داده های تست در. ورودی داده سریال از هدف اشکال زدایی x.
UJTAG_BYPASS_TCK_x	1	ورودی	ورودی ساعت را آزمایش کنید تا هدف x را از پین GPIO اشکال‌زدایی کنید.
UJTAG_BYPASS_TMS_x	1	ورودی	حالت تست را برای رفع اشکال هدف x از پین GPIO انتخاب کنید.
UJTAG_BYPASS_TDI_x	1	ورودی	داده‌ها را آزمایش کنید، داده‌های سریال برای اشکال‌زدایی هدف x از پین GPIO.
UJTAG_BYPASS_TRSTB_x	1	ورودی	بازنشانی تست ورودی را برای رفع اشکال هدف x از پین GPIO بازنشانی کنید.
UJTAG_BYPASS_TDO_x	1	خروجی	آزمایش داده ها، داده های سریال از هدف اشکال زدایی x از پین GPIO.
پورت های SEC
EN_SEC	1	ورودی	امنیت را فعال می کند. طراحی کاربر را قادر می سازد تا ورودی TDI و TRSTB خارجی را به TAP لغو کند.احتیاط: هنگام اتصال این پورت دقت ویژه ای داشته باشید. برای جزئیات بیشتر به یادداشت زیر و برنامه نویسی دستگاه مراجعه کنید.
TDI_SEC	1	ورودی	نادیده گرفتن امنیت TDI. وقتی EN_SEC بالا باشد، ورودی TDI خارجی به TAP را لغو می کند.
TRSTB_SEC	1	ورودی	نادیده گرفتن امنیت TRSTB. وقتی SEC_EN HIGH است ورودی TRSTB خارجی به TAP را لغو می کند.
UTRSTB	1	خروجی	بازنشانی مانیتور را تست کنید
UTMS	1	خروجی	حالت تست مانیتور را انتخاب کنید

ریزتراشه Webسایت

Microchip پشتیبانی آنلاین را از طریق ما ارائه می دهد webسایت در www.microchip.com/. این webسایت برای ساخت استفاده می شود files و اطلاعات به راحتی در دسترس مشتریان است. برخی از مطالب موجود عبارتند از:

• پشتیبانی محصول - برگه های داده و خطاها، یادداشت های برنامه و sampبرنامه ها، منابع طراحی، راهنماهای کاربر و اسناد پشتیبانی سخت افزاری، آخرین نسخه های نرم افزاری و نرم افزارهای آرشیو شده
• پشتیبانی فنی عمومی – سوالات متداول (سؤالات متداول)، درخواست‌های پشتیبانی فنی، گروه‌های بحث آنلاین، فهرست اعضای برنامه شریک طراحی ریزتراشه
• تجارت ریزتراشه - راهنمای انتخاب محصول و سفارش، آخرین بیانیه های مطبوعاتی ریزتراشه، فهرست سمینارها و رویدادها، فهرست دفاتر فروش ریزتراشه، توزیع کنندگان و نمایندگان کارخانه

سرویس اطلاع رسانی تغییر محصول

سرویس اطلاع رسانی تغییر محصول Microchip به مشتریان کمک می کند تا در مورد محصولات Microchip در جریان باشند. مشترکین هر زمان که تغییرات، به‌روزرسانی‌ها، بازبینی‌ها یا اشتباهات مربوط به یک خانواده محصول مشخص یا ابزار توسعه مورد علاقه وجود داشته باشد، اعلان ایمیلی دریافت خواهند کرد.

برای ثبت نام به www.microchip.com/pcn و دستورالعمل های ثبت نام پشتیبانی مشتری را دنبال کنید  کاربران محصولات میکروچیپ می توانند از طریق چندین کانال کمک دریافت کنند:

• توزیع کننده یا نماینده
• دفتر فروش محلی
• پشتیبانی فنی مهندس راه حل های جاسازی شده (ESE) مشتریان باید برای پشتیبانی با توزیع کننده، نماینده یا ESE خود تماس بگیرند. دفاتر فروش محلی نیز برای کمک به مشتریان در دسترس هستند. فهرستی از دفاتر فروش و مکان ها در این سند گنجانده شده است.

پشتیبانی فنی از طریق در دسترس است webسایت در: www.microchip.com/support

ویژگی حفاظت از کد دستگاه های ریزتراشه

به جزئیات زیر در مورد ویژگی حفاظت از کد در دستگاه های میکروچیپ توجه کنید:

• محصولات ریزتراشه دارای مشخصات مندرج در برگه داده ریزتراشه خاص خود هستند.
• Microchip معتقد است که خانواده محصولات آن در صورت استفاده به شیوه مورد نظر و در شرایط عادی ایمن هستند.
• روش‌های غیر صادقانه و احتمالاً غیرقانونی در تلاش برای نقض ویژگی‌های محافظت از کد دستگاه‌های میکروچیپ استفاده می‌شود. ما معتقدیم که این روش ها مستلزم استفاده از محصولات ریزتراشه به روشی خارج از مشخصات عملیاتی موجود در برگه های داده ریزتراشه است. تلاش برای نقض این ویژگی‌های حفاظتی کد، به احتمال زیاد، بدون نقض حقوق مالکیت معنوی Microchip قابل انجام نیست.
• Microchip مایل است با هر مشتری که نگران یکپارچگی کد خود است کار کند.
• نه Microchip و نه هیچ سازنده نیمه هادی دیگری نمی توانند امنیت کد آن را تضمین کنند. حفاظت از کد به این معنی نیست که ما تضمین می کنیم محصول "نشکن" است. حفاظت از کد به طور مداوم در حال تغییر است. ما در Microchip متعهد به بهبود مستمر ویژگی های حفاظت از کد محصولات خود هستیم. تلاش برای شکستن ویژگی حفاظت از کد میکروچیپ ممکن است نقض قانون حق چاپ هزاره دیجیتال باشد. اگر چنین اعمالی اجازه دسترسی غیرمجاز به نرم‌افزار یا سایر آثار دارای حق چاپ را می‌دهد، ممکن است طبق آن قانون حق شکایت برای تسکین داشته باشید.

اطلاعیه حقوقی

اطلاعات موجود در این نشریه تنها با هدف طراحی و استفاده از محصولات میکروچیپ ارائه شده است. اطلاعات مربوط به برنامه های دستگاه و موارد مشابه فقط برای راحتی شما ارائه شده است و ممکن است با به روز رسانی ها جایگزین شوند. این مسئولیت شماست که اطمینان حاصل کنید که برنامه شما با مشخصات شما مطابقت دارد.
این اطلاعات توسط میکروچیپ "همانطور که هست" ارائه شده است. میکروچیپ هیچ نمایندگی ایجاد نمی کند
یا هر نوع ضمانت نامه، اعم از صریح یا ضمنی، کتبی یا شفاهی، قانونی
یا در غیر این صورت، مربوط به اطلاعات شامل، اما نه محدود به اطلاعات ضمنی
ضمانت‌های عدم نقض، توانایی بازرگان، و تناسب برای یک هدف خاص یا ضمانت‌های مربوط به وضعیت، کیفیت، یا عملکرد آن. ریزتراشه در هیچ موردی مسئول هیچ گونه ضرر، خسارت، هزینه یا هزینه غیرمستقیم، خاص، تنبیهی، اتفاقی یا تبعی، هزینه یا هزینه ای از هر نوع اطلاعات، اطلاعات و اطلاعات آمریکا، نخواهد بود. IP در مورد احتمال توصیه شده است یا خسارت ها قابل پیش بینی است. به طور کامل مجاز به قانون ، مسئولیت کل میکروچیپ در مورد کلیه مطالبات به هر طریقی مربوط به اطلاعات یا استفاده از آن از میزان هزینه ها تجاوز نمی کند ، در صورت وجود ، که شما مستقیماً به Microchip برای اطلاعات پرداخت کرده اید. استفاده از دستگاه‌های ریزتراشه در پشتیبانی حیاتی و/یا برنامه‌های ایمنی کاملاً در معرض خطر خریدار است و خریدار موافقت می‌کند که از ریزتراشه‌های بی‌ضرر از هرگونه خسارت، ادعاها، دعاوی یا هزینه‌های ناشی از این استفاده دفاع کند، غرامت بدهد و نگه دارد. هیچ مجوزی، به طور ضمنی یا غیر از این، تحت هیچ گونه حقوق مالکیت معنوی ریزتراشه منتقل نمی شود، مگر اینکه خلاف آن ذکر شده باشد.

آمریکا	آسیا/اقیانوسیه	آسیا/اقیانوسیه	اروپا
دفتر شرکتبلوار چندلر غربی 2355 Chandler, AZ 85224-6199 تلفن: 480-792-7200 فکس: 480-792-7277 پشتیبانی فنی: www.microchip.com/support Web آدرس: www.microchip.com آتلانتاDuluth، GATel: 678-957-9614Fax: 678-957-1455آستین، تگزاستلفن: 512-257-3370بوستون Westborough, MA تلفن: 774-760-0087 فکس: 774-760-0088شیکاگوItasca، ILTel: 630-285-0071Fax: 630-285-0075دالاسAddison، TXTel: 972-818-7423Fax: 972-818-2924دیترویتNovi، MITel: 248-848-4000هیوستون، تگزاستلفن: 281-894-5983ایندیاناپولیس Noblesville، IN تلفن: 317-773-8323 فکس: 317-773-5453 تلفن: 317-536-2380لس آنجلس Mission Viejo، CA تلفن: 949-462-9523 فکس: 949-462-9608 تلفن: 951-273-7800رالی، NCتلفن: 919-844-7510نیویورک، نیویورکتلفن: 631-435-6000سن خوزه، کالیفرنیاتلفن: 408-735-9110 تلفن: 408-436-4270کانادا – تورنتوتلفن: 905-695-1980 فکس: 905-695-2078	استرالیا – سیدنیتلفن: 61-2-9868-6733چین – پکنتلفن: 86-10-8569-7000چین – چنگدوتلفن: 86-28-8665-5511چین - چونگ کینگتلفن: 86-23-8980-9588چین – دونگوانتلفن: 86-769-8702-9880چین – گوانگژوتلفن: 86-20-8755-8029چین – هانگژوتلفن: 86-571-8792-8115چین – SAR هنگ کنگتلفن: 852-2943-5100چین – نانجینگتلفن: 86-25-8473-2460چین – چینگدائوتلفن: 86-532-8502-7355چین – شانگهایتلفن: 86-21-3326-8000چین – شن یانگتلفن: 86-24-2334-2829چین – شنژنتلفن: 86-755-8864-2200چین – سوژوتلفن: 86-186-6233-1526چین – ووهانتلفن: 86-27-5980-5300چین - شیانتلفن: 86-29-8833-7252چین – شیامنتلفن: 86-592-2388138چین – ژوهایتلفن: 86-756-3210040	هند – بنگلورتلفن: 91-80-3090-4444هند – دهلی نوتلفن: 91-11-4160-8631هند - پوناتلفن: 91-20-4121-0141ژاپن – اوزاکاتلفن: 81-6-6152-7160ژاپن – توکیوتلفن: 81-3-6880- 3770کره - دایگوتلفن: 82-53-744-4301کره – سئولتلفن: 82-2-554-7200مالزی – کوالالامپورتلفن: 60-3-7651-7906مالزی – پنانگتلفن: 60-4-227-8870فیلیپین – مانیلتلفن: 63-2-634-9065سنگاپورتلفن: 65-6334-8870تایوان – هسین چوتلفن: 886-3-577-8366تایوان – کائوسیونگتلفن: 886-7-213-7830تایوان - تایپهتلفن: 886-2-2508-8600تایلند – بانکوکتلفن: 66-2-694-1351ویتنام – هوشی مینتلفن: 84-28-5448-2100	اتریش – ولزTel: 43-7242-2244-39Fax: 43-7242-2244-393دانمارک – کپنهاگTel: 45-4485-5910Fax: 45-4485-2829فنلاند – اسپوتلفن: 358-9-4520-820فرانسه – پاریسTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79آلمان – گارچینگتلفن: 49-8931-9700آلمان – هانتلفن: 49-2129-3766400آلمان – هایلبرونتلفن: 49-7131-72400آلمان – کارلسروههتلفن: 49-721-625370آلمان – مونیخTel: 49-89-627-144-0Fax: 49-89-627-144-44آلمان – روزنهایمتلفن: 49-8031-354-560اسرائیل – راآناناتلفن: 972-9-744-7705ایتالیا – میلانTel: 39-0331-742611Fax: 39-0331-466781ایتالیا – پادوواتلفن: 39-049-7625286هلند – دروننTel: 31-416-690399Fax: 31-416-690340نروژ – تروندهایمتلفن: 47-72884388لهستان – ورشوتلفن: 48-22-3325737رومانی – بخارستTel: 40-21-407-87-50اسپانیا - مادریدTel: 34-91-708-08-90Fax: 34-91-708-08-91سوئد - گوتنبرگTel: 46-31-704-60-40سوئد – استکهلمتلفن: 46-8-5090-4654انگلستان – ووکینگهامTel: 44-118-921-5800Fax: 44-118-921-5820

اسناد / منابع

فناوری ریزتراشه CoreJTAGپردازشگرهای اشکال زدایی [pdfراهنمای کاربر CoreJTAGپردازشگرهای اشکال زدایی، CoreJTAGاشکال زدایی، پردازنده ها

مراجع

• راهنمای کاربر