માઇક્રોચિપ ટેકનોલોજી કોર જેTAG ડીબગ પ્રોસેસર્સ વપરાશકર્તા માર્ગદર્શિકા
પરિચય
કોર જેTAG ડીબગ v4.0 જોઈન્ટ ટેસ્ટ એક્શન ગ્રુપ (જેTAG) જે માટે સુસંગત સોફ્ટ કોર પ્રોસેસર્સTAG ડીબગીંગ માટે TAP અથવા જનરલ પર્પઝ ઇનપુટ/આઉટપુટ (GPIO) પિન. આ IP કોર એક ઉપકરણની અંદર મહત્તમ 16 સોફ્ટ કોર પ્રોસેસરોના ડિબગીંગની સુવિધા આપે છે, અને GPIO પર ચાર અલગ-અલગ ઉપકરણો પર પ્રોસેસરોના ડિબગીંગ માટે સપોર્ટ પણ પૂરો પાડે છે.
લક્ષણો
કોરજેTAGડીબગમાં નીચેની કી સુવિધાઓ છે:
- જે માટે ફેબ્રિક એક્સેસ પ્રદાન કરે છેTAG જે દ્વારા ઈન્ટરફેસTAG નળ.
- જે માટે ફેબ્રિક એક્સેસ પ્રદાન કરે છેTAG GPIO પિન દ્વારા ઇન્ટરફેસ.
- J માટે IR કોડ સપોર્ટને ગોઠવે છેTAG ટનલીંગ
- J દ્વારા બહુવિધ ઉપકરણોને લિંક કરવાને સપોર્ટ કરે છેTAG નળ.
- મલ્ટિ-પ્રોસેસર ડીબગીંગને સપોર્ટ કરે છે.
- અલગ ઘડિયાળને પ્રોત્સાહન આપે છે અને લો-સ્ક્યુ રૂટીંગ સંસાધનોને રીસેટ કરે છે.
- સક્રિય-નીચા અને સક્રિય-ઉચ્ચ લક્ષ્ય રીસેટિંગ બંનેને સપોર્ટ કરે છે.
- જેનું સમર્થન કરે છેTAG સુરક્ષા મોનિટર ઈન્ટરફેસ (UJTAG_SEC) PolarFire ઉપકરણો માટે.
કોર વર્ઝન
આ દસ્તાવેજ CoreJ ને લાગુ પડે છેTAGડીબગ v4.0
આધારભૂત પરિવારો
- PolarFire®
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- સ્માર્ટફ્યુઝન
- પ્રોએએસઆઈસી3/3ઈ/3એલ
- IGLOO
- IGLOOe/+
ઉપકરણ ઉપયોગ અને પ્રદર્શન
સમર્થિત ઉપકરણ પરિવારો માટે ઉપયોગિતા અને પ્રદર્શન ડેટા નીચેના કોષ્ટકમાં સૂચિબદ્ધ છે. આ કોષ્ટકમાં સૂચિબદ્ધ ડેટા ફક્ત સૂચક છે. મુખ્ય ઉપકરણનો એકંદર ઉપયોગ અને કામગીરી સિસ્ટમ આધારિત છે.
કોષ્ટક 1. ઉપકરણનો ઉપયોગ અને પ્રદર્શન
| કુટુંબ | ટાઇલ્સ ક્રમિક | સંયુક્ત | કુલ | ઉપયોગિતા ઉપકરણ | કુલ % | પ્રદર્શન (MHz) |
| પોલરફાયર | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| સ્માર્ટફ્યુઝન2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| સ્માર્ટફ્યુઝન | 17 | 151 | 4608 | A2F200M3F નો પરિચય | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | AFL125V5 નો પરિચય | 6.15 | 69.34 |
| ProASIC3 | 17 | 157 | 13824 | એક્સ XXXXXX | 1.26 | 50 |
નોંધ: આ કોષ્ટકમાંનો ડેટા -1 ભાગો પર લાક્ષણિક સંશ્લેષણ અને લેઆઉટ સેટિંગ્સ સાથે વેરિલોગ RTL નો ઉપયોગ કરીને પ્રાપ્ત કરવામાં આવ્યો હતો. ટોચના-સ્તરના પરિમાણો અથવા જેનરિકને ડિફોલ્ટ સેટિંગ્સ પર છોડી દેવામાં આવ્યા હતા.
કાર્યાત્મક વર્ણન
કોરજેTAGડીબગ UJ નો ઉપયોગ કરે છેTAG J ને ઍક્સેસ આપવા માટે હાર્ડ મેક્રોTAG FPGA ફેબ્રિકમાંથી ઇન્ટરફેસ. યુજેTAG હાર્ડ મેક્રો ફેબ્રિકમાંથી MSS અથવા ASIC TAP કંટ્રોલરના આઉટપુટ સાથે કનેક્ટ કરવાની સુવિધા આપે છે. માત્ર, UJ નો એક જ દાખલોTAG ફેબ્રિકમાં મેક્રોની મંજૂરી છે.
આકૃતિ 1-1. કોરજેTAGડીબગ બ્લોક ડાયાગ્રામ
કોરજેTAGડીબગમાં uj_j નું ઇન્સ્ટન્ટેશન છેtag ટનલ કંટ્રોલર, જે જેTAG જે.ની સુવિધા માટે ટનલ કંટ્રોલરTAG FlashPro પ્રોગ્રામર અને ટાર્ગેટ સોફ્ટકોર પ્રોસેસર વચ્ચે ટનલિંગ. સોફ્ટકોર પ્રોસેસર સમર્પિત FPGA ના J દ્વારા જોડાયેલ છેTAG ઇન્ટરફેસ પિન. જેમાંથી IR સ્કેનTAG FPGA ફેબ્રિકમાં ઇન્ટરફેસ અગમ્ય છે. આથી, ડીબગ ટાર્ગેટ માટે IR અને DR સ્કેનને સરળ બનાવવા માટે ટનલ પ્રોટોકોલ જરૂરી છે, જે ઉદ્યોગ ધોરણ J ને સપોર્ટ કરે છે.TAG ઈન્ટરફેસ ટનલ કંટ્રોલર DR સ્કેન તરીકે ટ્રાન્સફર કરાયેલ ટનલ પેકેટને ડીકોડ કરે છે અને ટનલ પેકેટની સામગ્રી અને UIREG દ્વારા પ્રદાન કરવામાં આવેલ IR રજિસ્ટરની સામગ્રીના આધારે પરિણામી IR અથવા DR સ્કેન જનરેટ કરે છે. ટનલ કંટ્રોલર ટનલ પેકેટને ડીકોડ પણ કરે છે, જ્યારે IR રજિસ્ટરની સામગ્રી તેના IR કોડ સાથે મેળ ખાય છે.
આકૃતિ 1-2. ટનલ પેકેટ પ્રોટોકોલ
રૂપરેખાંકન પરિમાણ ટનલ નિયંત્રક દ્વારા ઉપયોગમાં લેવાતા IR કોડનું રૂપરેખાંકન પૂરું પાડે છે. એક જ ડિઝાઈનની અંદર બહુવિધ સોફ્ટકોર પ્રોસેસરોના ડિબગીંગને સરળ બનાવવા માટે, ટનલ કંટ્રોલર્સની સંખ્યા 1-16 થી રૂપરેખાંકિત કરી શકાય છે, જે એક J પ્રદાન કરે છે.TAG દરેક લક્ષ્ય પ્રોસેસર માટે સુસંગત ઇન્ટરફેસ. આ ટાર્ગેટ પ્રોસેસરો દરેક એક અનન્ય IR કોડ દ્વારા સંબોધન કરી શકાય તેવા છે.
દરેક લક્ષ્ય પ્રોસેસર ડીબગ ઇન્ટરફેસની TGT_TCK લાઇન પર CLKINT અથવા BFR બફર ઇન્સ્ટન્ટ કરવામાં આવે છે.
UJ થી URSTB લાઇનTAG મેક્રો (TRSTB) ને CoreJ માં વૈશ્વિક સંસાધન તરીકે પ્રમોટ કરવામાં આવે છેTAGડીબગ. CoreJ ની અંદર TGT_TRST લાઇન પર વૈકલ્પિક ઇન્વર્ટર મૂકવામાં આવે છેTAGડીબગ લક્ષ્ય સાથે જોડાણ માટે ડીબગ કરો, જે પછી સક્રિય-ઉચ્ચ રીસેટ સ્ત્રોત સાથે કનેક્ટ થવાની અપેક્ષા છે. જ્યારે એવું માનવામાં આવે છે કે જેમાંથી ઇનકમિંગ TRSTB સિગ્નલ છે ત્યારે તેને ગોઠવવામાં આવે છેTAG TAP ઓછી સક્રિય છે. જો આ ગોઠવણીને એક અથવા વધુ ડીબગ લક્ષ્યોની જરૂર હોય, તો વધારાના વૈશ્વિક રૂટીંગ સંસાધનનો ઉપયોગ કરવામાં આવશે.
UJ થી URSTB લાઇનTAG મેક્રો (TRSTB) ને CoreJ માં વૈશ્વિક સંસાધન તરીકે પ્રમોટ કરવામાં આવે છેTAGડીબગ. CoreJ ની અંદર TGT_TRST લાઇન પર વૈકલ્પિક ઇન્વર્ટર મૂકવામાં આવે છેTAGડીબગ લક્ષ્ય સાથે જોડાણ માટે ડીબગ કરો, જે પછી સક્રિય-ઉચ્ચ રીસેટ સ્ત્રોત સાથે કનેક્ટ થવાની અપેક્ષા છે. જ્યારે એવું માનવામાં આવે છે કે જેમાંથી ઇનકમિંગ TRSTB સિગ્નલ છે ત્યારે તેને ગોઠવવામાં આવે છેTAG TAP ઓછી સક્રિય છે. TGT_TRSTN એ ડીબગ લક્ષ્ય માટે ડિફોલ્ટ સક્રિય નીચું આઉટપુટ છે. જો આ ગોઠવણીને એક અથવા વધુ ડીબગ લક્ષ્યોની જરૂર હોય, તો વધારાના વૈશ્વિક રૂટીંગ સંસાધનનો ઉપયોગ કરવામાં આવશે.
આકૃતિ 1-3. કોરજેTAGડીબગ સીરીયલ ડેટા અને ક્લોકિંગ
ઉપકરણ ચેઇનિંગ
ચોક્કસ વિકાસ બોર્ડ અથવા કુટુંબ માટે FPGA પ્રોગ્રામિંગ વપરાશકર્તા માર્ગદર્શિકાઓનો સંદર્ભ લો. દરેક ડેવલપમેન્ટ બોર્ડ અલગ-અલગ વોલ્યુમ પર કામ કરી શકે છેtages, અને તમે ચકાસવાનું પસંદ કરી શકો છો કે શું તે તેમના વિકાસ પ્લેટફોર્મ સાથે શક્ય છે. ઉપરાંત, જો તમે બહુવિધ વિકાસ બોર્ડનો ઉપયોગ કરી રહ્યાં છો, તો ખાતરી કરો કે, તેઓ એક સામાન્ય જમીન ધરાવે છે.
FlashPro હેડર દ્વારા
FlashPro હેડરનો ઉપયોગ કરીને ફેબ્રિકમાં બહુવિધ ઉપકરણોની સાંકળને સમર્થન આપવા માટે, uj_j ના બહુવિધ ઉદાહરણોtag જરૂરી છે. કોરનું આ સંસ્કરણ uj_j ને મેન્યુઅલી ઇન્સ્ટન્ટિએટ કરવાની જરૂર વગર મહત્તમ 16 કોરોની ઍક્સેસ પ્રદાન કરે છે.tag. દરેક કોરમાં અનન્ય IR કોડ (0x55 થી 0x64 સુધી) હોય છે જે ID કોડ સાથે મેળ ખાતા ચોક્કસ કોરને ઍક્સેસ પ્રદાન કરશે.
આકૃતિ 1-4. સિંગલ ડિવાઇસમાં બહુવિધ પ્રોસેસર્સ સિંગલ ડિવાઇસ
CoreJ નો ઉપયોગ કરવા માટેTAGબહુવિધ ઉપકરણોમાં ડીબગ કરો, ઉપકરણોમાંથી એકને માસ્ટર બનવાની જરૂર છે. આ ઉપકરણમાં CoreJ છેTAGડીબગ કોર. દરેક પ્રોસેસર પછી નીચે પ્રમાણે જોડાયેલ છે:
આકૃતિ 1-5. બે ઉપકરણો પર બહુવિધ પ્રોસેસર્સ
બીજા બોર્ડ પર કોરને ડીબગ કરવા માટે, જેTAG કોરજે તરફથી સંકેતોTAGસ્માર્ટડિઝાઇનમાં ડીબગને ટોપ-લેવલ પિન પર પ્રમોટ કરવામાં આવે છે. આ પછી J સાથે જોડાયેલ છેTAG સિગ્નલ સીધા પ્રોસેસર પર.
નોંધ: એક કોરજેTAGડીબગ, બીજા બોર્ડ ડિઝાઇનમાં, વૈકલ્પિક છે નોંધ કરો કે UJ_JTAG મેક્રો અને FlashPro હેડર બીજા બોર્ડ ડિઝાઇનમાં વપરાયેલ નથી.
SoftConsole માં ડીબગીંગ માટે પ્રોસેસર પસંદ કરવા માટે, ડીબગ રૂપરેખાંકનો પર ક્લિક કરો અને પછી ડીબગર ટેબ પર ક્લિક કરો.
આદેશ, નીચેની છબીમાં બતાવેલ છે, ચલાવવામાં આવે છે.
આકૃતિ 1-6. ડીબગર રૂપરેખાંકન UJ_JTAG_IRCODE
યુજે_જેTAGતમે કયા પ્રોસેસરને ડીબગ કરી રહ્યા છો તેના આધારે _IRCODE બદલી શકાય છે. માજી માટેample: ઉપકરણ 0 માં પ્રોસેસરને ડીબગ કરવા માટે, UJ_JTAG_IRCODE ને 0x55 અથવા 0x56 પર સેટ કરી શકાય છે.
GPIO દ્વારા
GPIO પર ડીબગ કરવા માટે, પેરામીટર UJTAG _BYPASS પસંદ કરેલ છે. એક અને ચાર કોરોને GPIO હેડરો અથવા પિન પર ડીબગ કરી શકાય છે. SoftConsole v5.3 અથવા ઉચ્ચના GPIO નો ઉપયોગ કરીને ડીબગ સત્ર ચલાવવા માટે, ડીબગ રૂપરેખાંકન નીચે પ્રમાણે સેટ કરવું આવશ્યક છે:
આકૃતિ 1-7. ડીબગર રૂપરેખાંકન GPIO
નોંધ: જો તમે GPIO પર ડિબગ કરી રહ્યાં છો, તો તમે વિકાસ બોર્ડ પર, FlashPro હેડર અથવા એમ્બેડેડ FlashPro5 દ્વારા પ્રોસેસરને એકસાથે ડીબગ કરી શકતા નથી. માજી માટેample: FlashPro હેડર અથવા એમ્બેડેડ FlashPro5 આઇડેન્ટિફાઇ અથવા સ્માર્ટડિબગનો ઉપયોગ કરીને ડીબગની સુવિધા માટે ઉપલબ્ધ છે.
આકૃતિ 1-8. GPIO પિન પર ડિબગીંગ
GPIO પિન દ્વારા ઉપકરણ ચેઇનિંગ
GPIO દ્વારા બહુવિધ ઉપકરણોની સાંકળને ટેકો આપવા માટે, UJTAG_BYPASS પરિમાણ પસંદ કરવાની જરૂર છે. પછી TCK, TMS અને TRSTb સિગ્નલોને ઉચ્ચ-સ્તરના પોર્ટ પર પ્રમોટ કરી શકાય છે. બધા લક્ષ્ય પ્રોસેસરો પાસે TCK, TMS અને TRSTb છે. આ નીચે બતાવેલ નથી.
આકૃતિ 1-9. GPIO પિન દ્વારા ઉપકરણ ચેઇનિંગ
મૂળભૂત જેTAG સાંકળ, પ્રોસેસરનો TDO બીજા પ્રોસેસરના TDI સાથે જોડાય છે, અને આ રીતે બધા પ્રોસેસરો સાંકળો ન થાય ત્યાં સુધી તે ચાલુ રહે છે. પ્રથમ પ્રોસેસરનો TDI અને છેલ્લા પ્રોસેસરનો TDO J સાથે જોડાય છેTAG પ્રોગ્રામર બધા પ્રોસેસરોને સાંકળે છે. જેTAG પ્રોસેસર્સમાંથી સિગ્નલો કોરજે તરફ રૂટ કરવામાં આવે છેTAGડીબગ કરો, જ્યાં તેઓ સાંકળથી બાંધી શકાય. જો બહુવિધ ઉપકરણોમાં ચેઈનિંગ પૂર્ણ થાય, તો CoreJ સાથેનું ઉપકરણTAGડીબગ મુખ્ય ઉપકરણ બને છે.
GPIO ડિબગ દૃશ્યમાં, જ્યાં દરેક પ્રોસેસર માટે IR કોડ ફાળવવામાં આવ્યો નથી, એક સંશોધિત OpenOCD સ્ક્રિપ્ટનો ઉપયોગ પસંદ કરવા માટે થાય છે, જે ઉપકરણ ડિબગ થઈ રહ્યું છે. એક OpenOCD સ્ક્રિપ્ટ પસંદ કરવા માટે સંશોધિત કરવામાં આવી છે, જે ઉપકરણ ડીબગ થયેલ છે. Mi-V ડિઝાઇન માટે, આ file Openocd/scripts/board/ microsemi-riscv.cfg હેઠળ, SoftConsole ઇન્સ્ટોલ સ્થાનમાં જોવા મળે છે. અન્ય પ્રોસેસરો માટે, આ files એ જ openocd સ્થાન પર જોવા મળે છે.
નોંધ: ડીબગ રૂપરેખાંકન વિકલ્પોને પણ અપડેટ કરવાની જરૂર છે, જો file નામ બદલવામાં આવે છે
આકૃતિ 1-10. ડીબગ રૂપરેખાંકન
વપરાશકર્તા નામ-riscv-gpio-chain.cfg ખોલો, નીચે આપેલ એક ભૂતપૂર્વ છેampશું જોવું જોઈએ:
આકૃતિ 1-11. MIV રૂપરેખાંકન File
નીચેની સેટિંગ્સ GPIO પર એક ઉપકરણ ડિબગીંગ માટે કામ કરે છે. સાંકળને ડિબગ કરવા માટે, વધારાના આદેશો ઉમેરવાની જરૂર છે, જેથી ડિબગ ન કરાયેલા ઉપકરણો બાયપાસ મોડમાં મૂકવામાં આવે.
સાંકળમાં બે પ્રોસેસરો માટે, નીચેના એસample આદેશ ચલાવવામાં આવે છે:
આ બાયપાસ મોડમાં ટાર્ગેટ સોફ્ટકોર પ્રોસેસર 1 મૂકીને ટાર્ગેટ સોફ્ટકોર પ્રોસેસર 0 ને ડિબગ કરવાની મંજૂરી આપે છે. ટાર્ગેટ સોફ્ટકોર પ્રોસેસર 0 ડીબગ કરવા માટે, નીચેના આદેશનો ઉપયોગ થાય છે:
નોંધ: આ બે રૂપરેખાંકનો વચ્ચે માત્ર એટલો જ તફાવત છે કે સ્ત્રોત, જે માઇક્રોસેમી RISCV રૂપરેખાંકનને કૉલ કરે છે. file (microsemi-riscv.cfg) કાં તો પ્રથમ આવે છે, જ્યારે ટાર્ગેટ સોફ્ટકોર પ્રોસેસર 0 ડીબગ કરતી વખતે, અથવા બીજું, જ્યારે ટાર્ગેટ સોફ્ટકોર પ્રોસેસર 1 ડીબગ કરવામાં આવે છે. સાંકળમાં બે કરતાં વધુ ઉપકરણો માટે, વધારાના jtag newtaps ઉમેરવામાં આવે છે. માજી માટેample, જો સાંકળમાં ત્રણ પ્રોસેસર હોય, તો નીચેના આદેશનો ઉપયોગ થાય છે:
આકૃતિ 1-12. ઉદાampડીબગ સિસ્ટમ
ઈન્ટરફેસ
નીચેના વિભાગો ઇન્ટરફેસ સંબંધિત માહિતીની ચર્ચા કરે છે.
રૂપરેખાંકન પરિમાણો
CoreJ માટે રૂપરેખાંકન વિકલ્પોTAGડીબગ નીચેના કોષ્ટકમાં વર્ણવેલ છે. જો ડિફોલ્ટ સિવાયનું રૂપરેખાંકન જરૂરી હોય, તો રૂપરેખાંકન વિકલ્પો માટે યોગ્ય મૂલ્યો પસંદ કરવા માટે SmartDesign માં રૂપરેખાંકન સંવાદ બોક્સનો ઉપયોગ કરો.
કોષ્ટક 2-1. કોરજેTAGડીબગ રૂપરેખાંકન વિકલ્પો
| નામ | માન્ય શ્રેણી | ડિફૉલ્ટ | વર્ણન |
| NUM_DEBUG_TGTS | 1-16 | 1 | FlashPro દ્વારા ઉપલબ્ધ ડીબગ લક્ષ્યોની સંખ્યા (UJTAG_DEBUG = 0) 1-16 છે. GPIO દ્વારા ઉપલબ્ધ ડીબગ લક્ષ્યોની સંખ્યા (UJTAG_DEBUG = 1) 1-4 છે. |
| IR_CODE_TGT_x | ૬૪૦X૪૦૦-૮X૪ | 0X55 | JTAG IR કોડ, ડીબગ લક્ષ્ય દીઠ એક. ઉલ્લેખિત મૂલ્ય આ ડીબગ લક્ષ્ય માટે અનન્ય હોવું જોઈએ. આ ડીબગ ટાર્ગેટ ઈન્ટરફેસ સાથે સંકળાયેલ ટનલ કંટ્રોલર માત્ર TDO ચલાવે છે અને જ્યારે IR રજીસ્ટરની સામગ્રીઓ આ IR કોડ સાથે મેળ ખાય છે ત્યારે ટાર્ગેટ ડીબગ ઈન્ટરફેસ ચલાવે છે. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x આઉટપુટ UJ ના સક્રિય-નીચા URSTB આઉટપુટના વૈશ્વિક સ્વરૂપ સાથે જોડાયેલ છેTAG macro.1: TGT_TRST આઉટપુટ UJ ના સક્રિય-નીચા URSTB આઉટપુટના વૈશ્વિક ઉલટા સ્વરૂપ સાથે આંતરિક રીતે જોડાયેલ છે.TAG મેક્રો જો આ પરિમાણ કોઈપણ ડીબગ લક્ષ્ય માટે 1 પર સેટ કરેલ હોય તો વધારાના વૈશ્વિક રૂટીંગ સંસાધનનો ઉપયોગ થાય છે. |
| UJTAG_બાયપાસ | 0-1 | 0 | 0: GPIO ડીબગ અક્ષમ છે, ડીબગ FlashPro હેડર અથવા એમ્બેડેડ FlashPro5.1 દ્વારા ઉપલબ્ધ છે: GPIO ડીબગ સક્ષમ છે, ડીબગ બોર્ડ પર વપરાશકર્તા દ્વારા પસંદ કરેલ GPIO પિન દ્વારા ઉપલબ્ધ છે.નોંધ: જ્યારે ડીબગીંગ GPIO દ્વારા કરવામાં આવે છે, ત્યારે નીચેનો ડીબગ આદેશ SoftConsole ડીબગ વિકલ્પોમાં ચલાવવામાં આવે છે: “—command “set FPGA_TAP N”“. |
| UJTAG_સેક_એન | 0-1 | 0 | 0: યુજેTAG મેક્રો પસંદ થયેલ છે જો UJTAG_બાયપાસ = 0. 1: યુજેTAG_SEC મેક્રો પસંદ કરેલ છે જો UJTAG_બાયપાસ = 0.નોંધ: આ પરિમાણ માત્ર PolarFire પર લાગુ થાય છે. એટલે કે, FAMILY = 26. |
સિગ્નલ વર્ણનો
નીચેનું કોષ્ટક CoreJ માટે સિગ્નલ વર્ણનોની યાદી આપે છેTAGડીબગ.
કોષ્ટક 2-2. કોરજેTAGડીબગ I/O સિગ્નલો
| નામ | માન્ય શ્રેણી | ડિફૉલ્ટ | વર્ણન |
| NUM_DEBUG_TGTS | 1-16 | 1 | FlashPro દ્વારા ઉપલબ્ધ ડીબગ લક્ષ્યોની સંખ્યા (UJTAG_DEBUG = 0) 1-16 છે. GPIO દ્વારા ઉપલબ્ધ ડીબગ લક્ષ્યોની સંખ્યા (UJTAG_DEBUG = 1) 1-4 છે. |
| IR_CODE_TGT_x | ૬૪૦X૪૦૦-૮X૪ | 0X55 | JTAG IR કોડ, ડીબગ લક્ષ્ય દીઠ એક. ઉલ્લેખિત મૂલ્ય આ ડીબગ લક્ષ્ય માટે અનન્ય હોવું જોઈએ. આ ડીબગ ટાર્ગેટ ઈન્ટરફેસ સાથે સંકળાયેલ ટનલ કંટ્રોલર માત્ર TDO ચલાવે છે અને જ્યારે IR રજીસ્ટરની સામગ્રીઓ આ IR કોડ સાથે મેળ ખાય છે ત્યારે ટાર્ગેટ ડીબગ ઈન્ટરફેસ ચલાવે છે. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x આઉટપુટ UJ ના સક્રિય-નીચા URSTB આઉટપુટના વૈશ્વિક સ્વરૂપ સાથે જોડાયેલ છેTAG macro.1: TGT_TRST આઉટપુટ UJ ના સક્રિય-નીચા URSTB આઉટપુટના વૈશ્વિક ઉલટા સ્વરૂપ સાથે આંતરિક રીતે જોડાયેલ છે.TAG મેક્રો જો આ પરિમાણ કોઈપણ ડીબગ લક્ષ્ય માટે 1 પર સેટ કરેલ હોય તો વધારાના વૈશ્વિક રૂટીંગ સંસાધનનો ઉપયોગ થાય છે. |
| UJTAG_બાયપાસ | 0-1 | 0 | 0: GPIO ડીબગ અક્ષમ છે, ડીબગ FlashPro હેડર અથવા એમ્બેડેડ FlashPro5.1 દ્વારા ઉપલબ્ધ છે: GPIO ડીબગ સક્ષમ છે, ડીબગ બોર્ડ પર વપરાશકર્તા દ્વારા પસંદ કરેલ GPIO પિન દ્વારા ઉપલબ્ધ છે.નોંધ: જ્યારે ડીબગીંગ GPIO દ્વારા કરવામાં આવે છે, ત્યારે નીચેનો ડીબગ આદેશ SoftConsole ડીબગ વિકલ્પોમાં ચલાવવામાં આવે છે: “—command “set FPGA_TAP N”“. |
| UJTAG_સેક_એન | 0-1 | 0 | 0: યુજેTAG મેક્રો પસંદ થયેલ છે જો UJTAG_બાયપાસ = 0. 1: યુજેTAG_SEC મેક્રો પસંદ કરેલ છે જો UJTAG_બાયપાસ = 0.નોંધ: આ પરિમાણ માત્ર PolarFire પર લાગુ થાય છે. એટલે કે, FAMILY = 26. |
નોંધો:
- J માં બધા સિગ્નલોTAG ઉપરોક્ત TAP પોર્ટ્સની સૂચિ સ્માર્ટડિઝાઇનમાં ટોચના સ્તરના પોર્ટ્સ પર પ્રમોટ થવી આવશ્યક છે.
- SEC પોર્ટ્સ ત્યારે જ ઉપલબ્ધ છે જ્યારે UJTAG_SEC_EN CoreJ દ્વારા સક્ષમ કરેલ છેTAGડીબગનું રૂપરેખાંકન GUI.
- EN_SEC ઇનપુટને કનેક્ટ કરતી વખતે ખાસ કાળજી લો. જો EN_SEC ને ઉચ્ચ-સ્તરના પોર્ટ (ઉપકરણ ઇનપુટ પિન) પર પ્રમોટ કરવામાં આવે છે, તો તમારે J દરમિયાન I/O સ્ટેટ્સને ગોઠવવું આવશ્યક છે.TAG લિબેરો પ્રવાહમાં પ્રોગ્રામ ડિઝાઇનનો પ્રોગ્રામિંગ વિભાગ અને ખાતરી કરો કે EN_SEC પોર્ટ માટે I/0 સ્ટેટ (ફક્ત આઉટપુટ) 1 પર સેટ છે.
નકશો અને વર્ણનોની નોંધણી કરો
CoreJ માટે કોઈ રજિસ્ટર નથીTAGડીબગ.
ટૂલ ફ્લો
નીચેના વિભાગો સાધન પ્રવાહ સંબંધિત માહિતીની ચર્ચા કરે છે.
લાઇસન્સ
Libero SoC સાથે આ IP કોરનો ઉપયોગ કરવા માટે લાયસન્સની જરૂર નથી.
આરટીએલ
કોર અને ટેસ્ટબેન્ચ માટે સંપૂર્ણ RTL કોડ પ્રદાન કરવામાં આવ્યો છે, જે કોરને સ્માર્ટડિઝાઇન સાથે ઇન્સ્ટન્ટિએટ કરવાની મંજૂરી આપે છે. સિમ્યુલેશન, સિન્થેસિસ અને લેઆઉટ Libero SoC માં કરી શકાય છે.
સ્માર્ટડિઝાઇન
ભૂતપૂર્વampલે ઇન્સ્ટન્ટિયેટેડ view કોરજેTAGડીબગ નીચેની આકૃતિમાં બતાવવામાં આવ્યું છે. કોરોને ત્વરિત કરવા અને જનરેટ કરવા માટે SmartDesign નો ઉપયોગ કરવા વિશે વધુ માહિતી માટે, Libero® SoC વપરાશકર્તા માર્ગદર્શિકામાં ડાયરેક્ટકોરનો ઉપયોગ કરવાનો સંદર્ભ લો.
આકૃતિ 4-1. સ્માર્ટડિઝાઇન કોરજેTAGડીબગ ઇન્સ્ટન્સ View જે નો ઉપયોગ કરીનેTAG હેડર
આકૃતિ 4-2. સ્માર્ટડિઝાઇન કોરજેTAGGPIO પિનનો ઉપયોગ કરીને ડીબગ ઇન્સ્ટન્સ
કોરજે રૂપરેખાંકિત કરી રહ્યું છેTAGસ્માર્ટડિઝાઇનમાં ડીબગ કરો
કોર SmartDesign માં રૂપરેખાંકન GUI નો ઉપયોગ કરીને ગોઠવેલ છે. એક માજીampGUI નું le નીચેની આકૃતિમાં બતાવવામાં આવ્યું છે.
આકૃતિ 4-3. કોરજે ગોઠવી રહ્યું છેTAGસ્માર્ટડિઝાઇનમાં ડીબગ કરો
પોલરફાયર માટે, યુ.જેTAG_SEC UJ પસંદ કરે છેTAGUJ ને બદલે _SEC મેક્રોTAG મેક્રો જ્યારે UJTAG_BYPASS અક્ષમ છે. તે અન્ય તમામ પરિવારો માટે અવગણવામાં આવે છે.
ડીબગ લક્ષ્યાંકોની સંખ્યા UJ સાથે 16 ડીબગ લક્ષ્યો સુધી ગોઠવી શકાય તેવી છેTAG_BYPASS અક્ષમ અને 4 ડીબગ લક્ષ્યો સુધી, UJ સાથેTAG_BYPASS સક્ષમ.
UJTAG_BYPASS UJ દ્વારા ડિબગીંગ પસંદ કરે છેTAG અને FlashPro હેડર, અને GPIO પિન દ્વારા ડીબગીંગ.
લક્ષ્ય # IR કોડ જે છેTAG ડીબગ લક્ષ્યને આપવામાં આવેલ IR કોડ. આમાં ઉલ્લેખિત શ્રેણીની અંદર એક અનન્ય મૂલ્ય હોવું આવશ્યક છે કોષ્ટક 2-1.
સિમ્યુલેશન ફ્લો
કોરજે સાથે યુઝર ટેસ્ટબેન્ચ આપવામાં આવે છેTAGડીબગ. સિમ્યુલેશન ચલાવવા માટે:
- SmartDesign માં યુઝર ટેસ્ટબેન્ચ ફ્લો પસંદ કરો.
- જનરેટ પેનમાં સેવ અને જનરેટ પર ક્લિક કરો. કોર રૂપરેખાંકન GUI માંથી વપરાશકર્તા ટેસ્ટબેન્ચ પસંદ કરો.
જ્યારે SmartDesign Libero પ્રોજેક્ટ જનરેટ કરે છે, ત્યારે તે યુઝર ટેસ્ટબેન્ચ ઇન્સ્ટોલ કરે છે files વપરાશકર્તા ટેસ્ટબેન્ચ ચલાવવા માટે:
- ડિઝાઇન રુટને કોરજે પર સેટ કરોTAGLibero ડિઝાઇન હાયરાર્કી ફલકમાં ડીબગ ઇન્સ્ટન્ટેશન.
- Libero ડિઝાઇન ફ્લો વિન્ડોમાં પ્રી-સિન્થેસાઇઝ્ડ ડિઝાઇનની ચકાસણી > સિમ્યુલેટ પર ક્લિક કરો. આ મોડલસિમ શરૂ કરે છે અને આપમેળે સિમ્યુલેશન ચલાવે છે.
લિબેરોમાં સંશ્લેષણ
સિન્થેસિસ ચલાવવા માટે:
- કોરને સંશ્લેષણ કરવા માટે Libero SoC ડિઝાઇન ફ્લો વિન્ડોમાં સિન્થેસાઇઝ આઇકોન પર ક્લિક કરો. વૈકલ્પિક રીતે, ડિઝાઇન ફ્લો વિન્ડોમાં સિન્થેસાઇઝ વિકલ્પ પર જમણું-ક્લિક કરો અને ઇન્ટરેક્ટિવલી ખોલો પસંદ કરો. સિન્થેસિસ વિન્ડો Synplify® પ્રોજેક્ટ દર્શાવે છે.
- રન આયકન પર ક્લિક કરો.
નોંધ: RTG4 માટે, ઘટના ક્ષણિક (SET) હળવી ચેતવણી છે, જેને અવગણી શકાય છે કારણ કે આ IP નો ઉપયોગ માત્ર વિકાસ હેતુઓ માટે થાય છે અને તેનો ઉપયોગ રેડિયેશન વાતાવરણમાં થવાનો નથી.
Libero માં સ્થળ અને માર્ગ
એકવાર સિન્થેસિસ પૂર્ણ થઈ જાય, પછી પ્લેસમેન્ટ પ્રક્રિયા શરૂ કરવા માટે Libero SoC માં પ્લેસ અને રૂટ આઇકોન પર ક્લિક કરો.
ઉપકરણ પ્રોગ્રામિંગ
જો UJAG_SEC સુવિધાનો ઉપયોગ કરવામાં આવે છે અને EN_SEC ને ટોચના સ્તરના પોર્ટ (ઉપકરણ ઇનપુટ પિન) પર પ્રમોટ કરવામાં આવે છે, તો તમારે J દરમિયાન I/O સ્ટેટ્સને ગોઠવવું આવશ્યક છે.TAG લિબેરો પ્રવાહમાં પ્રોગ્રામ ડિઝાઇનનો પ્રોગ્રામિંગ વિભાગ અને ખાતરી કરો કે EN_SEC પોર્ટ માટે I/0 સ્ટેટ (ફક્ત આઉટપુટ) 1 પર સેટ છે.
J ની ઍક્સેસ જાળવવા માટે આ રૂપરેખાંકન જરૂરી છેTAG ઉપકરણ રિપ્રોગ્રામિંગ માટે પોર્ટ, કારણ કે નિર્ધારિત બાઉન્ડ્રી સ્કેન રજિસ્ટર (BSR) મૂલ્ય પુનઃપ્રોગ્રામિંગ દરમિયાન EN_SEC પર કોઈપણ બાહ્ય તર્ક સ્તરને ઓવરરાઇડ કરે છે.
સિસ્ટમ એકીકરણ
નીચેના વિભાગો સિસ્ટમ એકીકરણ સંબંધિત માહિતીની ચર્ચા કરે છે.
IGLOO2/RTG4 માટે સિસ્ટમ લેવલ ડિઝાઇન
નીચેનો આંકડો J કરવા માટે ડિઝાઇન જરૂરિયાતો દર્શાવે છેTAG સોફ્ટકોર પ્રોસેસરનું ડીબગીંગ, જે SoftConsole થી J સુધી ફેબ્રિકમાં સ્થિત છેTAG IGLOO2 અને RTG4 ઉપકરણો માટે ઇન્ટરફેસ.
આકૃતિ 5-1. RTG4/IGLOO2 જેTAG ડીબગ ડિઝાઇન
SmartFusion2 માટે સિસ્ટમ લેવલ ડિઝાઇન
નીચેનો આંકડો J કરવા માટે ડિઝાઇન જરૂરિયાતો દર્શાવે છેTAG સોફ્ટકોર પ્રોસેસરનું ડીબગીંગ, જે SoftConsole થી J સુધી ફેબ્રિકમાં સ્થિત છેTAG SmartFusion2 ઉપકરણો માટે ઈન્ટરફેસ.
આકૃતિ 5-2. સ્માર્ટફ્યુઝન2 જેTAG ડીબગ ડિઝાઇન
UJTAG_સેકંડ
ઉપકરણોના PolarFire કુટુંબ માટે, આ પ્રકાશન વપરાશકર્તાને UJ વચ્ચે પસંદગી કરવાની મંજૂરી આપે છેTAG અને યુજેTAG_SEC, યુજેTAGGUI માં _SEC_EN પરિમાણનો ઉપયોગ ઇચ્છિત છે તે પસંદ કરવા માટે કરવામાં આવશે.
નીચેની આકૃતિ એક સરળ રેખાકૃતિ દર્શાવે છે જે UJ ના ભૌતિક ઇન્ટરફેસને રજૂ કરે છેTAG/યુજેTAGપોલરફાયરમાં _SEC.
આકૃતિ 5-3. પોલરફાયર યુજેTAG_SEC મેક્રો
ડિઝાઇન મર્યાદાઓ
કોરજે સાથેની ડિઝાઇનTAGડીબગ માટે એપ્લિકેશનને ટીસીકે ઘડિયાળ ડોમેન પર સમય વિશ્લેષણનો ઉપયોગ કરવાની મંજૂરી આપવા માટે, ડિઝાઇન પ્રવાહમાં અવરોધોને અનુસરવાની જરૂર છે.
અવરોધો ઉમેરવા માટે:
- જો Libero v11.7 અથવા ઉચ્ચમાં ઉન્નત અવરોધ પ્રવાહનો ઉપયોગ કરવામાં આવે છે, તો ડિઝાઇનફ્લો વિન્ડોમાં નિયંત્રણો > મેનેજ અવરોધોને ડબલ-ક્લિક કરો અને સમય ટૅબ પર ક્લિક કરો.
- કન્સ્ટ્રેંટ મેનેજર વિન્ડોની ટાઇમિંગ ટેબમાં, નવું SDC બનાવવા માટે નવું પર ક્લિક કરો file, અને નામ આપો file. ડિઝાઇનની મર્યાદાઓમાં ઘડિયાળના સ્ત્રોતની મર્યાદાઓનો સમાવેશ થાય છે જે આ ખાલી SDCમાં દાખલ કરી શકાય છે file.
- જો Libero v11.7 અથવા ઉચ્ચમાં ક્લાસિક કન્સ્ટ્રેંટ ફ્લો વપરાય છે, તો ડિઝાઇન ફ્લો વિન્ડોમાં, Create Constraints > Time Constraint પર જમણું-ક્લિક કરો અને પછી Create New Constraint પર ક્લિક કરો. તે એક નવી SDC બનાવે છે file. ડિઝાઇનની મર્યાદાઓમાં ઘડિયાળના સ્ત્રોતની મર્યાદાઓનો સમાવેશ થાય છે, જે આ ખાલી SDCમાં દાખલ કરવામાં આવે છે. file.
- TCK સમયગાળા અને અડધા સમયગાળાની ગણતરી કરો. જ્યારે FlashPro સાથે ડીબગીંગ કરવામાં આવે ત્યારે TCK 6 MHz પર સેટ કરવામાં આવે છે અને FlashPro30 દ્વારા ડીબગીંગને સપોર્ટ કરવામાં આવે ત્યારે મહત્તમ 5 MHz ની આવર્તન પર સેટ કરવામાં આવે છે. તમે આ પગલું પૂર્ણ કરી લો તે પછી, SDC માં નીચેના અવરોધો દાખલ કરો file:
બનાવો_ઘડિયાળ - નામ { TCK } \- સમયગાળો TCK_PERIOD \
- વેવફોર્મ { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] ભૂતપૂર્વ માટેampતેથી, 6 MHz ની TCK આવર્તનનો ઉપયોગ કરતી ડિઝાઇન માટે નીચેની મર્યાદાઓ લાગુ કરવામાં આવી છે.
બનાવો_ઘડિયાળ - નામ { TCK } \ - સમયગાળો 166.67 \
- વેવફોર્મ { 0 83.33 } \ [ get_ports { TCK } ]
- તમામ અવરોધોને સાંકળી લો fileસિન્થેસિસ, પ્લેસ-એન્ડ-રૂટ અને સમયની ચકાસણી સાથે stagમાં છે કન્સ્ટ્રેંટ મેનેજર > ટાઇમિંગ ટેબ. SDC માટે સંબંધિત ચેક બોક્સ પસંદ કરીને આ પૂર્ણ થાય છે files જેમાં અવરોધો દાખલ કરવામાં આવ્યા હતા
પુનરાવર્તન ઇતિહાસ
| પોર્ટ નામ | પહોળાઈ | દિશા | વર્ણન |
| JTAG ટેપ પોર્ટ્સ | |||
| TDI | 1 | ઇનપુટ | ટેસ્ટ ડેટા ઇન. TAP થી સીરીયલ ડેટા ઇનપુટ. |
| ટીસીકે | 1 | ઇનપુટ | ટેસ્ટ ઘડિયાળ. CoreJ ની અંદરના તમામ ક્રમિક ઘટકો માટે ઘડિયાળનો સ્ત્રોતTAGડીબગ. |
| ટીએમએસ | 1 | ઇનપુટ | ટેસ્ટ મોડ પસંદ કરો. |
| ટીડીઓ | 1 | આઉટપુટ | ટેસ્ટ ડેટા આઉટ. TAP માટે સીરીયલ ડેટા આઉટપુટ. |
| TRSTB | 1 | ઇનપુટ | ટેસ્ટ રીસેટ. TAP થી સક્રિય લો રીસેટ ઇનપુટ. |
| JTAG લક્ષ્ય X પોર્ટ્સ | |||
| ટીજીટી_ટીડીઓ_એક્સ | 1 | ઇનપુટ | ડીબગ લક્ષ્ય x થી TAP પર ડેટાનું પરીક્ષણ કરો. લક્ષ્ય TDO પોર્ટ સાથે કનેક્ટ કરો. |
| ટીજીટી_ટીસીકે_એક્સ | 1 | આઉટપુટ | લક્ષ્ય x ડીબગ કરવા માટે ઘડિયાળ આઉટપુટનું પરીક્ષણ કરો. TCK ને CoreJ માં આંતરિક રીતે વૈશ્વિક, નીચા સ્ક્યુ નેટ તરીકે પ્રમોટ કરવામાં આવે છેTAGડીબગ. |
| TGT_TRST_x | 1 | આઉટપુટ | સક્રિય-ઉચ્ચ પરીક્ષણ રીસેટ. TGT_ACTIVE_HIGH_RESET_x =1 ત્યારે જ વપરાય છે |
| TGT_TRSTN_x દ્વારા વધુ | 1 | આઉટપુટ | સક્રિય-લો ટેસ્ટ રીસેટ. TGT_ACTIVE_HIGH_RESET_x =0 ત્યારે જ વપરાય છે |
| ટીજીટી_ટીએમએસ_એક્સ | 1 | આઉટપુટ | ટેસ્ટ મોડ લક્ષ્ય x ડીબગ કરવા માટે આઉટપુટ પસંદ કરો. |
| ટીજીટી_ટીડીઆઈ_એક્સ | 1 | આઉટપુટ | ટેસ્ટ ડેટા ઇન. ડીબગ લક્ષ્ય x માંથી સીરીયલ ડેટા ઇનપુટ. |
| UJTAG_બાયપાસ_ટીસીકે_એક્સ | 1 | ઇનપુટ | GPIO પિનમાંથી લક્ષ્ય x ડીબગ કરવા માટે ઘડિયાળ ઇનપુટનું પરીક્ષણ કરો. |
| UJTAG_બાયપાસ_ટીએમએસ_એક્સ | 1 | ઇનપુટ | GPIO પિનમાંથી લક્ષ્ય x ડીબગ કરવા માટે ટેસ્ટ મોડ પસંદ કરો. |
| UJTAG_બાયપાસ_ટીડીઆઈ_એક્સ | 1 | ઇનપુટ | ટેસ્ટ ડેટા ઇન, GPIO પિનમાંથી લક્ષ્ય x ડીબગ કરવા માટે સીરીયલ ડેટા. |
| UJTAG_બાયપાસ_ટીઆરએસટીબી_એક્સ | 1 | ઇનપુટ | ટેસ્ટ રીસેટ. GPIO પિનમાંથી લક્ષ્ય x ડીબગ કરવા માટે ઇનપુટ રીસેટ કરો. |
| UJTAG_બાયપાસ_ટીડીઓ_એક્સ | 1 | આઉટપુટ | ટેસ્ટ ડેટા આઉટ, GPIO પિનમાંથી ડીબગ લક્ષ્ય xમાંથી સીરીયલ ડેટા. |
| SEC બંદરો | |||
| EN_SEC | 1 | ઇનપુટ | સુરક્ષાને સક્ષમ કરે છે. TAP માં બાહ્ય TDI અને TRSTB ઇનપુટને ઓવરરાઇડ કરવા માટે વપરાશકર્તા ડિઝાઇનને સક્ષમ કરે છે.સાવધાન: આ પોર્ટને કનેક્ટ કરતી વખતે ખાસ કાળજી લો. વધુ વિગતો માટે નીચેની નોંધ અને ઉપકરણ પ્રોગ્રામિંગ જુઓ. |
| ટીડીઆઈ_એસઈસી | 1 | ઇનપુટ | TDI સુરક્ષા ઓવરરાઇડ. જ્યારે EN_SEC HIGH હોય ત્યારે બાહ્ય TDI ઇનપુટને TAP પર ઓવરરાઇડ કરે છે. |
| TRSTB_SEC | 1 | ઇનપુટ | TRSTB સુરક્ષા ઓવરરાઇડ. જ્યારે SEC_EN ઊંચુ હોય ત્યારે બાહ્ય TRSTB ઇનપુટને TAP પર ઓવરરાઇડ કરે છે. |
| યુટીઆરએસટીબી | 1 | આઉટપુટ | ટેસ્ટ રીસેટ મોનિટર |
| યુટીએમએસ | 1 | આઉટપુટ | ટેસ્ટ મોડ મોનિટર પસંદ કરો |
માઈક્રોચિપ Webસાઇટ
માઇક્રોચિપ અમારા દ્વારા ઑનલાઇન સપોર્ટ પ્રદાન કરે છે webપર સાઇટ www.microchip.com/. આ webબનાવવા માટે સાઇટનો ઉપયોગ થાય છે files અને ગ્રાહકો માટે સરળતાથી ઉપલબ્ધ માહિતી. ઉપલબ્ધ કેટલીક સામગ્રીમાં શામેલ છે:
- ઉત્પાદન આધાર - ડેટા શીટ્સ અને ત્રુટિસૂચી, એપ્લિકેશન નોંધો અને એસample પ્રોગ્રામ્સ, ડિઝાઇન સંસાધનો, વપરાશકર્તાની માર્ગદર્શિકાઓ અને હાર્ડવેર સપોર્ટ દસ્તાવેજો, નવીનતમ સોફ્ટવેર રિલીઝ અને આર્કાઇવ કરેલ સોફ્ટવેર
- સામાન્ય ટેકનિકલ સપોર્ટ - વારંવાર પૂછાતા પ્રશ્નો (FAQ), ટેકનિકલ સપોર્ટ વિનંતીઓ, ઑનલાઇન ચર્ચા જૂથો, માઇક્રોચિપ ડિઝાઇન પાર્ટનર પ્રોગ્રામ મેમ્બર લિસ્ટિંગ
- માઇક્રોચિપનો વ્યવસાય - ઉત્પાદન પસંદગીકાર અને ઓર્ડરિંગ માર્ગદર્શિકાઓ, નવીનતમ માઇક્રોચિપ પ્રેસ રિલીઝ, સેમિનાર અને ઇવેન્ટ્સની સૂચિ, માઇક્રોચિપ વેચાણ કચેરીઓની સૂચિ, વિતરકો અને ફેક્ટરી પ્રતિનિધિઓ
ઉત્પાદન ફેરફાર સૂચના સેવા
માઇક્રોચિપની પ્રોડક્ટ ચેન્જ નોટિફિકેશન સર્વિસ ગ્રાહકોને માઇક્રોચિપ પ્રોડક્ટ્સ પર વર્તમાન રાખવામાં મદદ કરે છે. સબ્સ્ક્રાઇબર્સને ઈમેલ સૂચના પ્રાપ્ત થશે જ્યારે પણ કોઈ ચોક્કસ ઉત્પાદન કુટુંબ અથવા રુચિના વિકાસ સાધનથી સંબંધિત ફેરફારો, અપડેટ્સ, પુનરાવર્તનો અથવા ત્રુટિસૂચી હશે.
નોંધણી કરવા માટે, પર જાઓ www.microchip.com/pcn અને નોંધણી સૂચનાઓને અનુસરો ગ્રાહક આધાર માઇક્રોચિપ ઉત્પાદનોના વપરાશકર્તાઓ ઘણી ચેનલો દ્વારા સહાય મેળવી શકે છે:
- વિતરક અથવા પ્રતિનિધિ
- સ્થાનિક વેચાણ કચેરી
- એમ્બેડેડ સોલ્યુશન્સ એન્જિનિયર (ઇએસઇ) ટેકનિકલ સપોર્ટ ગ્રાહકોએ તેમના વિતરક, પ્રતિનિધિ અથવા ઇએસઇનો સપોર્ટ માટે સંપર્ક કરવો જોઈએ. ગ્રાહકોને મદદ કરવા માટે સ્થાનિક વેચાણ કચેરીઓ પણ ઉપલબ્ધ છે. વેચાણ કચેરીઓ અને સ્થાનોની સૂચિ આ દસ્તાવેજમાં શામેલ છે.
દ્વારા ટેકનિકલ સપોર્ટ ઉપલબ્ધ છે webસાઇટ પર: www.microchip.com/support
માઇક્રોચિપ ડિવાઇસીસ કોડ પ્રોટેક્શન ફીચર
માઇક્રોચિપ ઉપકરણો પર કોડ સુરક્ષા સુવિધાની નીચેની વિગતોની નોંધ લો:
- માઇક્રોચિપ ઉત્પાદનો તેમની ચોક્કસ માઇક્રોચિપ ડેટા શીટમાં સમાવિષ્ટ સ્પષ્ટીકરણોને પૂર્ણ કરે છે.
- માઇક્રોચિપ માને છે કે તેના ઉત્પાદનોનો પરિવાર જ્યારે હેતુપૂર્વક અને સામાન્ય પરિસ્થિતિઓમાં ઉપયોગમાં લેવાય છે ત્યારે સુરક્ષિત છે.
- માઇક્રોચિપ ઉપકરણોની કોડ સુરક્ષા સુવિધાઓનો ભંગ કરવાના પ્રયાસોમાં અપ્રમાણિક અને સંભવતઃ ગેરકાયદેસર પદ્ધતિઓનો ઉપયોગ કરવામાં આવે છે. અમે માનીએ છીએ કે આ પદ્ધતિઓ માટે માઇક્રોચિપની ડેટા શીટ્સમાં સમાવિષ્ટ ઓપરેટિંગ વિશિષ્ટતાઓની બહાર એવી રીતે માઇક્રોચિપ ઉત્પાદનોનો ઉપયોગ કરવાની જરૂર છે. આ કોડ સુરક્ષા સુવિધાઓનો ભંગ કરવાના પ્રયાસો, સંભવતઃ, માઇક્રોચિપના બૌદ્ધિક સંપદા અધિકારોનું ઉલ્લંઘન કર્યા વિના પરિપૂર્ણ કરી શકાતા નથી.
- માઇક્રોચિપ કોઈપણ ગ્રાહક સાથે કામ કરવા તૈયાર છે જે તેના કોડની અખંડિતતા વિશે ચિંતિત છે.
- ન તો માઇક્રોચિપ કે અન્ય કોઇ સેમિકન્ડક્ટર ઉત્પાદક તેના કોડની સુરક્ષાની ખાતરી આપી શકે છે. કોડ સુરક્ષાનો અર્થ એ નથી કે અમે ઉત્પાદન "અનબ્રેકેબલ" હોવાની બાંયધરી આપીએ છીએ. કોડ સુરક્ષા સતત વિકસિત થઈ રહી છે. અમે માઇક્રોચિપ પર અમારા ઉત્પાદનોની કોડ સુરક્ષા સુવિધાઓને સતત સુધારવા માટે પ્રતિબદ્ધ છીએ. માઇક્રોચિપના કોડ પ્રોટેક્શન ફીચરને તોડવાના પ્રયાસો ડિજિટલ મિલેનિયમ કોપીરાઇટ એક્ટનું ઉલ્લંઘન હોઈ શકે છે. જો આવા કૃત્યો તમારા સૉફ્ટવેર અથવા અન્ય કૉપિરાઇટ કરેલા કાર્યને અનધિકૃત ઍક્સેસની મંજૂરી આપે છે, તો તમને તે કાયદા હેઠળ રાહત માટે દાવો કરવાનો અધિકાર હોઈ શકે છે.
કાનૂની સૂચના
આ પ્રકાશનમાં સમાવિષ્ટ માહિતી માઇક્રોચિપ ઉત્પાદનો સાથે ડિઝાઇન કરવા અને તેનો ઉપયોગ કરવાના એકમાત્ર હેતુ માટે પ્રદાન કરવામાં આવી છે. ઉપકરણ એપ્લિકેશનો અને તેના જેવા સંબંધિત માહિતી ફક્ત તમારી સુવિધા માટે પ્રદાન કરવામાં આવી છે અને અપડેટ્સ દ્વારા તેને સ્થાનાંતરિત કરવામાં આવી શકે છે. તમારી અરજી તમારા વિશિષ્ટતાઓને પૂર્ણ કરે છે તેની ખાતરી કરવાની જવાબદારી તમારી છે.
આ માહિતી માઈક્રોચિપ "જેમ છે તેમ" દ્વારા પ્રદાન કરવામાં આવે છે. માઈક્રોચિપ કોઈ રજૂઆત કરતું નથી
અથવા કોઈપણ પ્રકારની વોરંટી, ભલે તે સ્પષ્ટ અથવા ગર્ભિત, લેખિત અથવા મૌખિક, વૈધાનિક
અથવા અન્યથા, આ સહિતની માહિતીથી સંબંધિત પરંતુ કોઈપણ ગર્ભિત સુધી મર્યાદિત નથી
બિન-ઉલ્લંઘન, વેપારી ક્ષમતા અને વિશિષ્ટ હેતુ માટે યોગ્યતાની વોરંટી અથવા તેની સ્થિતિ, ગુણવત્તા અથવા કાર્યપ્રદર્શન સાથે સંબંધિત વોરંટી. કોઈપણ સંજોગોમાં માઈક્રોચિપ કોઈપણ અપ્રત્યક્ષ, વિશેષ, શિક્ષાત્મક, આકસ્મિક અથવા પરિણામી નુકસાન, નુકસાન, ખર્ચ અથવા કોઈપણ પ્રકારના ખર્ચ માટે જવાબદાર રહેશે નહીં જે કોઈપણ પ્રકારની માહિતી, માહિતી, માહિતી સાથે સંબંધિત હોય. હિપને \સંભાવનાની સલાહ આપવામાં આવી છે અથવા નુકસાનો અગમ્ય છે. કાયદા દ્વારા મંજૂર સંપૂર્ણ હદ સુધી, માહિતી અથવા તેના ઉપયોગથી સંબંધિત કોઈપણ રીતે તમામ દાવાઓ પર માઈક્રોચિપની સંપૂર્ણ જવાબદારી, ફીની રકમથી વધુ નહીં હોય, જો કોઈ પણ રીતે, જો કોઈપણ રીતે, માહિતી. લાઇફ સપોર્ટ અને/અથવા સલામતી એપ્લિકેશન્સમાં માઇક્રોચિપ ઉપકરણોનો ઉપયોગ સંપૂર્ણપણે ખરીદનારના જોખમ પર છે, અને ખરીદનાર આવા ઉપયોગના પરિણામે કોઈપણ અને તમામ નુકસાની, દાવાઓ, દાવો અથવા ખર્ચાઓમાંથી હાનિકારક માઇક્રોચિપનો બચાવ, ક્ષતિપૂર્તિ અને પકડી રાખવા સંમત થાય છે. કોઈપણ માઇક્રોચિપ બૌદ્ધિક સંપદા અધિકારો હેઠળ, જ્યાં સુધી અન્યથા જણાવ્યું ન હોય ત્યાં સુધી કોઈ લાઇસન્સ, ગર્ભિત અથવા અન્યથા આપવામાં આવતાં નથી.
| અમેરિકા | એશિયા/પેસિફિક | એશિયા/પેસિફિક | યુરોપ |
| કોર્પોરેટ ઓફિસ2355 વેસ્ટ ચાન્ડલર Blvd. ચૅન્ડલર, AZ 85224-6199ટેલ: 480-792-7200ફૅક્સ: 480-792-7277 ટેકનિકલ સપોર્ટ: www.microchip.com/support Web સરનામું: www.microchip.com એટલાન્ટાડુલુથ, ગેટેલ: 678-957-9614ફેક્સ: 678-957-1455ઓસ્ટિન, TXટેલ: 512-257-3370બોસ્ટન વેસ્ટબોરો, એમએ ટેલિફોન: 774-760-0087ફેક્સ: 774-760-0088શિકાગોઇટાસ્કા, આઇએલટેલ: 630-285-0071 ફેક્સ: 630-285-0075ડલ્લાસએડિસન, TXટેલ: 972-818-7423ફેક્સ: 972-818-2924ડેટ્રોઇટનોવી, મિટેલ: 248-848-4000હ્યુસ્ટન, TXટેલ: 281-894-5983ઇન્ડિયાનાપોલિસ Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380લોસ એન્જલસ મિશન વિએજો, CA ટેલિફોન: 949-462-9523ફેક્સ: 949-462-9608ટેલ: 951-273-7800રેલે, એનસીટેલ: 919-844-7510ન્યુયોર્ક, એનવાયટેલ: 631-435-6000સેન જોસ, CAટેલિફોન: 408-735-9110 ટેલિફોન: 408-436-4270કેનેડા - ટોરોન્ટોટેલિફોન: 905-695-1980ફેક્સ: 905-695-2078 | ઓસ્ટ્રેલિયા - સિડનીટેલિફોન: 61-2-9868-6733ચીન - બેઇજિંગટેલિફોન: 86-10-8569-7000ચીન - ચેંગડુટેલિફોન: 86-28-8665-5511ચીન - ચોંગકિંગટેલિફોન: 86-23-8980-9588ચીન - ડોંગગુઆનટેલિફોન: 86-769-8702-9880ચીન - ગુઆંગઝુટેલિફોન: 86-20-8755-8029ચીન - હાંગઝોઉટેલિફોન: 86-571-8792-8115ચીન - હોંગકોંગ SARટેલિફોન: 852-2943-5100ચીન - નાનજિંગટેલિફોન: 86-25-8473-2460ચીન - કિંગદાઓટેલિફોન: 86-532-8502-7355ચીન - શાંઘાઈટેલિફોન: 86-21-3326-8000ચીન - શેનયાંગટેલિફોન: 86-24-2334-2829ચીન - શેનઝેનટેલિફોન: 86-755-8864-2200ચીન - સુઝોઉટેલિફોન: 86-186-6233-1526ચીન - વુહાનટેલિફોન: 86-27-5980-5300ચીન - ઝિયાનટેલિફોન: 86-29-8833-7252ચીન - ઝિયામેનટેલિફોન: 86-592-2388138ચીન - ઝુહાઈટેલિફોન: 86-756-3210040 | ભારત - બેંગ્લોરટેલિફોન: 91-80-3090-4444ભારત - નવી દિલ્હીટેલિફોન: 91-11-4160-8631ભારત - પુણેટેલિફોન: 91-20-4121-0141જાપાન - ઓસાકાટેલિફોન: 81-6-6152-7160જાપાન - ટોક્યોટેલિફોન: 81-3-6880- 3770કોરિયા - ડેગુટેલિફોન: 82-53-744-4301કોરિયા - સિઓલટેલિફોન: 82-2-554-7200મલેશિયા - કુઆલાલંપુરટેલિફોન: 60-3-7651-7906મલેશિયા - પેનાંગટેલિફોન: 60-4-227-8870ફિલિપાઇન્સ - મનિલાટેલિફોન: 63-2-634-9065સિંગાપોરટેલિફોન: 65-6334-8870તાઇવાન - સિન ચુટેલિફોન: 886-3-577-8366તાઇવાન - કાઓહસુંગટેલિફોન: 886-7-213-7830તાઈવાન - તાઈપેઈટેલિફોન: 886-2-2508-8600થાઈલેન્ડ - બેંગકોકટેલિફોન: 66-2-694-1351વિયેતનામ - હો ચી મિન્હટેલિફોન: 84-28-5448-2100 | ઑસ્ટ્રિયા - વેલ્સTel: 43-7242-2244-39Fax: 43-7242-2244-393ડેનમાર્ક - કોપનહેગનTel: 45-4485-5910Fax: 45-4485-2829ફિનલેન્ડ - એસ્પૂટેલિફોન: 358-9-4520-820ફ્રાન્સ - પેરિસTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79જર્મની - ગાર્ચિંગટેલિફોન: 49-8931-9700જર્મની - હાનટેલિફોન: 49-2129-3766400જર્મની - હેઇલબ્રોનટેલિફોન: 49-7131-72400જર્મની - કાર્લસ્રુહેટેલિફોન: 49-721-625370જર્મની - મ્યુનિકTel: 49-89-627-144-0Fax: 49-89-627-144-44જર્મની - રોઝેનહેમટેલિફોન: 49-8031-354-560ઇઝરાયેલ - રાનાનાટેલિફોન: 972-9-744-7705ઇટાલી - મિલાનTel: 39-0331-742611Fax: 39-0331-466781ઇટાલી - પાડોવાટેલિફોન: 39-049-7625286નેધરલેન્ડ - ડ્રુનેનTel: 31-416-690399Fax: 31-416-690340નોર્વે - ટ્રોન્ડહાઇમટેલિફોન: 47-72884388પોલેન્ડ - વોર્સોટેલિફોન: 48-22-3325737રોમાનિયા - બુકારેસ્ટTel: 40-21-407-87-50સ્પેન - મેડ્રિડTel: 34-91-708-08-90Fax: 34-91-708-08-91સ્વીડન - ગોથેનબર્ગTel: 46-31-704-60-40સ્વીડન - સ્ટોકહોમટેલિફોન: 46-8-5090-4654યુકે - વોકિંગહામTel: 44-118-921-5800Fax: 44-118-921-5820 |
દસ્તાવેજો / સંસાધનો
 |
માઇક્રોચિપ ટેકનોલોજી કોરજેTAGડીબગ પ્રોસેસર્સ [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા કોરજેTAGડીબગ પ્રોસેસર્સ, કોરજેTAGડીબગ, પ્રોસેસર્સ |
