Microchip technológia Core JTAG Debug Processors User Guide

Bevezetés

Core JTAG A Debug v4.0 megkönnyíti a Joint Test Action Group (JTAG) kompatibilis lágymagos processzorok a JTAG TAP vagy általános célú bemeneti/kimeneti (GPIO) tűk a hibakereséshez. Ez az IP-mag legfeljebb 16 lágymagos processzor hibakeresését teszi lehetővé egyetlen eszközön belül, és támogatja a processzorok hibakeresését négy különálló eszközön GPIO-n keresztül.

Jellemzők

CoreJTAGA Debug a következő főbb jellemzőkkel rendelkezik:

• Biztosítja a szövet hozzáférését a JTAG interfész a JTAG KOPPINTSON A.
• Biztosítja a szövet hozzáférését a JTAG interfész a GPIO érintkezőkön keresztül.
• Beállítja az IR kód támogatását a JTAG alagútépítés.
• Támogatja több eszköz összekapcsolását a JTAG KOPPINTSON A.
• Támogatja a többprocesszoros hibakeresést.
• Különálló órajeleket és visszaállítási jeleket hoz létre az alacsony torzítású útválasztási erőforrásokhoz.
• Támogatja az aktív-alacsony és az aktív-magas cél visszaállítását.
• Támogatja a JTAG Biztonsági monitor interfész (UJTAG_SEC) a PolarFire eszközökhöz.

Core Verzió
Ez a dokumentum a CoreJ-re vonatkozikTAGHibakeresés v4.0

Támogatott családok

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• JÉGKUNYHÓ
• IGLOOe/+

Eszköz kihasználtsága és teljesítménye

A támogatott eszközcsaládokra vonatkozó használati és teljesítményadatokat a következő táblázat sorolja fel. A táblázatban szereplő adatok csak tájékoztató jellegűek. Az eszköz általános kihasználtsága és a mag teljesítménye rendszerfüggő.
1. táblázat: Eszközhasználat és teljesítmény

Család	Csempe szekvenciális	Kombinatorikus	Teljes	Hasznosítás Eszköz	Összesen %	Teljesítmény (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
JÉGKUNYHÓ	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Jegyzet: A táblázatban szereplő adatok a Verilog RTL használatával készültek, tipikus szintézis- és elrendezési beállításokkal -1 részeken. A legfelső szintű paraméterek vagy általános értékek az alapértelmezett beállításokon maradtak.

Funkcionális leírás

CoreJTAGA Debug az UJ-t használjaTAG kemény makró hozzáférést biztosít a JTAG interfész az FPGA szövetből. Az UJTAG A kemény makró megkönnyíti az MSS vagy ASIC TAP vezérlő kimenetéhez való csatlakozást a szövetről. Csak az UJ egy példányaTAG makró megengedett a szövetben.
1-1. ábra. CoreJTAGHibakeresési blokkdiagram

CoreJTAGA Debug tartalmazza az uj_j példányáttag alagútvezérlő, amely egy JTAG alagútvezérlő a JTAG alagút a FlashPro programozó és a megcélzott softcore processzor között. A softcore processzor a dedikált FPGA-n keresztül csatlakozik a JTAG interfész tűk. IR-vizsgálatok a JTAG interfész nem érhető el az FPGA szövetben. Ezért az alagút protokollra van szükség az IR és DR szkennelések megkönnyítéséhez a hibakeresési célponthoz, amely támogatja a J iparági szabványt.TAG felület. Az alagútvezérlő dekódolja a DR-vizsgálatként átvitt alagútcsomagot, és az alagútcsomag tartalma és az UIREG-en keresztül biztosított IR-regiszter tartalma alapján IR vagy DR-vizsgálatot generál. Az alagútvezérlő az alagútcsomagot is dekódolja, ha az IR regiszter tartalma megegyezik az IR kódjával.

1-2. Tunnel Packet Protocol

A konfigurációs paraméter megadja az alagútvezérlő által használt IR kód konfigurálását. Az egyetlen tervezésen belüli több softcore processzor hibakeresésének megkönnyítése érdekében a példányosított alagútvezérlők száma 1-16 között konfigurálható, biztosítva a JTAG kompatibilis interfész minden egyes célprocesszorhoz. Ezek a célprocesszorok mindegyike egyedi IR kóddal címezhető a példányosításkor.

A CLKINT vagy BFR puffer példányosodik minden egyes célprocesszor hibakereső felületének TGT_TCK sorában.

Az URSTB vonal az UJ-tőlTAG makró (TRSTTB) globális erőforrássá lett előléptetve a CoreJ-n belülTAGHibakeresés. A CoreJ-n belül a TGT_TRST vonalon egy opcionális inverter találhatóTAGHibakeresés egy hibakeresési célhoz való kapcsolódáshoz, amely ezután várhatóan egy aktív-magas alaphelyzetbe állítású forráshoz csatlakozik. Akkor van konfigurálva, ha feltételezzük, hogy a bejövő TRSTB jel a JTAG A TAP aktív alacsony. Ha ez a konfiguráció egy vagy több hibakeresési célt igényel, egy további globális útválasztási erőforrás kerül felhasználásra.

Az URSTB vonal az UJ-tőlTAG makró (TRSTTB) globális erőforrássá lett előléptetve a CoreJ-n belülTAGHibakeresés. A CoreJ-n belül a TGT_TRST vonalon egy opcionális inverter találhatóTAGHibakeresés egy hibakeresési célhoz való kapcsolódáshoz, amely ezután várhatóan egy aktív-magas alaphelyzetbe állítású forráshoz csatlakozik. Akkor van konfigurálva, ha feltételezzük, hogy a bejövő TRSTB jel a JTAG A TAP aktív alacsony. A TGT_TRSTN az alapértelmezett aktív alacsony kimenet a hibakeresési célhoz. Ha ez a konfiguráció egy vagy több hibakeresési célt igényel, egy további globális útválasztási erőforrás kerül felhasználásra.

1-3. ábra. CoreJTAGSoros adatok és órajel hibakeresése

Készülékláncolás

Tekintse meg az FPGA programozási felhasználói útmutatót az adott fejlesztői kártyával vagy családdal kapcsolatban. Az egyes fejlesztési testületek különböző mennyiségben működhetnektages, és dönthet úgy, hogy ellenőrizze, hogy ez lehetséges-e a fejlesztői platformjaikkal. Továbbá, ha több fejlesztői táblát használ, győződjön meg arról, hogy közös alapon vannak.

A FlashPro fejlécen keresztül
A szövetben lévő több eszköz láncolásának támogatásához a FlashPro fejléc használatával az uj_j több példányatag szükségesek. A mag ezen verziója legfeljebb 16 maghoz biztosít hozzáférést az uj_j kézi példányosítása nélkül.tag. Minden mag egyedi IR kóddal rendelkezik (0x55-től 0x64-ig), amely hozzáférést biztosít az azonosító kódnak megfelelő maghoz.

1-4. Több processzor egyetlen eszközben Egy eszköz

A CoreJ használatáhozTAGHibakeresés több eszközön keresztül, az egyik eszköznek mesterré kell válnia. Ez az eszköz tartalmazza a CoreJ-tTAGDebug mag. Ezután minden processzor a következőképpen csatlakozik:
1-5. Több processzor két eszközön

Egy másik kártya magjának hibakereséséhez a JTAG jelek a CoreJ-tőlTAGA hibakeresés a SmartDesign legfelső szintű tűivé lépteti elő. Ezek azután a J-hez kapcsolódnakTAG jeleket közvetlenül a processzoron.
Jegyzet: Egy CoreJTAGA debug a második táblakialakításban nem kötelező. Vegye figyelembe, hogy az UJ_JTAG A makró és a FlashPro fejléc nem használatos a második tábla kialakításában.

A SoftConsole-ban hibakereséshez szükséges processzor kiválasztásához kattintson a hibakeresési konfigurációkra, majd a Hibakereső fülre.

A következő képen látható parancs végrehajtásra kerül.

1-6. Hibakereső konfigurációja UJ_JTAG_IRCODE

Az UJ_JTAGAz _IRCODE a hibakereső processzortól függően módosítható. Plample: a processzor hibakeresése a 0. eszközben, az UJ_JTAGAz _IRCODE értéke 0x55 vagy 0x56 állítható be.

GPIO-n keresztül
A GPIO-n keresztüli hibakereséshez az UJ paramétertTAG _BYPASS van kiválasztva. Egy és négy mag hibakereshető GPIO-fejléceken vagy lábakon keresztül. Hibakeresési munkamenet futtatásához a SoftConsole v5.3 vagy újabb GPIO-k használatával, a hibakeresési konfigurációt az alábbiak szerint kell beállítani:
1-7. Hibakereső konfigurációs GPIO

Jegyzet: Ha GPIO-n keresztül végez hibakeresést, akkor nem tudja egyidejűleg hibakeresni a processzort a FlashPro Header vagy az Embedded FlashPro5 segítségével a fejlesztői kártyákon. Plample: A FlashPro fejléc vagy az Embedded FlashPro5 elérhető a hibakeresés megkönnyítésére az Identify vagy a SmartDebug segítségével.
1-8. Hibakeresés GPIO pinekkel

Eszközláncolás GPIO pinekkel
Több eszköz GPIO-n keresztüli összekapcsolásának támogatása érdekében az UJTAGA _BYPASS paramétert ki kell választani. Ezután a TCK, TMS és TRSTb jelek a legfelső szintű portokba léptethetők. Minden célprocesszor rendelkezik TCK-val, TMS-vel és TRSTb-vel. Ezeket az alábbiakban nem mutatjuk be.
1-9. Eszköz láncolása GPIO pinekkel

Egy alap JTAG lánc, egy processzor TDO-ja csatlakozik egy másik processzor TDI-jéhez, és addig folytatódik, amíg az összes processzort ilyen módon láncba nem kapcsolják. Az első processzor TDI-je és az utolsó processzor TDO-ja csatlakozik a JTAG programozó láncolja az összes processzort. A JTAG a processzorok jelei a CoreJ-be kerülnekTAGDebug, ahol leláncolhatók. Ha a több eszköz közötti láncolás befejeződött, a CoreJ-vel rendelkező eszközTAGA Debug lesz a fő eszköz.

Egy GPIO hibakeresési forgatókönyvben, ahol egy infravörös kód nincs allokálva minden processzorhoz, egy módosított OpenOCD-szkriptet használnak a hibakeresés alatt álló eszköz kiválasztására. Egy OpenOCD-szkript módosul annak érdekében, hogy kiválassza, melyik eszközt kell hibakeresni. Mi-V kivitel esetén a file a SoftConsole telepítési helyén található, az openocd/scripts/board/microsemi-riscv.cfg alatt. A többi processzor esetében a files ugyanazon az openocd helyen találhatók.
Jegyzet:  A Debug Configuration beállításokat is frissíteni kell, ha a file átnevezzük

1-10. Hibakeresési konfiguráció

Nyissa meg a username-riscv-gpio-chain.cfg fájlt, a következő egy exampamit látni kell:

1-11. MIV konfiguráció File

A következő beállítások egyetlen eszközön működnek, amely GPIO-n keresztül végez hibakeresést. A lánc hibakereséséhez további parancsokat kell hozzáadni, hogy a nem hibajavított eszközök bypass módba kerüljenek.

Egy láncban lévő két processzor esetén a következő sample parancs végrehajtásra kerül:

Ez lehetővé teszi a Target softcore Processor 1 hibakeresését a Target softcore Processor 0 bypass módba állításával. A Target softcore Processor 0 hibakereséséhez a következő parancsot kell használni:

Jegyzet:  Az egyetlen különbség a két konfiguráció között az, hogy a forrás a Microsemi RISCV konfigurációt hívja file (microsemi-riscv.cfg) vagy az első a Target softcore Processor 0 hibakeresésekor, vagy a második a Target Softcore Processor 1 hibakeresésekor. A láncban kettőnél több eszköz esetén további jtag newtaps hozzáadva. Plample, ha három processzor van egy láncban, akkor a következő parancsot kell használni:

ábra 1-12. Voltample Debug System

Felület

A következő szakaszok a felülettel kapcsolatos információkat tárgyalják.

Konfigurációs paraméterek

A CoreJ konfigurációs beállításaiTAGA hibakeresést az alábbi táblázat ismerteti. Ha az alapértelmezetttől eltérő konfigurációra van szükség, használja a SmartDesign Konfiguráció párbeszédpanelét a konfigurálható beállítások megfelelő értékeinek kiválasztásához.
2-1. táblázat. CoreJTAGHibakeresési konfigurációs beállítások

Név	Érvényes tartomány	Alapértelmezett	Leírás
NUM_DEBUG_TGTS	1-16	1	A FlashPro-n keresztül elérhető hibakeresési célok száma (UJTAG_DEBUG = 0) értéke 1-16. A GPIO-n keresztül elérhető hibakeresési célok száma (UJTAG_DEBUG = 1) értéke 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR kód, hibakeresési célonként egy. A megadott értéknek egyedinek kell lennie ehhez a hibakeresési célhoz. A hibakeresési célinterfészhez társított alagútvezérlő csak akkor hajtja meg a TDO-t és a cél hibakereső interfészt, ha az IR-regiszter tartalma megegyezik ezzel az IR-kóddal.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: A TGT_TRSTN_x kimenet az UJ aktív-alacsony URSTB kimenetének globális formájához csatlakozikTAG makró.1: A TGT_TRST kimenet belsőleg kapcsolódik az UJ aktív-alacsony URSTB kimenetének globális fordított formájáhozTAG makró. Egy extra globális útválasztási erőforrást használ fel, ha ez a paraméter 1-re van állítva bármely hibakeresési célnál.
UJTAG_KITÉRŐ	0-1	0	0: A GPIO Debug le van tiltva, a hibakeresés a FlashPro fejlécen vagy az Embedded FlashPro5.1-en keresztül érhető el: A GPIO Debug engedélyezve van, a Debug a felhasználó által kiválasztott GPIO érintkezőkön keresztül érhető el az alaplapon.Jegyzet:  Amikor a hibakeresés GPIO-n keresztül történik, a következő hibakeresési parancs kerül végrehajtásra a SoftConsole hibakeresési beállításaiban: „—command „set FPGA_TAP N”“.
UJTAG_SEC_HU	0-1	0	0: UJTAG makró van kiválasztva, ha UJTAG_BYPASS = 0. 1: UJTAG_SEC makró van kiválasztva, ha az UJTAG_BYPASS= 0.Jegyzet:  Ez a paraméter csak a PolarFire-re vonatkozik. Vagyis CSALÁD = 26.

Jel leírások
Az alábbi táblázat felsorolja a CoreJ jelleírásaitTAGHibakeresés.
2-2. táblázat. CoreJTAGI/O jelek hibakeresése

Név	Érvényes tartomány	Alapértelmezett	Leírás
NUM_DEBUG_TGTS	1-16	1	A FlashPro-n keresztül elérhető hibakeresési célok száma (UJTAG_DEBUG = 0) értéke 1-16. A GPIO-n keresztül elérhető hibakeresési célok száma (UJTAG_DEBUG = 1) értéke 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR kód, hibakeresési célonként egy. A megadott értéknek egyedinek kell lennie ehhez a hibakeresési célhoz. A hibakeresési célinterfészhez társított alagútvezérlő csak akkor hajtja meg a TDO-t és a cél hibakereső interfészt, ha az IR-regiszter tartalma megegyezik ezzel az IR-kóddal.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: A TGT_TRSTN_x kimenet az UJ aktív-alacsony URSTB kimenetének globális formájához csatlakozikTAG makró.1: A TGT_TRST kimenet belsőleg kapcsolódik az UJ aktív-alacsony URSTB kimenetének globális fordított formájáhozTAG makró. Egy extra globális útválasztási erőforrást használ fel, ha ez a paraméter 1-re van állítva bármely hibakeresési célnál.
UJTAG_KITÉRŐ	0-1	0	0: A GPIO Debug le van tiltva, a hibakeresés a FlashPro fejlécen vagy az Embedded FlashPro5.1-en keresztül érhető el: A GPIO Debug engedélyezve van, a Debug a felhasználó által kiválasztott GPIO érintkezőkön keresztül érhető el az alaplapon.Jegyzet:  Amikor a hibakeresés GPIO-n keresztül történik, a következő hibakeresési parancs kerül végrehajtásra a SoftConsole hibakeresési beállításaiban: „—command „set FPGA_TAP N”“.
UJTAG_SEC_HU	0-1	0	0: UJTAG makró van kiválasztva, ha UJTAG_BYPASS = 0. 1: UJTAG_SEC makró van kiválasztva, ha az UJTAG_BYPASS= 0.Jegyzet:  Ez a paraméter csak a PolarFire-re vonatkozik. Vagyis CSALÁD = 26.

Megjegyzések:

• Minden jel a JTAG A fenti TAP-portok listáját a SmartDesign legfelső szintű portjaivá kell előléptetni.
• A SEC portok csak UJ esetén érhetők elTAGA _SEC_EN a CoreJ-n keresztül engedélyezettTAGDebug konfigurációs grafikus felülete.
• Legyen különösen óvatos az EN_SEC bemenet csatlakoztatásakor. Ha az EN_SEC felső szintű porttá (eszköz bemeneti tűvé) van előléptetve, hozzá kell férnie az I/O állapotok konfigurálása szakaszhoz.TAG A Libero folyamatban a Programtervezés programozási szakasza, és győződjön meg arról, hogy az EN_SEC port I/0 állapota (csak kimenet) 1-re van állítva.

Regisztráljon térképet és leírásokat

A CoreJ-hez nincsenek regiszterekTAGHibakeresés.

Tool Flow

A következő szakaszok a szerszámfolyamattal kapcsolatos információkat tárgyalják.

Engedély

Ennek az IP-magnak a Libero SoC-vel való használatához nem szükséges licenc.

RTL
A maghoz és a tesztpadokhoz teljes RTL-kód tartozik, amely lehetővé teszi a mag példányosítását a SmartDesign segítségével. A szimuláció, a szintézis és az elrendezés a Libero SoC-n belül végrehajtható.

SmartDesign
Egy voltample példányosított view a CoreJTAGA hibakeresés a következő ábrán látható. A SmartDesign magok példányosítására és generálására való használatával kapcsolatos további információkért tekintse meg a DirectCore használata a Libero® SoC felhasználói kézikönyvében.
4-1. ábra. SmartDesign CoreJTAGHibakeresési példány View segítségével JTAG Fejléc

4-2. ábra. SmartDesign CoreJTAGHibakeresési példány GPIO Pins használatával

A CoreJ konfigurálásaTAGHibakeresés a SmartDesignban

A mag a SmartDesign konfigurációs grafikus felhasználói felületével van konfigurálva. Egy exampA grafikus felhasználói felület le a következő ábrán látható.
4-3 ábra. A CoreJ konfigurálásaTAGHibakeresés a SmartDesignban

A PolarFire számára, UJTAG_SEC kiválasztja az UJ-tTAG_SEC makró az UJ helyettTAG makró, amikor UJTAG_BYPASS le van tiltva. Az összes többi családnál figyelmen kívül hagyják.
A hibakeresési célok száma 16 hibakeresési célig konfigurálható UJ-velTAG_BYPASS letiltva és legfeljebb 4 hibakeresési cél, UJ-velTAG_BYPASS engedélyezve.
UJTAGA _BYPASS az UJ-n keresztüli hibakeresést választja kiTAG és a FlashPro fejléc, valamint a hibakeresés GPIO tűkön keresztül.
A cél # IR kód a JTAG A hibakeresési cél IR kódja. Ennek egyedi értéknek kell lennie a megadott tartományon belül 2-1. táblázat.

Szimulációs áramlások

A CoreJ-hez egy felhasználói tesztpad is tartozikTAGHibakeresés. A szimulációk futtatásához:

1. Válassza ki a felhasználói tesztpad folyamatát a SmartDesignon belül.
2. Kattintson a Mentés és generálás gombra a Generálás ablaktáblában. Válassza ki a felhasználói tesztpadot a Core Configuration GUI-ból.

Amikor a SmartDesign létrehozza a Libero projektet, telepíti a felhasználói tesztpadot files. A felhasználói tesztpad futtatásához:

1. Állítsa be a tervezési gyökeret a CoreJ-reTAGHibakeresés a Libero tervezési hierarchia ablaktáblájában.
2. Kattintson a Pre-Synthesized Design ellenőrzése > Szimuláció elemre a Libero Design Flow ablakban. Ezzel elindul a ModelSim, és automatikusan lefut a szimuláció.

Szintézis Liberóban

A Synthesis futtatásához:

1. Kattintson a Synthesize ikonra a Libero SoC Design Flow ablakban a mag szintetizálásához. Alternatív megoldásként kattintson a jobb gombbal a Szintézis opcióra a Tervezési folyamat ablakban, és válassza az Interaktív megnyitás lehetőséget. A Synthesis ablakban megjelenik a Synplify® projekt.
2. Kattintson a Futtatás ikonra.
   Jegyzet: Az RTG4 esetében van egy eseménytranziens (SET) mérsékelt figyelmeztetés, amely figyelmen kívül hagyható, mivel ezt az IP-címet csak fejlesztési célokra használják, és nem használják sugárzási környezetben.

Hely és útvonal Liberóban

Ha a szintézis befejeződött, kattintson a Hely és útvonal ikonra a Libero SoC-ben az elhelyezési folyamat elindításához.

Eszköz programozás

Ha az UJAG_SEC funkciót használják, és az EN_SEC egy legfelső szintű porttá (eszköz bemeneti tűvé) kerül, akkor hozzá kell férnie az I/O állapotok konfigurálása J alatt.TAG A Libero folyamatban a Programtervezés programozási szakasza, és győződjön meg arról, hogy az EN_SEC port I/0 állapota (csak kimenet) 1-re van állítva.

Ez a konfiguráció szükséges a JTAG port az eszköz újraprogramozásához, mert a meghatározott határellenőrzési regiszter (BSR) értéke felülír minden külső logikai szintet az EN_SEC-en az újraprogramozás során.

Rendszerintegráció

A következő szakaszok a rendszerintegrációval kapcsolatos információkat tárgyalják.

Rendszerszintű tervezés IGLOO2/RTG4-hez

A következő ábra a J végrehajtásához szükséges tervezési követelményeket mutatja beTAG egy softcore processzor hibakeresése, amely a SoftConsole-tól a J-ig terjedő szövetben találhatóTAG interfész IGLOO2 és RTG4 eszközökhöz.
5-1. ábra. RTG4/IGLOO2 JTAG Debug Design

A SmartFusion2 rendszerszintű tervezése

A következő ábra a J végrehajtásához szükséges tervezési követelményeket mutatja beTAG egy softcore processzor hibakeresése, amely a SoftConsole-tól a J-ig terjedő szövetben találhatóTAG interfész SmartFusion2 eszközökhöz.
5-2. ábra. SmartFusion2 JTAG Debug Design

UJTAG_SEC

A PolarFire készülékcsalád esetében ez a kiadás lehetővé teszi a felhasználó számára az UJ közötti választástTAG és UJTAG_SEC, az UJTAGA grafikus felhasználói felület _SEC_EN paramétere lesz használva a kívánt beállítás kiválasztásához.

A következő ábra egy egyszerű diagramot mutat be, amely az UJ fizikai interfészeit ábrázoljaTAG/UJTAG_SEC a PolarFire-ben.

5-3 ábra. PolarFire UJTAG_SEC makró

Tervezési korlátozások

A tervek CoreJ-velTAGA hibakeresés megköveteli, hogy az alkalmazás kövesse a megszorításokat a tervezési folyamatban, hogy lehetővé tegye az időzítési elemzés használatát a TCK-óratartományban.

A megszorítások hozzáadásához:

1. Ha a Libero v11.7-es vagy újabb verziójában az Enhanced Constraint folyamot használja, kattintson duplán a Megszorítások > Kényszerek kezelése elemre a DesignFlow ablakban, majd kattintson az Időzítés fülre.
2. A Constraint Manager ablak Időzítés lapján kattintson az Új gombra egy új SDC létrehozásához file, és nevezze el a file. A tervezési megszorítások közé tartoznak az órajelforrás megszorításai, amelyeket ebben az üres SDC-ben lehet megadni file.
3. Ha a Libero v11.7 vagy újabb verziójában a klasszikus kényszerfolyamatokat használja, kattintson a jobb gombbal a Kényszerek létrehozása > Időzítési kényszer elemre a Tervezési folyamat ablakban, majd kattintson az Új kényszer létrehozása parancsra. Létrehoz egy új SDC-t file. A tervezési megszorítások közé tartoznak az órajelforrás megszorításai, amelyek ebben az üres SDC-ben vannak megadva file.
4. Számítsa ki a TCK periódusát és a félperiódusát! A TCK 6 MHz-re van állítva, ha a hibakeresést FlashPro-val végzik, és 30 MHz-es maximális frekvenciára, ha a hibakeresést a FlashPro5 támogatja. Miután befejezte ezt a lépést, írja be a következő megszorításokat az SDC-be file:
   Create_clock -name { TCK } \
   • időszak TCK_PERIOD \
   • hullámforma { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] pl.ample, a következő megszorításokat alkalmazzuk egy 6 MHz-es TCK-frekvenciát használó tervezésre.
     Create_clock -name { TCK } \
   • időszak 166.67 \
   • hullámforma { 0 83.33 } \ [ get_ports { TCK } ]
5. Társítsa az összes kényszert files a Szintézis, Hely és Útvonal és Időzítés ellenőrzésével stages a Megszorításkezelő > Időzítés fülre. Ezt az SDC kapcsolódó jelölőnégyzeteinek bejelölésével teheti meg files amelyben a megszorításokat beírták

Revíziótörténet

Port neve	Szélesség	Irány	Leírás
JTAG TAP portok
TDI	1	Bemenet	Tesztadatok be. Soros adatbevitel a TAP-ról.
TCK	1	Bemenet	Teszt óra. Óraforrás a CoreJ-n belüli összes szekvenciális elemhezTAGHibakeresés.
TMS	1	Bemenet	Teszt mód kiválasztása.
TDO	1	Kimenet	Tesztadatok ki. Soros adatkimenet a TAP-ra.
TRSTB	1	Bemenet	Teszt visszaállítás. Aktív alacsony reset bemenet a TAP-ról.
JTAG Cél X portok
TGT_TDO_x	1	Bemenet	Tesztelje az adatokat az x hibakeresési célról a TAP-ra. Csatlakozzon a cél TDO porthoz.
TGT_TCK_x	1	Kimenet	Tesztelje az óra kimenetét az x célpont hibakereséséhez. A CoreJ-n belül a TCK globális, alacsony ferde hálóvá lépteti előTAGHibakeresés.
TGT_TRST_x	1	Kimenet	Aktív-magas teszt visszaállítása. Csak akkor használatos, ha TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Kimenet	Aktív-alacsony teszt visszaállítása. Csak akkor használatos, ha TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Kimenet	Teszt mód Válassza ki a kimenetet az x célpont hibakereséséhez.
TGT_TDI_x	1	Kimenet	Tesztadatok be. Soros adatbevitel az x hibakeresési célról.
UJTAG_BYPASS_TCK_x	1	Bemenet	Tesztelje az óra bemenetét az x célpont hibakereséséhez a GPIO tűről.
UJTAG_BYPASS_TMS_x	1	Bemenet	Teszt mód Válassza ki a cél x hibakereséséhez a GPIO tűről.
UJTAG_BYPASS_TDI_x	1	Bemenet	Teszt adat be, soros adat a cél x hibakereséséhez GPIO tűről.
UJTAG_BYPASS_TRSTB_x	1	Bemenet	Teszt visszaállítás. Állítsa vissza a bemenetet az x célpont hibakeresésére a GPIO tűről.
UJTAG_BYPASS_TDO_x	1	Kimenet	Tesztadatok kimenete, soros adatok az x hibakeresési célról a GPIO tűről.
SEC portok
EN_SEC	1	Bemenet	Engedélyezi a Biztonságot. Lehetővé teszi a felhasználói tervezés számára, hogy felülbírálja a TAP külső TDI és TRSTB bemenetét.Vigyázat: Legyen különösen óvatos a port csatlakoztatásakor. További részletekért lásd az alábbi megjegyzést és az Eszközprogramozást.
TDI_SEC	1	Bemenet	TDI biztonsági felülírás. Felülbírálja a TAP külső TDI bemenetét, ha az EN_SEC értéke HIGH.
TRSTB_SEC	1	Bemenet	TRSTB Biztonsági felülbírálás. Felülbírálja a TAP külső TRSTB bemenetét, ha a SEC_EN értéke HIGH.
UTRSTB	1	Kimenet	Teszt Reset Monitor
UTMS	1	Kimenet	Teszt mód Válassza a Monitor lehetőséget

A Mikrochip Webtelek

A Microchip online támogatást nyújt a mi oldalunkon keresztül webwebhely a címen www.microchip.com/. Ez webkészítésére használják az oldalt files és információk könnyen elérhetők az ügyfelek számára. A rendelkezésre álló tartalom egy része a következőket tartalmazza:

• Terméktámogatás – Adatlapok és hibák, jelentkezési megjegyzések és sample programokat, tervezési forrásokat, felhasználói kézikönyveket és hardvertámogató dokumentumokat, legújabb szoftverkiadásokat és archivált szoftvereket
• Általános műszaki támogatás – Gyakran Ismételt Kérdések (GYIK), technikai támogatási kérések, online vitacsoportok, Microchip tervezői partnerek listája
• A Microchip üzletága – Termékválasztó és rendelési útmutatók, legújabb Microchip sajtóközlemények, szemináriumok és rendezvények listája, Microchip értékesítési irodáinak, forgalmazóinak és gyári képviselőinek listája

Termékváltoztatásértesítő szolgáltatás

A Microchip termékváltoztatási értesítési szolgáltatása segít az ügyfeleknek naprakészen tartani a Microchip termékeit. Az előfizetők e-mailben értesítést kapnak, ha egy adott termékcsaláddal vagy fejlesztőeszközzel kapcsolatban változás, frissítés, átdolgozás vagy hiba történik.

A regisztrációhoz menjen a címre www.microchip.com/pcn, és kövesse az Ügyfélszolgálat regisztrációs utasításait  A Microchip termékek felhasználói több csatornán keresztül kaphatnak segítséget:

• Forgalmazó vagy képviselő
• Helyi Értékesítési Iroda
• Embedded Solutions Engineer (ESE) Technikai támogatás Az ügyfeleknek fel kell venniük a kapcsolatot forgalmazójukkal, képviselőjükkel vagy az ESE-vel támogatásért. A helyi értékesítési irodák is rendelkezésre állnak, hogy segítsenek az ügyfeleknek. Az értékesítési irodák és helyszínek listája ebben a dokumentumban található.

A technikai támogatás a következőn keresztül érhető el webwebhely a következő címen: www.microchip.com/support

Mikrochip eszközök kódvédelmi funkciója

Vegye figyelembe a Microchip eszközök kódvédelmi funkciójának alábbi részleteit:

• A Microchip termékek megfelelnek az adott Microchip Adatlapon található előírásoknak.
• A Microchip úgy gondolja, hogy termékcsaládja biztonságos, ha rendeltetésszerűen és normál körülmények között használják.
• Tisztességtelen és valószínűleg illegális módszerekkel próbálják megsérteni a Microchip eszközök kódvédelmi funkcióit. Úgy gondoljuk, hogy ezek a módszerek megkövetelik a Microchip termékek olyan használatát, amely kívül esik a Microchip adatlapjaiban foglalt működési előírásokon. A kódvédelmi funkciók megsértésére irányuló kísérletek valószínűleg nem valósíthatók meg a Microchip szellemi tulajdonjogainak megsértése nélkül.
• A Microchip minden olyan ügyféllel hajlandó együttműködni, aki aggódik kódja integritása miatt.
• Sem a Microchip, sem más félvezetőgyártó nem tudja garantálni kódja biztonságát. A kódvédelem nem jelenti azt, hogy garantáljuk a termék „törhetetlenségét”. A kódvédelem folyamatosan fejlődik. Mi a Microchipnél elkötelezettek vagyunk termékeink kódvédelmi funkcióinak folyamatos fejlesztése mellett. A Microchip kódvédelmi funkciójának feltörésére tett kísérletek sérthetik a Digital Millennium Copyright Act-t. Ha az ilyen cselekmények jogosulatlan hozzáférést tesznek lehetővé az Ön szoftveréhez vagy más, szerzői joggal védett művéhez, akkor az adott törvény értelmében jogában áll felmentésért pert indítani.

Jogi közlemény

A kiadványban található információk kizárólag a Microchip termékek tervezésére és használatára szolgálnak. Az eszközalkalmazásokkal és hasonlókkal kapcsolatos információk csak az Ön kényelmét szolgálják, és ezeket a frissítések felülírhatják. Az Ön felelőssége annak biztosítása, hogy alkalmazása megfeleljen az előírásoknak.
EZT AZ INFORMÁCIÓT A MICROCHIP „AHOGY VAN”. A MICROCHIP NEM KÉSZÍTETT KÉPZÉST
VAGY BÁRMILYEN GARANCIA, AKÁR KIFEJEZETETT VAGY BIZTOSÍTETT, ÍRÁSBAN VAGY SZÓBELI, TÖRVÉNYBEN ELŐÍRT
VAGY EGYÉBEN, AZ INFORMÁCIÓKHOZ KAPCSOLÓDÓ, BELEÉRTVE, DE NEM KIZÁRÓLAG BÁRMILYEN VÉLETESEN
GARANCIA A JOGSÉRTÉS NEM, A KERESKEDELMI KÉPESSÉGÉRE ÉS A MEGHATÁROZOTT CÉLRA VALÓ ALKALMASSÁGRA VAGY AZ ÁLLAPOTÁHOZ, MINŐSÉGÉVEL VAGY TELJESÍTMÉNYÉVEL KAPCSOLATOS GARANCIA. A MICROCHIP SEMMILYEN ESETBEN NEM VÁLLAL FELELŐSSÉGET SEMMILYEN KÖZVETETT, KÜLÖNLEGES, BÜNTETŐ, VÉLETLEN VAGY KÖVETKEZMÉNYES VESZTESÉGÉRT, SEMMILYEN KÁRÉRT, KÖLTSÉGÉRT VAGY KÖLTSÉGEKÉRT, AKÁRMIKOR KAPCSOLÓDIK AZ EGYESÜLÉS ALKALMAZÁSA VONATKOZÓ INFORMÁCIÓKHOZ VAGY AZOKHOZ \LEHETŐSÉG VAGY A KÁROK ELŐRE ELŐRELHETŐK. A TÖRVÉNY ÁLTAL ENGEDÉLYEZETT TELJES MÉRTÉKÉBEN A MICROCHIP TELJES FELELŐSSÉGE AZ INFORMÁCIÓKAL VAGY FELHASZNÁLÁSÁVAL KAPCSOLATOS ÖSSZES KÖVETELÉSRE VONATKOZÓAN NEM MEGTÖLTI A DÍJAK ÖSSZEGÉT, AMENNYIBEN VAN SZÜKSÉGES, AMELYEKET ÖN AZ MICROFORMÁTUMÉRT FIZETTE. A Microchip eszközök életfenntartó és/vagy biztonsági alkalmazásokban történő használata teljes mértékben a vevő kockázatára történik, és a vevő vállalja, hogy megvédi, kártalanítja és ártalmatlanná teszi a Microchipet az ilyen használatból eredő károk, követelések, perek vagy költségek ellen. A Microchip szellemi tulajdonjogai alapján semmilyen licencet nem adnak át, sem hallgatólagosan, sem más módon, hacsak másként nem rendelkeznek.

AMERIKA	ÁZSIA/CSENDES-óceáni térség	ÁZSIA/CSENDES-óceáni térség	EURÓPA
Vállalati Iroda2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Fax: 480-792-7277 Műszaki támogatás: www.microchip.com/support Web Cím: www.microchip.com AtlantaDuluth, GATel: 678-957-9614 Fax: 678-957-1455Austin, TXTel: 512-257-3370Boston Westborough, MA Tel: 774-760-0087Fax: 774-760-0088ChicagoItasca, ILTel: 630-285-0071 Fax: 630-285-0075DallasAddison, TXTel: 972-818-7423 Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTel: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCTel: 919-844-7510New York, NYTel: 631-435-6000San Jose, CATel: 408-735-9110Tel: 408-436-4270Kanada – TorontoTel: 905-695-1980Fax: 905-695-2078	Ausztrália – SydneyTel: 61-2-9868-6733Kína – PekingTel: 86-10-8569-7000Kína – CsengduTel: 86-28-8665-5511Kína – ChongqingTel: 86-23-8980-9588Kína – DongguanTel: 86-769-8702-9880Kína – KantonTel: 86-20-8755-8029Kína – HangzhouTel: 86-571-8792-8115Kína – Hongkong KKTTel: 852-2943-5100Kína – NanjingTel: 86-25-8473-2460Kína – QingdaoTel: 86-532-8502-7355Kína – SanghajTel: 86-21-3326-8000Kína – ShenyangTel: 86-24-2334-2829Kína – SencsenTel: 86-755-8864-2200Kína – SuzhouTel: 86-186-6233-1526Kína – VuhanTel: 86-27-5980-5300Kína – XianTel: 86-29-8833-7252Kína – XiamenTel: 86-592-2388138Kína – ZhuhaiTel: 86-756-3210040	India – BangaloreTel: 91-80-3090-4444India – ÚjdelhiTel: 91-11-4160-8631India - PuneTel: 91-20-4121-0141Japán – OszakaTel: 81-6-6152-7160Japán – TokióTel: 81-3-6880-3770Korea – DaeguTel: 82-53-744-4301Korea – SzöulTel: 82-2-554-7200Malajzia – Kuala LumpurTel: 60-3-7651-7906Malajzia – PenangTel: 60-4-227-8870Fülöp-szigetek – ManilaTel: 63-2-634-9065SzingapúrTel: 65-6334-8870Tajvan – Hsin ChuTel: 886-3-577-8366Tajvan – KaohsiungTel: 886-7-213-7830Tajvan – TaipeiTel: 886-2-2508-8600Thaiföld – BangkokTel: 66-2-694-1351Vietnam – Ho Si MinhTel: 84-28-5448-2100	Ausztria – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Dánia – KoppenhágaTel: 45-4485-5910Fax: 45-4485-2829Finnország – EspooTel: 358-9-4520-820Franciaország – PárizsTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Németország – GarchingTel: 49-8931-9700Németország – HaanTel: 49-2129-3766400Németország – HeilbronnTel: 49-7131-72400Németország – KarlsruheTel: 49-721-625370Németország – MünchenTel: 49-89-627-144-0Fax: 49-89-627-144-44Németország – RosenheimTel: 49-8031-354-560Izrael – Ra'ananaTel: 972-9-744-7705Olaszország – MilánóTel: 39-0331-742611Fax: 39-0331-466781Olaszország – PadovaTel: 39-049-7625286Hollandia – DrunenTel: 31-416-690399Fax: 31-416-690340Norvégia – TrondheimTel: 47-72884388Lengyelország – VarsóTel: 48-22-3325737Románia – BukarestTel: 40-21-407-87-50Spanyolország – MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Svédország – GothenbergTel: 46-31-704-60-40Svédország – StockholmTel: 46-8-5090-4654Egyesült Királyság – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Dokumentumok / Források

Microchip technológia CoreJTAGHibakeresési processzorok [pdf] Felhasználói útmutató CoreJTAGHibakeresési processzorok, CoreJTAGHibakeresés, processzorok

Hivatkozások

• Felhasználói kézikönyv