Microchip Technology Core JTAG Debug Processors -käyttöopas

Johdanto

Core JTAG Debug v4.0 helpottaa Joint Test Action Groupin (JTAG) yhteensopivat pehmeäydinprosessorit JTAG TAP- tai General Purpose Input/Output (GPIO) -nastat virheenkorjausta varten. Tämä IP-ydin helpottaa enintään 16 pehmeäydinprosessorin virheenkorjausta yhdessä laitteessa ja tukee myös prosessorien virheenkorjausta neljässä erillisessä laitteessa GPIO:n kautta.

Ominaisuudet

CoreJTAGDebugilla on seuraavat keskeiset ominaisuudet:

• Antaa kankaan pääsyn JTAG käyttöliittymä JTAG TAP
• Antaa kankaan pääsyn JTAG käyttöliittymä GPIO-nastojen kautta.
• Konfiguroi IR-koodin tuen JTAG tunnelointi.
• Tukee useiden laitteiden yhdistämistä JTAG TAP
• Tukee usean prosessorin virheenkorjausta.
• Edistää erillisiä kello- ja nollaussignaaleja matalan vinon reititysresursseille.
• Tukee sekä aktiivinen-matala että aktiivinen-korkea tavoitteen nollaus.
• Tukee JTAG Security Monitor Interface (UJTAG_SEC) PolarFire-laitteille.

Ydinversio
Tämä asiakirja koskee CoreJ:täTAGDebug v4.0

Tuetut perheet

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLU
• IGLOOe/+

Laitteen käyttö ja suorituskyky

Tuettujen laiteperheiden käyttö- ja suorituskykytiedot on lueteltu seuraavassa taulukossa. Tässä taulukossa luetellut tiedot ovat vain suuntaa-antavia. Laitteen yleinen käyttöaste ja ytimen suorituskyky riippuu järjestelmästä.
Taulukko 1. Laitteen käyttö ja suorituskyky

Perhe	Laatat peräkkäin	Kombinatorinen	Kokonais	Käyttö Laite	% yhteensä	Suorituskyky (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLU	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Huomautus: Tämän taulukon tiedot on saatu käyttämällä Verilog RTL:ää tyypillisillä synteesi- ja asetteluasetuksilla -1 osissa. Ylätason parametrit tai yleiset ominaisuudet jätettiin oletusasetuksiin.

Toiminnallinen kuvaus

CoreJTAGDebug käyttää UJ:taTAG kova makro, joka tarjoaa pääsyn JTAG käyttöliittymä FPGA-kankaasta. UJTAG kova makro helpottaa liittämistä MSS- tai ASIC TAP -ohjaimen lähtöön kankaasta. Vain yksi esimerkki UJ:staTAG makro on sallittu kankaassa.
Kuva 1-1. CoreJTAGVirheenkorjauslohkokaavio

CoreJTAGDebug sisältää uj_j:n ilmentymäntag tunneliohjain, joka toteuttaa JTAG tunneliohjain helpottaa JTAG tunnelointi FlashPro-ohjelmoijan ja kohdeohjelmistoprosessorin välillä. Softcore-prosessori on kytketty erillisen FPGA:n JTAG liitäntänastat. IR-skannaukset JTAG käyttöliittymät eivät ole käytettävissä FPGA-kankaassa. Siksi tunneliprotokollaa tarvitaan helpottamaan IR- ja DR-skannauksia virheenkorjauskohteeseen, joka tukee alan standardia J.TAG käyttöliittymä. Tunneliohjain dekoodaa DR-skannauksena siirretyn tunnelipaketin ja muodostaa tuloksena IR- tai DR-skannauksen tunnelipaketin sisällön ja UIREG:n kautta toimitetun IR-rekisterin sisällön perusteella. Tunneliohjain myös dekoodaa tunnelipaketin, kun IR-rekisterin sisältö vastaa sen IR-koodia.

Kuva 1-2. Tunnelipakettiprotokolla

Konfigurointiparametri määrittää tunneliohjaimen käyttämän IR-koodin. Useiden softcore-prosessorien virheenkorjauksen helpottamiseksi yhden mallin sisällä luotujen tunneliohjainten määrä on konfiguroitavissa välillä 1-16, jolloin saadaan J.TAG yhteensopiva käyttöliittymä jokaiselle kohdeprosessorille. Kukin näistä kohdeprosessoreista on osoitettavissa yksilöivän IR-koodin avulla, joka on asetettu instantiointihetkellä.

CLKINT- tai BFR-puskuri instantoidaan kunkin kohdeprosessorin virheenkorjausrajapinnan TGT_TCK-riville.

URSTB-linja UJ:staTAG makro (TRSTTB) on korotettu maailmanlaajuiseksi resurssiksi CoreJ:ssäTAGDebug. Valinnainen invertteri on sijoitettu CoreJ:n TGT_TRST-linjalleTAGVirheenkorjaus, kun haluat yhteyden virheenkorjauskohteeseen, jonka odotetaan sitten olevan yhteydessä aktiivisen korkean nollauslähteeseen. Se määritetään, kun oletetaan, että saapuva TRSTB-signaali JTAG TAP on aktiivinen matala. Jos tämä kokoonpano vaatii yhden tai useamman virheenkorjauskohteen, ylimääräinen yleinen reititysresurssi kulutetaan.

URSTB-linja UJ:staTAG makro (TRSTTB) on korotettu maailmanlaajuiseksi resurssiksi CoreJ:ssäTAGDebug. Valinnainen invertteri on sijoitettu CoreJ:n TGT_TRST-linjalleTAGVirheenkorjaus, kun haluat yhteyden virheenkorjauskohteeseen, jonka odotetaan sitten olevan yhteydessä aktiivisen korkean nollauslähteeseen. Se määritetään, kun oletetaan, että saapuva TRSTB-signaali JTAG TAP on aktiivinen matala. TGT_TRSTN on oletusarvoinen aktiivinen alhainen lähtö virheenkorjauskohteelle. Jos tämä kokoonpano vaatii yhden tai useamman virheenkorjauskohteen, ylimääräinen yleinen reititysresurssi kulutetaan.

Kuva 1-3. CoreJTAGVirheenkorjaus sarjatiedot ja kello

Laitteen ketjuttaminen

Katso FPGA-ohjelmoinnin käyttöoppaista tiettyä kehityskorttia tai -perhettä. Kukin kehityslautakunta voi toimia eri volyymillatages, ja voit tarkistaa, onko se mahdollista heidän kehitysalustoillaan. Jos käytät useita kehityslevyjä, varmista, että niillä on yhteinen perusta.

FlashPro Headerin kautta
Tukeaksesi useiden laitteiden ketjuttamista kankaaseen käyttämällä FlashPro-otsikkoa, useita uj_j-esiintymiätag vaaditaan. Tämä ytimen versio tarjoaa pääsyn enintään 16 ytimeen ilman, että uj_j-koodia manuaalisesti luodaantag. Jokaisella ytimellä on ainutlaatuinen IR-koodi (0x55 - 0x64), joka tarjoaa pääsyn tiettyyn ID-koodia vastaavaan ytimeen.

Kuva 1-4. Useita prosessoreita yhdessä laitteessa Yksi laite

CoreJ:n käyttäminenTAGVirheenkorjaus useissa laitteissa, yhdestä laitteista on tultava isäntä. Tämä laite sisältää CoreJ:nTAGDebug-ydin. Jokainen prosessori kytketään sitten seuraavasti:
Kuva 1-5. Useita prosessoreita kahdessa laitteessa

Jos haluat korjata toisen levyn ytimen, JTAG signaalit CoreJ:stäTAGVirheenkorjaus on ylennetty SmartDesignin huipputason pinsseiksi. Nämä yhdistetään sitten JTAG signaalit suoraan prosessoriin.
Huomautus: CoreJTAGDebug, toisessa levysuunnittelussa, on valinnainen Huomaa, että UJ_JTAG makroa ja FlashPro-otsikkoa ei käytetä toisen levyn suunnittelussa.

Valitse prosessori virheenkorjausta varten SoftConsolessa napsauttamalla virheenkorjausasetuksia ja napsauttamalla sitten Debugger-välilehteä.

Seuraavassa kuvassa näkyvä komento suoritetaan.

Kuva 1-6. Debuggerin asetukset UJ_JTAG_IRCODE

UJ_JTAG_IRCODE voidaan muuttaa sen mukaan, minkä prosessorin virheenkorjaus suoritetaan. esimample: suorittimen virheenkorjaus Laitteessa 0, UJ_JTAG_IRCODE voidaan asettaa arvoon 0x55 tai 0x56.

GPIO:n kautta
Viankorjaus GPIO:n kautta parametrilla UJTAG _BYPASS on valittu. Yksi ja neljä ydintä voidaan korjata GPIO-otsikoiden tai nastajen kautta. Jos haluat suorittaa virheenkorjausistunnon käyttämällä GPIO:ita SoftConsole v5.3:sta tai uudemmasta, debug Configuration on määritettävä seuraavasti:
Kuva 1-7. Debuggerin konfigurointi GPIO

Huomautus: Jos suoritat virheenkorjausta GPIO:n kautta, et voi suorittaa prosessorin virheenkorjausta samanaikaisesti kehityslevyjen FlashPro Headerin tai Embedded FlashPro5:n kautta. esimample: FlashPro Header tai Embedded FlashPro5 ovat saatavilla helpottamaan virheenkorjausta Identifyn tai SmartDebugin avulla.
Kuva 1-8. Virheenkorjaus GPIO-pinnillä

Laitteen ketjuttaminen GPIO-pinssien kautta
Tukeaksesi useiden laitteiden ketjuttamista GPIO:n kautta, UJTAG_BYPASS-parametri on valittava. Sitten TCK-, TMS- ja TRSTb-signaalit voidaan siirtää huipputason portteihin. Kaikissa kohdeprosessoreissa on TCK, TMS ja TRSTb. Näitä ei näytetä alla.
Kuva 1-9. Laitteen ketjuttaminen GPIO-pinnien kautta

Perus JTAG ketjussa, prosessorin TDO muodostaa yhteyden toisen prosessorin TDI:hen ja jatkuu, kunnes kaikki prosessorit on ketjutettu tällä tavalla. Ensimmäisen prosessorin TDI ja viimeisen prosessorin TDO yhdistetään JTAG ohjelmoija ketjuttaa kaikki prosessorit. JTAG prosessorien signaalit reititetään CoreJ:henTAGDebug, jossa ne voidaan ketjuttaa. Jos ketjutus useiden laitteiden välillä on valmis, laite, jossa on CoreJTAGDebugista tulee päälaite.

GPIO-virheenkorjausskenaariossa, jossa IR-koodia ei ole allokoitu jokaiselle prosessorille, muokatun OpenOCD-komentosarjan avulla valitaan, minkä laitteen virheenkorjaus suoritetaan. OpenOCD-komentosarjaa muokataan valitsemaan, minkä laitteen virheenkorjaus tehdään. Mi-V-mallissa file löytyy SoftConsole-asennuspaikasta, hakemistosta openocd/scripts/board/microsemi-riscv.cfg. Muille prosessoreille files löytyvät samasta openocd-paikasta.
Huomautus:  Myös Debug Configuration -asetukset on päivitettävä, jos file nimetään uudelleen

Kuva 1-10. Debug-määritykset

Avaa username-riscv-gpio-chain.cfg, seuraava on esimampmitä pitää nähdä:

Kuva 1-11. MIV-kokoonpano File

Seuraavat asetukset toimivat yksittäisen laitteen virheenkorjauksessa GPIO:n kautta. Ketjun virheenkorjausta varten on lisättävä lisäkomentoja, jotta laitteet, joita ei tehdä virheenkorjausta, asetetaan ohitustilaan.

Kahdelle ketjussa olevalle prosessorille seuraavat sample-komento suoritetaan:

Tämä mahdollistaa Target softcore Processor 1:n virheenkorjauksen asettamalla Target softcore Processor 0:n ohitustilaan. Target softcore Processor 0:n virheenkorjaukseen käytetään seuraavaa komentoa:

Huomautus:  Ainoa ero näiden kahden kokoonpanon välillä on lähde, joka kutsuu Microsemi RISCV -kokoonpanoa file (microsemi-riscv.cfg) joko tulee ensin, kun virheenkorjaus Target softcore Processor 0, tai toinen, kun virheenkorjaus Target Softcore Processor 1. Jos ketjussa on enemmän kuin kaksi laitetta, lisää jtag newtaps on lisätty. esimample, jos ketjussa on kolme prosessoria, käytetään seuraavaa komentoa:

Kuva 1-12. esimampdebug-järjestelmä

Käyttöliittymä

Seuraavissa osissa käsitellään käyttöliittymään liittyviä tietoja.

Konfigurointiparametrit

CoreJ:n konfigurointivaihtoehdotTAGVirheenkorjaus on kuvattu seuraavassa taulukossa. Jos vaaditaan jokin muu kuin oletusasetus, käytä SmartDesignin Konfigurointi-valintaikkunaa valitaksesi määritettäville asetuksille sopivat arvot.
Taulukko 2-1. CoreJTAGDebug-määritysasetukset

Nimi	Kelvollinen alue	Oletus	Kuvaus
NUM_DEBUG_TGTS	1-16	1	FlashPron kautta käytettävissä olevien virheenkorjauskohteiden määrä (UJTAG_DEBUG = 0) on 1-16. GPIO:n kautta käytettävissä olevien virheenkorjauskohteiden määrä (UJTAG_DEBUG = 1) on 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR-koodi, yksi virheenkorjauskohdetta kohden. Määritetyn arvon on oltava yksilöllinen tälle virheenkorjauskohteelle. Tähän virheenkorjauskohdeliitäntään liittyvä tunneliohjain ohjaa vain TDO:ta ja ohjaa kohdedebug-liitäntää, kun IR-rekisterin sisältö vastaa tätä IR-koodia.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x-lähtö on kytketty UJ:n aktiivisen ja matalan URSTB-lähdön globaaliin muotoonTAG makro.1: TGT_TRST-lähtö on kytketty sisäisesti UJ:n aktiivisen ja matalan URSTB-lähdön globaaliin käänteiseen muotoonTAG makro. Ylimääräinen globaali reititysresurssi kuluu, jos tämän parametrin arvoksi on asetettu 1 mille tahansa virheenkorjauskohteelle.
UJTAG_OHITTAA	0-1	0	0: GPIO Debug on poissa käytöstä, Debug on saatavilla FlashPro Headerin tai Embedded FlashPro5.1:n kautta: GPIO Debug on käytössä, Debug on käytettävissä käyttäjän valitsemien GPIO-nastojen kautta.Huomautus:  Kun virheenkorjaus tehdään GPIO:n kautta, seuraava debug-komento suoritetaan SoftConsole-virheenkorjausasetuksissa: "—komento "set FPGA_TAP N"".
UJTAG_SEC_FI	0-1	0	0: UJTAG makro on valittuna, jos UJTAG_BYPASS = 0. 1: UJTAG_SEC-makro on valittu, jos UJTAG_BYPASS= 0.Huomautus:  Tämä parametri koskee vain PolarFirea. Eli PERHE = 26.

Signaalien kuvaukset
Seuraavassa taulukossa on lueteltu CoreJ:n signaalikuvauksetTAGDebug.
Taulukko 2-2. CoreJTAGI/O-signaalien virheenkorjaus

Nimi	Kelvollinen alue	Oletus	Kuvaus
NUM_DEBUG_TGTS	1-16	1	FlashPron kautta käytettävissä olevien virheenkorjauskohteiden määrä (UJTAG_DEBUG = 0) on 1-16. GPIO:n kautta käytettävissä olevien virheenkorjauskohteiden määrä (UJTAG_DEBUG = 1) on 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR-koodi, yksi virheenkorjauskohdetta kohden. Määritetyn arvon on oltava yksilöllinen tälle virheenkorjauskohteelle. Tähän virheenkorjauskohdeliitäntään liittyvä tunneliohjain ohjaa vain TDO:ta ja ohjaa kohdedebug-liitäntää, kun IR-rekisterin sisältö vastaa tätä IR-koodia.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x-lähtö on kytketty UJ:n aktiivisen ja matalan URSTB-lähdön globaaliin muotoonTAG makro.1: TGT_TRST-lähtö on kytketty sisäisesti UJ:n aktiivisen ja matalan URSTB-lähdön globaaliin käänteiseen muotoonTAG makro. Ylimääräinen globaali reititysresurssi kuluu, jos tämän parametrin arvoksi on asetettu 1 mille tahansa virheenkorjauskohteelle.
UJTAG_OHITTAA	0-1	0	0: GPIO Debug on poissa käytöstä, Debug on saatavilla FlashPro Headerin tai Embedded FlashPro5.1:n kautta: GPIO Debug on käytössä, Debug on käytettävissä käyttäjän valitsemien GPIO-nastojen kautta.Huomautus:  Kun virheenkorjaus tehdään GPIO:n kautta, seuraava debug-komento suoritetaan SoftConsole-virheenkorjausasetuksissa: "—komento "set FPGA_TAP N"".
UJTAG_SEC_FI	0-1	0	0: UJTAG makro on valittuna, jos UJTAG_BYPASS = 0. 1: UJTAG_SEC-makro on valittu, jos UJTAG_BYPASS= 0.Huomautus:  Tämä parametri koskee vain PolarFirea. Eli PERHE = 26.

Huomautuksia:

• Kaikki signaalit JTAG Yllä oleva TAP-porttiluettelo on ylennettava SmartDesignin huipputason portteihin.
• SEC-portit ovat käytettävissä vain UJ:ssaTAG_SEC_EN on käytössä CoreJ:n kauttaTAGDebug-määritysten graafinen käyttöliittymä.
• Ole erityisen varovainen liittäessäsi EN_SEC-tuloa. Jos EN_SEC ylennetään ylimmän tason portiksi (laitteen tulonasta), sinun on käytettävä I/O-tilojen konfigurointia J:n aikana.TAG Ohjelmasuunnittelun ohjelmointiosio Libero-vuossa ja varmista, että EN_SEC-portin I/0-tila (vain lähtö) on asetettu arvoon 1.

Rekisteröi kartta ja kuvaukset

CoreJ:lle ei ole rekistereitäTAGDebug.

Tool Flow

Seuraavissa osissa käsitellään työkaluvirtaan liittyviä tietoja.

Lisenssi

Tämän IP-ytimen käyttäminen Libero SoC:n kanssa ei vaadi lisenssiä.

RTL
Täydellinen RTL-koodi toimitetaan ytimelle ja testipenkeille, mikä mahdollistaa ytimen ilmentämisen SmartDesignilla. Simulointi, synteesi ja asettelu voidaan suorittaa Libero SoC:ssa.

SmartDesign
Example instantoitu view CoreJTAGViankorjaus näkyy seuraavassa kuvassa. Lisätietoja SmartDesignin käyttämisestä ytimien luomiseen ja luomiseen on DirectCoren käyttäminen Libero® SoC -käyttöoppaassa.
Kuva 4-1. SmartDesign CoreJTAGDebug-instanssi View käyttäen JTAG Otsikko

Kuva 4-2. SmartDesign CoreJTAGVirheenkorjausinstanssi GPIO-pinssien avulla

CoreJ:n määrittäminenTAGVirheenkorjaus SmartDesignissa

Ydin konfiguroidaan SmartDesignin konfigurointigraafisen käyttöliittymän avulla. ExampGUI:n le on esitetty seuraavassa kuvassa.
Kuva 4-3. CoreJ:n määrittäminenTAGVirheenkorjaus SmartDesignissa

PolarFire, UJTAG_SEC valitsee UJ:nTAG_SEC-makro UJ:n sijaanTAG makro, kun UJTAG_BYPASS on poistettu käytöstä. Se jätetään huomioimatta kaikkien muiden perheiden kohdalla.
Virheenkorjauskohteiden määrä on konfiguroitavissa jopa 16 virheenkorjauskohteeseen UJ:n kanssaTAG_BYPASS poistettu käytöstä ja enintään 4 virheenkorjauskohdetta UJ:n kanssaTAG_BYPASS käytössä.
UJTAG_BYPASS valitsee virheenkorjauksen UJ:n kauttaTAG ja FlashPro-otsikko ja virheenkorjaus GPIO-nastajen kautta.
Kohdenumero IR-koodi on JTAG Virheenkorjauskohteelle annettu IR-koodi. Tämän on oltava yksilöllinen arvo määritetyllä alueella Taulukko 2-1.

Simulointivirrat

CoreJ:n mukana toimitetaan käyttäjän testipenkkiTAGDebug. Simulaatioiden suorittaminen:

1. Valitse SmartDesignissa käyttäjän testipenkkikulku.
2. Napsauta Luo-ruudussa Tallenna ja luo. Valitse käyttäjän testipenkki Core Configuration GUI:sta.

Kun SmartDesign luo Libero-projektin, se asentaa käyttäjän testipenkin files. Käyttäjän testipenkin suorittaminen:

1. Aseta suunnittelun juuriksi CoreJTAGVirheenkorjaus ilmentymä Liberon suunnitteluhierarkiaruudussa.
2. Napsauta Libero Design Flow -ikkunassa Verify Pre-Synthesized Design > Simulation. Tämä käynnistää ModelSimin ja suorittaa simulaation automaattisesti.

Synteesi Liberossa

Synteesin suorittaminen:

1. Syntetisoi ydin napsauttamalla Synthesize-kuvaketta Libero SoC Design Flow -ikkunassa. Vaihtoehtoisesti napsauta hiiren kakkospainikkeella Synthesize-vaihtoehtoa Design Flow -ikkunassa ja valitse Avaa interaktiivisesti. Synteesi-ikkunassa näkyy Synplify®-projekti.
2. Napsauta Suorita-kuvaketta.
   Huomautus: RTG4:ssä on tapahtumatransientista (SET) lievennetty varoitus, joka voidaan jättää huomiotta, koska tätä IP-osoitetta käytetään vain kehitystarkoituksiin, eikä sitä aiota käyttää säteilyympäristössä.

Paikka ja reitti Liberossa

Kun synteesi on valmis, napsauta Libero SoC:n Place and Route -kuvaketta aloittaaksesi sijoitusprosessin.

Laitteen ohjelmointi

Jos UJAG_SEC-ominaisuutta käytetään ja EN_SEC ylennetään ylimmän tason porttiin (laitteen tulonasta), sinun on käytettävä I/O-tilojen konfigurointia J:n aikana.TAG Ohjelmasuunnittelun ohjelmointiosio Libero-vuossa ja varmista, että EN_SEC-portin I/0-tila (vain lähtö) on asetettu arvoon 1.

Tämä kokoonpano on välttämätön pääsyn ylläpitämiseen JTAG portti laitteen uudelleenohjelmointia varten, koska määritetty BSR (Boundary Scan Register) -arvo ohittaa kaikki ulkoiset logiikkatasot EN_SEC:ssä uudelleenohjelmoinnin aikana.

Järjestelmän integrointi

Seuraavissa osioissa käsitellään järjestelmäintegraatioon liittyviä tietoja.

Järjestelmätason suunnittelu IGLOO2/RTG4:lle

Seuraava kuva näyttää suunnitteluvaatimukset J:n suorittamiseksiTAG softcore-prosessorin virheenkorjaus, joka sijaitsee kankaassa SoftConsolesta JTAG liitäntä IGLOO2- ja RTG4-laitteille.
Kuva 5-1. RTG4/IGLOO2 JTAG Debug-suunnittelu

Järjestelmätason suunnittelu SmartFusion2:lle

Seuraava kuva näyttää suunnitteluvaatimukset J:n suorittamiseksiTAG softcore-prosessorin virheenkorjaus, joka sijaitsee kankaassa SoftConsolesta JTAG käyttöliittymä SmartFusion2-laitteille.
Kuva 5-2. SmartFusion2 JTAG Debug-suunnittelu

UJTAG_SEC

PolarFire-laitteiden osalta tämä versio antaa käyttäjälle mahdollisuuden valita UJ:n välilläTAG ja UJTAG_SEC, UJTAGGUI-parametria _SEC_EN käytetään valitsemaan haluamasi.

Seuraavassa kuvassa on yksinkertainen kaavio, joka esittää UJ:n fyysisiä rajapintojaTAG/UJTAG_SEC PolarFiressä.

Kuva 5-3. PolarFire UJTAG_SEC-makro

Suunnittelun rajoitukset

Suunnittelut CoreJ:lläTAGVirheenkorjaus edellyttää, että sovellus noudattaa suunnittelukulun rajoituksia, jotta ajoitusanalyysiä voidaan käyttää TCK-kelloalueella.

Voit lisätä rajoituksia seuraavasti:

1. Jos Libero v11.7 tai uudempi Enhanced Constraint -kulku on käytössä, kaksoisnapsauta DesignFlow-ikkunassa Rajoitukset > Hallitse rajoituksia ja napsauta Ajoitus-välilehteä.
2. Napsauta Constraint Manager -ikkunan Ajoitus-välilehdellä Uusi luodaksesi uuden SDC:n file, ja nimeä file. Suunnittelurajoitukset sisältävät kellolähteen rajoitukset, jotka voidaan syöttää tähän tyhjään SDC:hen file.
3. Jos käytetään klassista rajoitusvirtaa Libero v11.7:ssä tai uudemmassa, napsauta hiiren kakkospainikkeella Suunnittelun kulku -ikkunassa Luo rajoitukset > Ajoitusrajoitus ja napsauta sitten Luo uusi rajoite. Se luo uuden SDC:n file. Suunnittelurajoitukset sisältävät kellolähteen rajoitukset, jotka syötetään tähän tyhjään SDC:hen file.
4. Laske TCK-jakso ja puolijakso. TCK on asetettu 6 MHz:iin, kun virheenkorjaus tehdään FlashProlla, ja se on asetettu maksimitaajuudelle 30 MHz, kun FlashPro5 tukee virheenkorjausta. Kun olet suorittanut tämän vaiheen, kirjoita seuraavat rajoitukset SDC:hen file:
   luo_kello -nimi { TCK } \
   • jakso TCK_PERIOD \
   • aaltomuoto { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Esim.ample, seuraavia rajoituksia sovelletaan rakenteeseen, joka käyttää 6 MHz TCK-taajuutta.
     luo_kello -nimi { TCK } \
   • kausi 166.67 \
   • aaltomuoto { 0 83.33 } \ [ get_ports { TCK } ]
5. Yhdistä kaikki rajoitukset files synteesi-, paikka-ja-reitti- ja ajoitusvarmennusten kanssatages Rajoitusten hallinta > Ajoitus-välilehti. Tämä tehdään valitsemalla SDC:n vastaavat valintaruudut files, johon rajoitukset syötettiin

Versiohistoria

Portin nimi	Leveys	Suunta	Kuvaus
JTAG TAP-portit
TDI	1	Syöte	Testitiedot sisään. Sarjadatan syöttö TAP:sta.
TCK	1	Syöte	Testi kello. Kellon lähde kaikkiin CoreJ:n peräkkäisiin elementteihinTAGDebug.
TMS	1	Syöte	Testitilan valinta.
TDO	1	Lähtö	Testitiedot ulos. Sarjadatan lähtö TAP:iin.
TRSTB	1	Syöte	Test Reset. Aktiivinen alhainen nollaustulo TAP:sta.
JTAG Kohde X -portit
TGT_TDO_x	1	Syöte	Testaa tiedot virheenkorjauskohteesta x TAP:iin. Yhdistä kohde-TDO-porttiin.
TGT_TCK_x	1	Lähtö	Testaa kellon lähtö virheenkorjauskohteeseen x. CoreJ:n sisällä TCK:ta edistetään globaaliksi, matalan vinoverkkoksiTAGDebug.
TGT_TRST_x	1	Lähtö	Active-High Test Reset. Käytetään vain, kun TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Lähtö	Active-Low Test Reset. Käytetään vain, kun TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Lähtö	Testitila Valitse kohde x-virheenkorjauslähtö.
TGT_TDI_x	1	Lähtö	Testitiedot sisään. Sarjadatan syöttö virheenkorjauskohteesta x.
UJTAG_BYPASS_TCK_x	1	Syöte	Testaa kellotuloa kohteen x virheenkorjaukseen GPIO-nastasta.
UJTAG_BYPASS_TMS_x	1	Syöte	Testitila Valitse kohde x-virheenkorjaus GPIO-nastasta.
UJTAG_BYPASS_TDI_x	1	Syöte	Testitiedot sisään, sarjatiedot kohteen x virheenkorjaukseen GPIO-nastasta.
UJTAG_BYPASS_TRSTB_x	1	Syöte	Test Reset. Palauta tulo virheenkorjauskohteeseen x GPIO-nastasta.
UJTAG_BYPASS_TDO_x	1	Lähtö	Testitiedot ulos, sarjatiedot virheenkorjauskohteesta x GPIO-nastasta.
SEC-portit
FI_SEC	1	Syöte	Ottaa käyttöön suojauksen. Mahdollistaa käyttäjän suunnittelun ohittaa ulkoisen TDI- ja TRSTB-tulon TAP:iin.Varoitus: Ole erityisen varovainen liittäessäsi tätä porttia. Katso lisätietoja alla olevasta huomautuksesta ja Laitteen ohjelmoinnista.
TDI_SEC	1	Syöte	TDI-suojauksen ohitus. Ohittaa ulkoisen TDI-tulon TAP:iin, kun EN_SEC on KORKEA.
TRSTB_SEC	1	Syöte	TRSTB Suojauksen ohitus. Ohittaa ulkoisen TRSTB-tulon TAP:iin, kun SEC_EN on HIGH.
UTRSTB	1	Lähtö	Testaa Reset Monitor
UTMS	1	Lähtö	Testitila Valitse näyttö

Mikrosiru Websivusto

Microchip tarjoaa online-tukea meidän kauttamme websivusto osoitteessa www.microchip.com/. Tämä websivustoa käytetään tekemiseen files ja tiedot ovat helposti asiakkaiden saatavilla. Osa saatavilla olevasta sisällöstä sisältää:

• Tuotetuki – Tekniset tiedot ja errata, hakemustiedot ja sample ohjelmat, suunnitteluresurssit, käyttöoppaat ja laitteistotukiasiakirjat, uusimmat ohjelmistojulkaisut ja arkistoidut ohjelmistot
• Yleinen tekninen tuki – Usein kysytyt kysymykset (FAQ), teknisen tuen pyynnöt, online-keskusteluryhmät, Microchip-suunnittelukumppaniohjelman jäsenluettelo
• Microchipin liiketoiminta – Tuotevalitsin ja tilausoppaat, viimeisimmät Microchipin lehdistötiedotteet, luettelot seminaareista ja tapahtumista, luettelot Microchipin myyntikonttoreista, jakelijoista ja tehtaiden edustajista

Tuotemuutosilmoituspalvelu

Microchipin tuotemuutosilmoituspalvelu auttaa pitämään asiakkaat ajan tasalla Microchip-tuotteista. Tilaajat saavat sähköposti-ilmoituksen aina, kun tiettyyn kiinnostavaan tuoteperheeseen tai kehitystyökaluun liittyy muutoksia, päivityksiä, tarkistuksia tai virheitä.

Rekisteröityäksesi mene osoitteeseen www.microchip.com/pcn ja seuraa rekisteröitymisohjeita Asiakastuki  Microchip-tuotteiden käyttäjät voivat saada apua useiden kanavien kautta:

• Jakelija tai edustaja
• Paikallinen myyntitoimisto
• Embedded Solutions Engineer (ESE) tekninen tuki Asiakkaiden tulee ottaa yhteyttä jakelijaansa, edustajaansa tai ESE:hen tukeakseen. Paikalliset myyntitoimistot ovat myös käytettävissä auttamaan asiakkaita. Luettelo myyntikonttoreista ja toimipaikoista on tässä asiakirjassa.

Tekninen tuki on saatavilla osoitteessa websivusto osoitteessa: www.microchip.com/support

Mikrosirulaitteiden koodisuojausominaisuus

Huomaa seuraavat Microchip-laitteiden koodisuojausominaisuuden tiedot:

• Mikrosirutuotteet täyttävät niiden tietyn Microchip Data Sheet -tiedot.
• Microchip uskoo, että sen tuoteperhe on turvallinen, kun sitä käytetään tarkoitetulla tavalla ja normaaleissa olosuhteissa.
• Microchip-laitteiden koodisuojausominaisuuksia yritetään rikkoa epärehellisillä ja mahdollisesti laittomilla menetelmillä. Uskomme, että nämä menetelmät edellyttävät Microchip-tuotteiden käyttöä tavalla, joka poikkeaa Microchipin tuoteselosteista. Yrityksiä rikkoa näitä koodin suojausominaisuuksia ei todennäköisesti voida suorittaa rikkomatta Microchipin immateriaalioikeuksia.
• Microchip on valmis työskentelemään jokaisen asiakkaan kanssa, joka on huolissaan sen koodin eheydestä.
• Microchip tai mikään muu puolijohdevalmistaja ei voi taata koodinsa turvallisuutta. Koodisuojaus ei tarkoita, että takaamme tuotteen "rikkoutumattomuuden". Koodisuojaus kehittyy jatkuvasti. Me Microchipillä olemme sitoutuneet parantamaan jatkuvasti tuotteidemme koodisuojausominaisuuksia. Yritykset murtaa Microchipin koodin suojausominaisuus voivat olla Digital Millennium Copyright Act -lain vastaisia. Jos tällaiset toimet sallivat luvattoman pääsyn ohjelmistoosi tai muuhun tekijänoikeudella suojattuun teokseen, sinulla voi olla oikeus haastaa oikeudellinen korvaus tämän lain mukaisesti.

Oikeudellinen huomautus

Tämän julkaisun sisältämät tiedot on tarkoitettu yksinomaan Microchip-tuotteiden suunnitteluun ja käyttöön. Laitesovelluksia ja vastaavia koskevat tiedot tarjotaan vain avuksesi, ja päivitykset voivat korvata ne. Sinun vastuullasi on varmistaa, että hakemuksesi vastaa vaatimuksiasi.
NÄMÄ TIEDOT TOIMITTAA MICROSIRU "SELLAISENAAN". MIKROSIRU EI OLE ESITYSTÄ
TAI MINKÄÄN LAISET TAKUUT, JOKA NIMENOMAINEN TAI OLUETTU, KIRJALLISET TAI SUULLISET, LAKISÄÄTEISET
TAI MUUTOIN LIITTYEN TIETOJEN MUKAAN MUKAAN MUKAAN MUKAAN EI RAJOITETTUIHIN
TAKUUT LOKKOMUKSESTA, KAUPPAAJAN KYKYISTÄ JA SOVELTUVUUDESTA TIETTYYN TARKOITUKSEEN TAI SEN KUNTOON, LAATUUN TAI SUORITUKSEEN LIITTYVÄT TAKUUT. MIKROSIRU EI OLE MISSÄÄN TAPAUKSESSA VASTUUSSA MISTÄÄN EPÄSUORISTA, ERITYISISTÄ, RANGAISTUKSISTA, SATUNNAISISTA TAI SEURANTAISISTA MENETYKSISTÄ, VAHINGOISTA, KUSTANNUKSISTA TAI KUSTANNUKSISTA, MISSÄÄN LIITTYVÄT TIETOIHIN TAI SEN KÄYTTÖÖN, JOS KÄYTTÖÖN, \MAHDOLLISUUS TAI VAHINGOT OVAT ODOTEttavia. MICROSIRUN KOKONAISVASTUU KAIKISTA TIETOJEN TAI SEN KÄYTTÖÖN LIITTYVIEN VAATIMUSTEN TÄYDELLISESTI LAIN SALLITTAMASSA SUORITTAESSA EI OLE YLITTÄÄ MAKSUT, JOTKA MAKSUTAAN MICROCHIPISTA. Microchip-laitteiden käyttö elämää ylläpitävissä ja/tai turvallisuussovelluksissa on täysin ostajan omalla vastuulla, ja ostaja sitoutuu puolustamaan, korvaamaan ja pitämään Microchipiä vaarattomana kaikilta tällaisesta käytöstä aiheutuvilta vahingoilta, vaatimuksilta, kanteilta tai kuluilta. Microchipin immateriaalioikeuksilla ei välitetä lisenssejä, implisiittisesti tai muuten, ellei toisin mainita.

AMERIKAS	AASIA/TYYNENMEREN	AASIA/TYYNENMEREN	EUROOPPA
Yrityksen toimisto2355 West Chandler Blvd. Chandler, AZ 85224-6199Puh: 480-792-7200Faksi: 480-792-7277Tekninen tuki: www.microchip.com/support Web Osoite: www.microchip.com AtlantaDuluth, GATel: 678-957-9614Faksi: 678-957-1455Austin, TXPuh: 512-257-3370Boston Westborough, MA Puh: 774-760-0087Faksi: 774-760-0088ChicagoItasca, ILTP: 630-285-0071Faksi: 630-285-0075DallasAddison, TXPuh.: 972-818-7423Faksi: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXPuh: 281-894-5983Indianapolis Noblesville, IN Puh: 317-773-8323Faksi: 317-773-5453 Puh: 317-536-2380Los Angeles Mission Viejo, CA Puh: 949-462-9523Faksi: 949-462-9608 Puh: 951-273-7800Raleigh, NCPuh: 919-844-7510New York, NYPuh: 631-435-6000San Jose, CAPuh: 408-735-9110 Puh: 408-436-4270Kanada - TorontoPuh: 905-695-1980Faksi: 905-695-2078	Australia – SydneyPuh: 61-2-9868-6733Kiina – PekingPuh: 86-10-8569-7000Kiina - ChengduPuh: 86-28-8665-5511Kiina - ChongqingPuh: 86-23-8980-9588Kiina – DongguanPuh: 86-769-8702-9880Kiina - GuangzhouPuh: 86-20-8755-8029Kiina – HangzhouPuh: 86-571-8792-8115Kiina – Hongkongin erityishallintoaluePuh: 852-2943-5100Kiina - NanjingPuh: 86-25-8473-2460Kiina - QingdaoPuh: 86-532-8502-7355Kiina – ShanghaiPuh: 86-21-3326-8000Kiina - ShenyangPuh: 86-24-2334-2829Kiina - ShenzhenPuh: 86-755-8864-2200Kiina – SuzhouPuh: 86-186-6233-1526Kiina - WuhanPuh: 86-27-5980-5300Kiina - XianPuh: 86-29-8833-7252Kiina - XiamenPuh: 86-592-2388138Kiina - ZhuhaiPuh: 86-756-3210040	Intia - BangalorePuh: 91-80-3090-4444Intia - New DelhiPuh: 91-11-4160-8631Intia - PunePuh: 91-20-4121-0141Japani - OsakaPuh: 81-6-6152-7160Japani – TokioPuh: 81-3-6880-3770Korea – DaeguPuh: 82-53-744-4301Korea - SoulPuh: 82-2-554-7200Malesia - Kuala LumpurPuh: 60-3-7651-7906Malesia – PenangPuh: 60-4-227-8870Filippiinit - ManilaPuh: 63-2-634-9065SingaporePuh: 65-6334-8870Taiwan – Hsin ChuPuh: 886-3-577-8366Taiwan – KaohsiungPuh: 886-7-213-7830Taiwan – TaipeiPuh: 886-2-2508-8600Thaimaa - BangkokPuh: 66-2-694-1351Vietnam - Ho Chi MinhPuh: 84-28-5448-2100	Itävalta – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Tanska - KööpenhaminaTel: 45-4485-5910Fax: 45-4485-2829Suomi – EspooPuh: 358-9-4520-820Ranska - PariisiTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Saksa – GarchingPuh: 49-8931-9700Saksa – HaanPuh: 49-2129-3766400Saksa – HeilbronnPuh: 49-7131-72400Saksa – KarlsruhePuh: 49-721-625370Saksa - MünchenTel: 49-89-627-144-0Fax: 49-89-627-144-44Saksa - RosenheimPuh: 49-8031-354-560Israel - Ra'ananaPuh: 972-9-744-7705Italia - MilanoTel: 39-0331-742611Fax: 39-0331-466781Italia – PadovaPuh: 39-049-7625286Hollanti – DrunenTel: 31-416-690399Fax: 31-416-690340Norja - TrondheimPuh: 47-72884388Puola - VarsovaPuh: 48-22-3325737Romania – BukarestTel: 40-21-407-87-50Espanja - MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Ruotsi - GötenbergTel: 46-31-704-60-40Ruotsi - TukholmaPuh: 46-8-5090-4654Iso-Britannia – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Asiakirjat / Resurssit

Microchip Technology CoreJTAGVirheenkorjausprosessorit [pdfKäyttöopas CoreJTAGVirheenkorjausprosessorit, CoreJTAGDebug, prosessorit

Viitteet

• Käyttöopas