تكنولوجيا الرقائق الدقيقة الأساسية JTAG دليل مستخدم معالجات التصحيح

مقدمة

كور جTAG يعمل Debug v4.0 على تسهيل الاتصال بمجموعة عمل الاختبار المشترك (JTAG) معالجات أساسية ناعمة متوافقة مع JTAG TAP أو دبابيس الإدخال/الإخراج للأغراض العامة (GPIO) لتصحيح الأخطاء. يسهّل IP Core هذا تصحيح أخطاء ما يصل إلى 16 معالجًا أساسيًا كحد أقصى داخل جهاز واحد، كما يوفر دعمًا لتصحيح أخطاء المعالجات على أربعة أجهزة منفصلة عبر GPIO.

سمات

كور جيTAGيحتوي Debug على الميزات الرئيسية التالية:

• يوفر وصول النسيج إلى JTAG واجهة من خلال JTAG TAP.
• يوفر وصول النسيج إلى JTAG واجهة من خلال دبابيس GPIO.
• تكوين دعم رمز IR لـ JTAG حفر الأنفاق.
• يدعم ربط أجهزة متعددة من خلال JTAG TAP.
• يدعم تصحيح المعالجات المتعددة.
• يعزز إشارات الساعة وإعادة التعيين المنفصلة إلى موارد التوجيه منخفضة الانحراف.
• يدعم إعادة ضبط الهدف النشط المنخفض والنشط المرتفع.
• يدعم جيTAG واجهة مراقبة الأمان (UJTAG_SEC) لأجهزة PolarFire.

الإصدار الأساسي
تنطبق هذه الوثيقة على CoreJTAGتصحيح v4.0

العائلات المدعومة

• بولار فاير®
• RTG4 ™
• إيجلو® 2
• سمارت فيوجن® 2
• سمارت فيوجن
• بروASIC3/3E/3L
• إيجلو
• IGLOOe/+

استخدام الجهاز والأداء

يتم إدراج بيانات الاستخدام والأداء في الجدول التالي لعائلات الأجهزة المدعومة. البيانات المدرجة في هذا الجدول إرشادية فقط. يعتمد الاستخدام العام للجهاز وأداء النواة على النظام.
الجدول 1. استخدام الجهاز والأداء

عائلة	البلاط متسلسل	اندماجي	المجموع	استخدام جهاز	المجموع ٪	الأداء (ميغا هرتز)
بولار فاير	17	116	299554	MPF300TS	0.04	111.111
رتج4	19	121	151824	RT4G150	0.09	50
سمارت فيوجن 2	17	120	56340	م2S050	0.24	69.47
القباني 2	17	120	56340	م2GL050	0.24	68.76
سمارت فيوجن	17	151	4608	A2F200M3F	3.65	63.53
إيجلو	17	172	3072	AFL125V5	6.15	69.34
بروASIC3	17	157	13824	A3P600	1.26	50

ملحوظة: تم تحقيق البيانات في هذا الجدول باستخدام Verilog RTL مع إعدادات التوليف والتخطيط النموذجية على أجزاء -1. تم ترك معلمات المستوى الأعلى أو الأدوية العامة في الإعدادات الافتراضية.

الوصف الوظيفي

كور جيTAGيستخدم التصحيح UJTAG الماكرو الثابت لتوفير الوصول إلى JTAG واجهة من نسيج FPGA. الجامعة الأردنيةTAG يسهل الماكرو الثابت الاتصال بمخرج وحدة تحكم MSS أو ASIC TAP من القماش. حالة واحدة فقط من UJTAG الماكرو مسموح به في القماش.
الشكل 1-1. كور جيTAGمخطط كتلة التصحيح

كور جيTAGيحتوي التصحيح على إنشاء مثيل لـ uj_jtag وحدة تحكم النفق، والتي تنفذ JTAG وحدة تحكم النفق لتسهيل JTAG نفق بين مبرمج FlashPro ومعالج softcore مستهدف. يتم توصيل المعالج الناعم من خلال منفذ FPGA المخصص JTAG دبابيس الواجهة. مسح الأشعة تحت الحمراء من JTAG لا يمكن الوصول إلى الواجهة في نسيج FPGA. وبالتالي، يلزم وجود بروتوكول النفق لتسهيل عمليات فحص IR وDR لهدف تصحيح الأخطاء، والذي يدعم معيار الصناعة JTAG واجهه المستخدم. تقوم وحدة التحكم في النفق بفك تشفير حزمة النفق المنقولة كمسح DR وتقوم بإنشاء مسح IR أو DR ناتج، استنادًا إلى محتويات حزمة النفق ومحتويات سجل IR المقدم من خلال UIREG. تقوم وحدة تحكم النفق أيضًا بفك تشفير حزمة النفق، عندما تتطابق محتويات سجل IR مع رمز IR الخاص بها.

الشكل 1-2. بروتوكول حزمة النفق

توفر معلمة التكوين تكوين رمز IR الذي تستخدمه وحدة تحكم النفق. لتسهيل تصحيح أخطاء المعالجات الأساسية المتعددة داخل تصميم واحد، يمكن تكوين عدد وحدات تحكم النفق التي تم إنشاؤها من 1 إلى 16، مما يوفر JTAG واجهة متوافقة لكل معالج الهدف. يمكن معالجة كل هذه المعالجات المستهدفة من خلال رمز IR فريد يتم تعيينه في وقت إنشاء مثيل.

يتم إنشاء مثيل لمخزن مؤقت CLKINT أو BFR على سطر TGT_TCK لكل واجهة تصحيح أخطاء المعالج المستهدف.

خط URSTB من UJTAG تتم ترقية الماكرو (TRSTB) إلى مورد عالمي داخل CoreJTAGتصحيح. يتم وضع عاكس اختياري على خط TGT_TRST داخل CoreJTAGتصحيح الأخطاء للاتصال بهدف تصحيح الأخطاء، والذي من المتوقع بعد ذلك أن يكون متصلاً بمصدر إعادة تعيين نشط عالي. يتم تكوينه عندما يُفترض أن إشارة TRSTB الواردة من JTAG TAP نشط منخفض. إذا كان هذا التكوين يتطلب واحدًا أو أكثر من أهداف التصحيح، فسيتم استهلاك مورد توجيه عالمي إضافي.

خط URSTB من UJTAG تتم ترقية الماكرو (TRSTB) إلى مورد عالمي داخل CoreJTAGتصحيح. يتم وضع عاكس اختياري على خط TGT_TRST داخل CoreJTAGتصحيح الأخطاء للاتصال بهدف تصحيح الأخطاء، والذي من المتوقع بعد ذلك أن يكون متصلاً بمصدر إعادة تعيين نشط عالي. يتم تكوينه عندما يُفترض أن إشارة TRSTB الواردة من JTAG TAP نشط منخفض. TGT_TRSTN هو الإخراج المنخفض النشط الافتراضي لهدف التصحيح. إذا كان هذا التكوين يتطلب واحدًا أو أكثر من أهداف التصحيح، فسيتم استهلاك مورد توجيه عالمي إضافي.

الشكل 1-3. كور جيTAGتصحيح البيانات التسلسلية وتسجيل الوقت

تسلسل الجهاز

ارجع إلى أدلة مستخدم برمجة FPGA للتعرف على لوحة التطوير أو العائلة المحددة. قد يعمل كل مجلس تطوير بمجلدات مختلفةtages، ويمكنك اختيار التحقق مما إذا كان ذلك ممكنًا باستخدام منصات التطوير الخاصة بهم. وأيضًا، إذا كنت تستخدم لوحات تطوير متعددة، فتأكد من أنها تشترك في أرضية مشتركة.

من خلال رأس FlashPro
لدعم تسلسل أجهزة متعددة في النسيج باستخدام رأس FlashPro، مثيلات متعددة من uj_jtag مطلوبة. يوفر هذا الإصدار من النواة إمكانية الوصول إلى 16 مركزًا كحد أقصى دون الحاجة إلى إنشاء مثيل uj_j يدويًاtag. يحتوي كل نواة على رمز IR فريد (من 0x55 إلى 0x64) والذي سيوفر الوصول إلى النواة المحددة المتطابقة مع رمز المعرف.

الشكل 1-4. معالجات متعددة في جهاز واحد جهاز واحد

لاستخدام CoreJTAGتصحيح الأخطاء عبر أجهزة متعددة، يجب أن يصبح أحد الأجهزة هو الجهاز الرئيسي. يحتوي هذا الجهاز على CoreJTAGتصحيح الأخطاء الأساسية. ثم يتم توصيل كل معالج على النحو التالي:
الشكل 1-5. معالجات متعددة عبر جهازين

لتصحيح النواة على لوحة أخرى، يمكن استخدام JTAG إشارات من CoreJTAGتتم ترقية Debug إلى دبابيس المستوى الأعلى في SmartDesign. ثم يتم توصيلها بـ JTAG إشارات مباشرة على المعالج.
ملحوظة: كور جيTAGيعد تصحيح الأخطاء في تصميم اللوحة الثانية أمرًا اختياريًا. لاحظ أن ملف UJ_JTAG الماكرو ورأس FlashPro غير مستخدمين في تصميم اللوحة الثانية.

لتحديد معالج لتصحيح الأخطاء في SoftConsole، انقر فوق تكوينات التصحيح، ثم انقر فوق علامة التبويب Debugger.

تم تنفيذ الأمر الموضح في الصورة التالية.

الشكل 1-6. تكوين المصحح UJ_JTAG_IRCODE

UJ_JTAGيمكن تغيير _IRCODE وفقًا للمعالج الذي تقوم بتصحيح أخطائه. على سبيل المثالample: لتصحيح المعالج في الجهاز 0، UJ_JTAG_يمكن ضبط IRCODE على 0x55 أو 0x56.

من خلال GPIO
لتصحيح الأخطاء عبر GPIO، يجب استخدام المعلمة UJTAG _تم تحديد BYPASS. يمكن تصحيح أخطاء النوى الواحدة والأربعة عبر رؤوس أو دبابيس GPIO. لتشغيل جلسة تصحيح الأخطاء باستخدام وحدات GPIO من الإصدار 5.3 من SoftConsole أو إصدار أحدث، يجب إعداد تكوين التصحيح على النحو التالي:
الشكل 1-7. تكوين المصحح GPIO

ملحوظة: إذا كنت تقوم بتصحيح الأخطاء عبر GPIO، فلا يمكنك تصحيح أخطاء المعالج بشكل متزامن من خلال FlashPro Header أو Embedded FlashPro5، على لوحات التطوير. على سبيل المثالample: يتوفر FlashPro Header أو Embedded FlashPro5 لتسهيل تصحيح الأخطاء باستخدام تحديد الهوية أو SmartDebug.
الشكل 1-8. تصحيح الأخطاء عبر دبابيس GPIO

تسلسل الجهاز عبر دبابيس GPIO
لدعم تسلسل أجهزة متعددة من خلال GPIO، UJTAGيجب تحديد معلمة _BYPASS. ومن ثم يمكن ترقية إشارات TCK وTMS وTRSTb إلى منافذ المستوى الأعلى. تحتوي جميع المعالجات المستهدفة على TCK وTMS وTRSTb. لا تظهر هذه أدناه.
الشكل 1-9. تسلسل الجهاز من خلال دبابيس GPIO

في J الأساسيةTAG سلسلة، يتصل TDO الخاص بالمعالج بـ TDI الخاص بمعالج آخر، ويستمر حتى يتم ربط جميع المعالجات بهذه الطريقة. يتصل TDI الخاص بالمعالج الأول وTDO الخاص بالمعالج الأخير بـ JTAG مبرمج تسلسل كافة المعالجات. جTAG يتم توجيه الإشارات من المعالجات إلى CoreJTAGالتصحيح، حيث يمكن أن تكون بالسلاسل. إذا اكتمل التسلسل عبر أجهزة متعددة، فسيقوم الجهاز المزود بـ CoreJTAGيصبح التصحيح هو الجهاز الرئيسي.

في سيناريو تصحيح أخطاء GPIO، حيث يكون رمز IR غير مخصص لكل معالج، يتم استخدام برنامج نصي OpenOCD معدّل لتحديد الجهاز الذي يتم تصحيح أخطائه. تم تعديل البرنامج النصي OpenOCD لتحديد الجهاز الذي تم تصحيح أخطائه. لتصميم Mi-V، file يمكن العثور عليه في موقع تثبيت SoftConsole، ضمن openocd/scripts/board/ microsemi-riscv.cfg. بالنسبة للمعالجات الأخرى fileتم العثور على s في نفس موقع openocd.
ملحوظة:  تحتاج خيارات Debug Configuration أيضًا إلى التحديث، إذا كان file تمت إعادة تسميته

الشكل 1-10. تكوين التصحيح

افتح username-riscv-gpio-chain.cfg، فيما يلي مثال سابقampما يجب رؤيته:

الشكل 1-11. تكوين MIV File

تعمل الإعدادات التالية مع جهاز واحد يقوم بتصحيح الأخطاء عبر GPIO. لتصحيح أخطاء سلسلة ما، يجب إضافة أوامر إضافية، بحيث يتم وضع الأجهزة التي لم يتم تصحيح أخطاءها في وضع التجاوز.

بالنسبة لمعالجين في سلسلة، ما يليampيتم تنفيذ الأمر:

يسمح هذا بتصحيح أخطاء معالج Target softcore 1 عن طريق وضع معالج Target softcore 0 في وضع التجاوز. لتصحيح معالج Target softcore 0، يتم استخدام الأمر التالي:

ملحوظة:  والفرق الوحيد بين هذين التكوينين هو المصدر الذي يستدعي تكوين Microsemi RISCV file (microsemi-riscv.cfg) يأتي إما أولاً، عند تصحيح أخطاء معالج Target softcore 0، أو ثانيًا، عند تصحيح أخطاء معالج Target Softcore 1. بالنسبة لأكثر من جهازين في السلسلة، يلزم إضافة jtag تمت إضافة نقرات جديدة. على سبيل المثالample، إذا كان هناك ثلاثة معالجات في السلسلة، فسيتم استخدام الأمر التالي:

الشكل 1-12. السابقampلو نظام التصحيح

الواجهة

تناقش الأقسام التالية المعلومات المتعلقة بالواجهة.

معلمات التكوين

خيارات التكوين لـ CoreJTAGيتم وصف التصحيح في الجدول التالي. إذا كان التكوين غير الافتراضي مطلوبًا، فاستخدم مربع حوار التكوين في SmartDesign لتحديد القيم المناسبة للخيارات القابلة للتكوين.
الجدول 2-1. كور جيTAGخيارات تكوين التصحيح

اسم	مجال صحيح	تقصير	وصف
NUM_DEBUG_TGTS	1-16	1	عدد أهداف التصحيح المتاحة من خلال FlashPro (UJTAG_DEBUG = 0) هو 1-16. عدد أهداف التصحيح المتاحة من خلال GPIO (UJTAG_DEBUG = 1) هو 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG رمز IR، واحد لكل هدف تصحيح. يجب أن تكون القيمة المحددة فريدة لهدف التصحيح هذا. تعمل وحدة التحكم النفقية المرتبطة بواجهة تصحيح الأخطاء هذه فقط على تشغيل TDO وقيادة واجهة تصحيح الأخطاء المستهدفة، عندما تتطابق محتويات سجل IR مع رمز IR هذا.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: يتم توصيل إخراج TGT_TRSTN_x بنموذج عالمي لإخراج URSTB النشط المنخفض لـ UJTAG Macro.1: يتم توصيل إخراج TGT_TRST داخليًا بنموذج مقلوب عالمي لمخرج URSTB النشط المنخفض لـ UJTAG دقيق. يتم استهلاك مورد توجيه عمومي إضافي إذا تم تعيين هذه المعلمة على 1 لأي ​​هدف تصحيح.
UJTAG_تجاوز	0-1	0	0: تم تعطيل تصحيح GPIO، يتوفر التصحيح من خلال FlashPro Header أو FlashPro5.1 المضمن: تم تمكين تصحيح GPIO، ويتوفر التصحيح من خلال دبابيس GPIO التي حددها المستخدم على اللوحة.ملحوظة:  عند إجراء التصحيح من خلال GPIO، يتم تنفيذ أمر التصحيح التالي في خيارات تصحيح SoftConsole: "—command "set FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: يو جيTAG يتم تحديد الماكرو إذا كان UJTAG_BYPASS = 0. 1: UJTAG_SEC يتم تحديد الماكرو إذا كان UJTAG_ تجاوز = 0.ملحوظة:  تنطبق هذه المعلمة فقط على PolarFire. أي أن الأسرة = 26.

أوصاف الإشارة
يسرد الجدول التالي أوصاف الإشارة لـ CoreJTAGتصحيح الأخطاء.
الجدول 2-2. كور جيTAGتصحيح إشارات الإدخال/الإخراج

اسم	مجال صحيح	تقصير	وصف
NUM_DEBUG_TGTS	1-16	1	عدد أهداف التصحيح المتاحة من خلال FlashPro (UJTAG_DEBUG = 0) هو 1-16. عدد أهداف التصحيح المتاحة من خلال GPIO (UJTAG_DEBUG = 1) هو 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG رمز IR، واحد لكل هدف تصحيح. يجب أن تكون القيمة المحددة فريدة لهدف التصحيح هذا. تعمل وحدة التحكم النفقية المرتبطة بواجهة تصحيح الأخطاء هذه فقط على تشغيل TDO وقيادة واجهة تصحيح الأخطاء المستهدفة، عندما تتطابق محتويات سجل IR مع رمز IR هذا.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: يتم توصيل إخراج TGT_TRSTN_x بنموذج عالمي لإخراج URSTB النشط المنخفض لـ UJTAG Macro.1: يتم توصيل إخراج TGT_TRST داخليًا بنموذج مقلوب عالمي لمخرج URSTB النشط المنخفض لـ UJTAG دقيق. يتم استهلاك مورد توجيه عمومي إضافي إذا تم تعيين هذه المعلمة على 1 لأي ​​هدف تصحيح.
UJTAG_تجاوز	0-1	0	0: تم تعطيل تصحيح GPIO، يتوفر التصحيح من خلال FlashPro Header أو FlashPro5.1 المضمن: تم تمكين تصحيح GPIO، ويتوفر التصحيح من خلال دبابيس GPIO التي حددها المستخدم على اللوحة.ملحوظة:  عند إجراء التصحيح من خلال GPIO، يتم تنفيذ أمر التصحيح التالي في خيارات تصحيح SoftConsole: "—command "set FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: يو جيTAG يتم تحديد الماكرو إذا كان UJTAG_BYPASS = 0. 1: UJTAG_SEC يتم تحديد الماكرو إذا كان UJTAG_ تجاوز = 0.ملحوظة:  تنطبق هذه المعلمة فقط على PolarFire. أي أن الأسرة = 26.

ملحوظات:

• جميع الإشارات في JTAG يجب ترقية قائمة منافذ TAP أعلاه إلى منافذ المستوى الأعلى في SmartDesign.
• تتوفر منافذ SEC فقط عندما يكون UJTAGيتم تمكين _SEC_EN من خلال CoreJTAGواجهة المستخدم الرسومية لتكوين التصحيح.
• انتبه بشكل خاص عند توصيل مدخل EN_SEC. إذا تمت ترقية EN_SEC إلى منفذ المستوى الأعلى (دبوس إدخال الجهاز)، فيجب عليك الوصول إلى تكوين حالات الإدخال/الإخراج أثناء JTAG قسم البرمجة في تصميم البرنامج في تدفق Libero وتأكد من ضبط حالة I/0 (الإخراج فقط) لمنفذ EN_SEC على 1.

سجل الخريطة والأوصاف

لا توجد سجلات لـ CoreJTAGتصحيح الأخطاء.

تدفق الأداة

تناقش الأقسام التالية المعلومات المتعلقة بتدفق الأداة.

رخصة

ليس هناك حاجة إلى ترخيص لاستخدام IP Core هذا مع Libero SoC.

ار تي ال
يتم توفير رمز RTL الكامل للنواة وطاولات الاختبار، مما يسمح بإنشاء مثيل للنواة باستخدام SmartDesign. يمكن إجراء المحاكاة والتوليف والتخطيط داخل Libero SoC.

سمارت ديزاين
على سبيل المثالampتم إنشاء مثيل له view من كور جيTAGيظهر التصحيح في الشكل التالي. لمزيد من المعلومات حول استخدام SmartDesign لإنشاء مثيلات النوى وإنشائها، راجع دليل مستخدم DirectCore في Libero® SoC.
الشكل 4-1. سمارت ديزاين كور JTAGمثيل التصحيح View باستخدام JTAG رأس الصفحة

الشكل 4-2. سمارت ديزاين كور JTAGتصحيح الأخطاء باستخدام دبابيس GPIO

تكوين CoreJTAGتصحيح الأخطاء في SmartDesign

يتم تكوين النواة باستخدام واجهة المستخدم الرسومية للتكوين في SmartDesign. سابقampيظهر le of the GUI في الشكل التالي.
الشكل 4-3. تكوين CoreJTAGتصحيح الأخطاء في SmartDesign

بالنسبة إلى PolarFire، UJTAG_SEC يختار UJTAG_SEC الماكرو بدلاً من UJTAG الماكرو عندما UJTAG_BYPASS معطل. يتم تجاهله لجميع العائلات الأخرى.
يمكن تكوين عدد أهداف التصحيح بما يصل إلى 16 هدف تصحيح، باستخدام UJTAG_BYPASS معطل وما يصل إلى 4 أهداف تصحيح، باستخدام UJTAG_تم تمكين BYPASS.
UJTAG_BYPASS يحدد تصحيح الأخطاء من خلال UJTAG ورأس FlashPro، وتصحيح الأخطاء من خلال دبابيس GPIO.
رمز الهدف # IR هو JTAG رمز IR المعطى لهدف التصحيح. يجب أن تكون هذه قيمة فريدة ضمن النطاق المحدد فيه الجدول 2-1.

تدفقات المحاكاة

يتم توفير منصة اختبار المستخدم مع CoreJTAGتصحيح. لتشغيل عمليات المحاكاة:

1. حدد تدفق اختبار المستخدم داخل SmartDesign.
2. انقر فوق حفظ وإنشاء في جزء الإنشاء. حدد منصة اختبار المستخدم من واجهة المستخدم الرسومية للتكوين الأساسي.

عندما يقوم SmartDesign بإنشاء مشروع Libero، فإنه يقوم بتثبيت منصة اختبار المستخدم fileس. لتشغيل منصة اختبار المستخدم:

1. قم بتعيين جذر التصميم إلى CoreJTAGتصحيح الأخطاء في جزء التسلسل الهرمي لتصميم Libero.
2. انقر فوق التحقق من التصميم المُركب مسبقًا > المحاكاة في نافذة Libero Design Flow. يؤدي هذا إلى تشغيل ModelSim وتشغيل المحاكاة تلقائيًا.

التوليف في Libero

لتشغيل التوليف:

1. انقر فوق أيقونة Synthesize في نافذة Libero SoC Design Flow لتجميع النواة. وبدلاً من ذلك، انقر بزر الماوس الأيمن فوق خيار Synthesize في نافذة Design Flow، وحدد Open Interactively. تعرض نافذة التجميع مشروع Synplify®.
2. انقر على أيقونة التشغيل.
   ملحوظة: بالنسبة إلى RTG4، يوجد تحذير مخفف للحدث العابر (SET)، والذي يمكن تجاهله لأن عنوان IP هذا يُستخدم فقط لأغراض التطوير ولن يتم استخدامه في بيئة إشعاعية.

المكان والطريق في Libero

بمجرد اكتمال التجميع، انقر فوق أيقونة المكان والطريق في Libero SoC لبدء عملية التنسيب.

برمجة الجهاز

إذا تم استخدام ميزة UJAG_SEC وتمت ترقية EN_SEC إلى منفذ المستوى الأعلى (دبوس إدخال الجهاز)، فيجب عليك الوصول إلى تكوين حالات الإدخال/الإخراج أثناء JTAG قسم البرمجة في تصميم البرنامج في تدفق Libero وتأكد من ضبط حالة I/0 (الإخراج فقط) لمنفذ EN_SEC على 1.

هذا التكوين ضروري للحفاظ على الوصول إلى JTAG منفذ لإعادة برمجة الجهاز، لأن قيمة سجل فحص الحدود (BSR) المحددة تتجاوز أي مستوى منطقي خارجي في EN_SEC أثناء إعادة البرمجة.

تكامل النظام

تناقش الأقسام التالية المعلومات المتعلقة بتكامل النظام.

تصميم مستوى النظام لـ IGLOO2/RTG4

يوضح الشكل التالي متطلبات التصميم لتنفيذ JTAG تصحيح أخطاء المعالج الناعم الموجود في النسيج من SoftConsole إلى JTAG واجهة لأجهزة IGLOO2 وRTG4.
الشكل 5-1. RTG4/IGLOO2 جTAG تصميم التصحيح

تصميم مستوى النظام لـ SmartFusion2

يوضح الشكل التالي متطلبات التصميم لتنفيذ JTAG تصحيح أخطاء المعالج الناعم الموجود في النسيج من SoftConsole إلى JTAG واجهة لأجهزة SmartFusion2.
الشكل 5-2. سمارت فيوجن 2 جيTAG تصميم التصحيح

UJTAG_ثانية

بالنسبة لعائلة أجهزة PolarFire، يتيح هذا الإصدار للمستخدم الاختيار بين UJTAG و الجامعة الأردنيةTAG_SEC، الجامعة الأردنيةTAGسيتم استخدام المعلمة _SEC_EN في واجهة المستخدم الرسومية لتحديد المعلمة المطلوبة.

يوضح الشكل التالي مخططًا بسيطًا يمثل الواجهات المادية لـ UJTAG/UJTAG_SEC في PolarFire.

الشكل 5-3. بولار فاير يو جيهTAG_SEC ماكرو

قيود التصميم

التصاميم مع CoreJTAGيتطلب تصحيح الأخطاء من التطبيق اتباع القيود، في تدفق التصميم، للسماح باستخدام تحليل التوقيت في مجال ساعة TCK.

لإضافة القيود:

1. إذا تم استخدام تدفق القيد المحسن في Libero v11.7 أو أعلى، فانقر نقرًا مزدوجًا فوق Constraints > Manage Constraints في نافذة DesignFlow وانقر فوق علامة التبويب Timing.
2. في علامة تبويب التوقيت في نافذة Constraint Manager، انقر فوق جديد لإنشاء SDC جديد file، وقم بتسمية file. تتضمن قيود التصميم قيود مصدر الساعة التي يمكن إدخالها في SDC الفارغ هذا file.
3. إذا تم استخدام تدفقات القيد الكلاسيكي في Libero v11.7 أو أعلى، فانقر بزر الماوس الأيمن فوق Create Constraints > Timing Constraint، في نافذة Design Flow، ثم انقر فوق Create New Constraint. يقوم بإنشاء SDC جديد file. تتضمن قيود التصميم قيود مصدر الساعة، والتي تم إدخالها في SDC الفارغ هذا file.
4. حساب فترة TCK ونصف الفترة. يتم ضبط TCK على 6 ميجاهرتز عند إجراء تصحيح الأخطاء باستخدام FlashPro، ويتم ضبطه على تردد أقصى يبلغ 30 ميجاهرتز عندما يكون تصحيح الأخطاء مدعومًا بواسطة FlashPro5. بعد الانتهاء من هذه الخطوة، أدخل القيود التالية في SDC file:
   create_clock -name { TCK } \
   • الفترة TCK_PERIOD \
   • الشكل الموجي {0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] على سبيل المثالample، يتم تطبيق القيود التالية على التصميم الذي يستخدم تردد TCK البالغ 6 ميجاهرتز.
     create_clock -name { TCK } \
   • الفترة 166.67 \
   • الموجي { 0 83.33 } \ [ get_ports { TCK } ]
5. ربط كافة القيود fileمع التوليف والمكان والطريق والتحقق من التوقيتtages في مدير القيود > علامة التبويب التوقيت. يتم إكمال ذلك عن طريق تحديد خانات الاختيار ذات الصلة لـ SDC files التي تم فيها إدخال القيود

سجل المراجعة

اسم المنفذ	عرض	اتجاه	وصف
JTAG اضغط على المنافذ
تي دي اي	1	مدخل	بيانات الاختبار في. إدخال البيانات التسلسلية من TAP.
أطفال الثقافة التقليدية	1	مدخل	ساعة الاختبار. مصدر الساعة لجميع العناصر المتسلسلة داخل CoreJTAGتصحيح الأخطاء.
إدارة النقل والمواصلات	1	مدخل	حدد وضع الاختبار.
TDO	1	الناتج	اختبار البيانات خارج. إخراج البيانات التسلسلية إلى TAP.
TRSTB	1	مدخل	إعادة ضبط الاختبار. إدخال إعادة ضبط منخفض نشط من TAP.
JTAG الهدف X المنافذ
TGT_TDO_x	1	مدخل	اختبر البيانات من هدف التصحيح x إلى TAP. قم بالاتصال بمنفذ TDO المستهدف.
TGT_TCK_x	1	الناتج	اختبار إخراج الساعة لتصحيح الهدف x. تتم ترقية TCK إلى شبكة عالمية منخفضة الانحراف داخليًا داخل CoreJTAGتصحيح الأخطاء.
TGT_TRST_x	1	الناتج	إعادة تعيين اختبار نشط عالي. يُستخدم فقط عندما يكون TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	الناتج	إعادة تعيين اختبار نشط منخفض. يُستخدم فقط عندما يكون TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	الناتج	وضع الاختبار حدد الإخراج لتصحيح الهدف x.
TGT_TDI_x	1	الناتج	بيانات الاختبار في. إدخال البيانات التسلسلية من هدف التصحيح x.
UJTAG_BYPASS_TCK_x	1	مدخل	اختبار إدخال الساعة لتصحيح الهدف x من دبوس GPIO.
UJTAG_BYPASS_TMS_x	1	مدخل	وضع الاختبار حدد لتصحيح الهدف x من دبوس GPIO.
UJTAG_BYPASS_TDI_x	1	مدخل	اختبار البيانات، البيانات التسلسلية لتصحيح الهدف x من دبوس GPIO.
UJTAG_BYPASS_TRSTB_x	1	مدخل	إعادة ضبط الاختبار. إعادة تعيين الإدخال لتصحيح الهدف x من دبوس GPIO.
UJTAG_BYPASS_TDO_x	1	الناتج	اختبار البيانات، البيانات التسلسلية من هدف التصحيح x من دبوس GPIO.
منافذ سيك
EN_SEC	1	مدخل	تمكين الأمن. تمكن تصميم المستخدم من تجاوز إدخال TDI وTRSTB الخارجي إلى TAP.حذر: انتبه بشكل خاص عند توصيل هذا المنفذ. راجع الملاحظة أدناه وبرمجة الجهاز لمزيد من التفاصيل.
TDI_SEC	1	مدخل	تجاوز أمان TDI. يتجاوز إدخال TDI الخارجي إلى TAP عندما يكون EN_SEC مرتفعًا.
TRSTB_SEC	1	مدخل	تجاوز أمان TRSTB. يتجاوز إدخال TRSTB الخارجي إلى TAP عندما يكون SEC_EN مرتفعًا.
URSTB	1	الناتج	اختبار إعادة تعيين مراقب
جامعة تكساس للتكنولوجيا	1	الناتج	وضع الاختبار حدد الشاشة

الرقاقة الدقيقة Webموقع

توفر Microchip الدعم عبر الإنترنت من خلال webالموقع في www.microchip.com/. هذه webيتم استخدام الموقع لصنع fileتتوفر المعلومات والبيانات بسهولة للعملاء. وتتضمن بعض المحتويات المتاحة ما يلي:

• دعم المنتج - أوراق البيانات والأخطاء المطبعية وملاحظات التطبيق وقampالبرامج، وموارد التصميم، وأدلة المستخدم ووثائق دعم الأجهزة، وإصدارات البرامج الأحدث والبرامج المؤرشفة
• الدعم الفني العام - الأسئلة المتداولة (FAQs) ، وطلبات الدعم الفني ، ومجموعات المناقشة عبر الإنترنت ، وقائمة أعضاء برنامج شركاء تصميم Microchip
• أعمال شركة مايكرو شيب - محدد المنتج وأدلة الطلب ، أحدث البيانات الصحفية الخاصة بشريحة Microchip ، وقائمة بالندوات والأحداث ، وقوائم مكاتب مبيعات Microchip والموزعين وممثلي المصانع

خدمة الإعلام بتغيير المنتج

تساعد خدمة الإخطار بتغيير المنتج من Microchip على إبقاء العملاء على اطلاع دائم بمنتجات Microchip. سيتلقى المشتركون إشعارًا بالبريد الإلكتروني عند وجود تغييرات أو تحديثات أو تنقيحات أو أخطاء تتعلق بمجموعة منتجات محددة أو أداة تطوير ذات أهمية.

للتسجيل، انتقل إلى www.microchip.com/pcn واتبع تعليمات التسجيل دعم العملاء  يمكن لمستخدمي منتجات Microchip الحصول على المساعدة عبر عدة قنوات:

• الموزع أو الممثل
• مكتب المبيعات المحلي
• مهندس الحلول المضمنة (ESE) الدعم الفني يجب على العملاء الاتصال بالموزع أو الممثل أو ESE للحصول على الدعم. هي مكاتب المبيعات المحلية المتاحة لمساعدة العملاء أيضا. تم تضمين قائمة بمكاتب المبيعات والمواقع في هذا المستند.

الدعم الفني متاح من خلال webالموقع في: www.microchip.com/support

ميزة حماية رمز أجهزة Microchip

لاحظ التفاصيل التالية لميزة حماية الرمز على أجهزة Microchip:

• تتوافق منتجات Microchip مع المواصفات الواردة في ورقة بيانات Microchip الخاصة بها.
• تعتقد Microchip أن مجموعة منتجاتها آمنة عند استخدامها بالطريقة المقصودة وفي ظل الظروف العادية.
• هناك طرق غير شريفة وربما غير قانونية يتم استخدامها في محاولات لخرق ميزات حماية التعليمات البرمجية لأجهزة Microchip. نعتقد أن هذه الأساليب تتطلب استخدام منتجات Microchip بطريقة خارجة عن مواصفات التشغيل الواردة في أوراق بيانات Microchip. على الأرجح ، لا يمكن تحقيق محاولات خرق ميزات حماية الكود دون انتهاك حقوق الملكية الفكرية الخاصة بشركة Microchip.
• Microchip مستعدة للعمل مع أي عميل يهتم بسلامة الكود الخاص به.
• لا يمكن لشريحة Microchip ولا أي مصنع آخر لأشباه الموصلات أن يضمن أمان الكود الخاص به. لا تعني حماية الكود أننا نضمن أن المنتج "غير قابل للكسر". ورمز الحماية في تطور مستمر. نحن في Microchip ملتزمون بالتحسين المستمر لميزات حماية الكود لمنتجاتنا. قد تكون محاولات كسر ميزة حماية رمز Microchip بمثابة انتهاك لقانون حقوق النشر الرقمية للألفية. إذا سمحت هذه الأعمال بالوصول غير المصرح به إلى برنامجك أو أي عمل آخر محمي بحقوق الطبع والنشر ، فقد يكون لك الحق في رفع دعوى للحصول على تعويض بموجب هذا القانون.

إشعار قانوني

يتم توفير المعلومات الواردة في هذا المنشور لغرض وحيد هو التصميم باستخدام منتجات Microchip واستخدامها. يتم توفير المعلومات المتعلقة بتطبيقات الجهاز وما شابه ذلك فقط لراحتك وقد يتم استبدالها بالتحديثات. تقع على عاتقك مسؤولية التأكد من أن طلبك يلبي المواصفات الخاصة بك.
يتم توفير هذه المعلومات بواسطة MICROCHIP "كما هي". لا تقدم شركة MICROCHIP أي إقرارات
أو ضمانات من أي نوع سواء كانت صريحة أو ضمنية، مكتوبة أو شفهية، قانونية
أو بخلاف ذلك، فيما يتعلق بالمعلومات بما في ذلك، على سبيل المثال لا الحصر، أي معلومات ضمنية
ضمانات عدم الانتهاك، وقدرة التاجر، والملاءمة لغرض معين أو الضمانات المتعلقة بحالته أو جودته أو أدائه. لن تتحمل MICROCHIP بأي حال من الأحوال المسؤولية عن أي خسارة أو ضرر أو تكلفة أو نفقات غير مباشرة أو خاصة أو تأديبية أو عرضية أو لاحقة من أي نوع كان فيما يتعلق بالمعلومات أو استخدامها، أيًا كان سببها، حتى لو تم إخطار MICROCHIP باحتمال حدوث ذلك أو أن الأضرار متوقعة. إلى أقصى حد يسمح به القانون، لن تتجاوز مسؤولية MICROCHIP الإجمالية عن جميع المطالبات بأي شكل من الأشكال المتعلقة بالمعلومات أو استخدامها مبلغ الرسوم، إن وجدت، التي دفعتها مباشرة إلى MICROCHIP مقابل المعلومات. إن استخدام أجهزة Microchip في دعم الحياة و/أو تطبيقات السلامة يقع بالكامل على عاتق المشتري، ويوافق المشتري على الدفاع عن Microchip وتعويضه وحمايته من أي وجميع الأضرار أو المطالبات أو الدعاوى أو النفقات الناتجة عن هذا الاستخدام. لا يتم نقل أي تراخيص، ضمنيًا أو غير ذلك، بموجب أي حقوق ملكية فكرية لـ Microchip ما لم ينص على خلاف ذلك.

الأمريكتين	آسيا/المحيط الهادئ	آسيا/المحيط الهادئ	أوروبا
المكتب الرئيسي2355 غرب تشاندلر الجادة. تشاندلر، أريزونا 85224-6199 هاتف: 480-792-7200 فاكس: 480-792-7277 الدعم الفني: www.microchip.com/support Web عنوان: www.microchip.com أتلانتادولوث، جاتل: 678-957-9614 فاكس: 678-957-1455أوستن، تكساسهاتف: 512-257-3370بوسطن ويستبورو، MA الهاتف: 774-760-0087 الفاكس: 774-760-0088شيكاغوإتاسكا، ILTel: 630-285-0071 فاكس: 630-285-0075دالاسأديسون، تكساس، هاتف: 972-818-7423، فاكس: 972-818-2924ديترويتنوفي، ميتيل: 248-848-4000هيوستن، تكساسهاتف: 281-894-5983انديانابوليس نوبلسفيل، إن هاتف: 317-773-8323 فاكس: 317-773-5453 هاتف: 317-536-2380لوس أنجلوس ميشن فيجو، كاليفورنيا هاتف: 949-462-9523 فاكس: 949-462-9608 هاتف: 951-273-7800رالي، كارولاينا الشماليةهاتف: 919-844-7510نيويورك، نيويوركهاتف: 631-435-6000سان خوسيه، كاليفورنياهاتف: 408-735-9110 هاتف: 408-436-4270كندا – تورنتوهاتف: 905-695-1980فاكس: 905-695-2078	أستراليا – سيدنيهاتف: 61-2-9868-6733الصين – بكينهاتف: 86-10-8569-7000الصين - تشنغدوهاتف: 86-28-8665-5511الصين – تشونغتشينغهاتف: 86-23-8980-9588الصين - دونغقوانهاتف: 86-769-8702-9880الصين – قوانغتشوهاتف: 86-20-8755-8029الصين - هانغتشوهاتف: 86-571-8792-8115الصين - منطقة هونغ كونغ الإدارية الخاصةهاتف: 852-2943-5100الصين - نانجينغهاتف: 86-25-8473-2460الصين - تشينغداوهاتف: 86-532-8502-7355الصين – شنغهايهاتف: 86-21-3326-8000الصين - شنيانغهاتف: 86-24-2334-2829الصين - شنتشنهاتف: 86-755-8864-2200الصين - سوتشوهاتف: 86-186-6233-1526الصين - ووهانهاتف: 86-27-5980-5300الصين - زيانهاتف: 86-29-8833-7252الصين - شيامنهاتف: 86-592-2388138الصين - تشوهاىهاتف: 86-756-3210040	الهند – بنغالورهاتف: 91-80-3090-4444الهند - نيودلهيهاتف: 91-11-4160-8631الهند - بيونهاتف: 91-20-4121-0141اليابان - أوساكاهاتف: 81-6-6152-7160اليابان – طوكيوهاتف: 81-3-6880- 3770كوريا - دايجوهاتف: 82-53-744-4301كوريا - سيولهاتف: 82-2-554-7200ماليزيا - كوالالمبورهاتف: 60-3-7651-7906ماليزيا - بينانجهاتف: 60-4-227-8870الفلبين – مانيلاهاتف: 63-2-634-9065سنغافورةهاتف: 65-6334-8870تايوان - هسين تشوهاتف: 886-3-577-8366تايوان - كاوشيونغهاتف: 886-7-213-7830تايوان - تايبيههاتف: 886-2-2508-8600تايلاند – بانكوكهاتف: 66-2-694-1351فيتنام - هوشي منههاتف: 84-28-5448-2100	النمسا - ويلزTel: 43-7242-2244-39Fax: 43-7242-2244-393الدنمارك – كوبنهاجنTel: 45-4485-5910Fax: 45-4485-2829فنلندا - إسبوهاتف: 358-9-4520-820فرنسا – باريسTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79ألمانيا – جارشينجهاتف: 49-8931-9700ألمانيا - هانهاتف: 49-2129-3766400ألمانيا – هايلبرونهاتف: 49-7131-72400ألمانيا - كارلسروههاتف: 49-721-625370ألمانيا – ميونخTel: 49-89-627-144-0Fax: 49-89-627-144-44ألمانيا – روزنهايمهاتف: 49-8031-354-560إسرائيل – رعناناهاتف: 972-9-744-7705ايطاليا - ميلانTel: 39-0331-742611Fax: 39-0331-466781إيطاليا - بادوفاهاتف: 39-049-7625286هولندا - DrunenTel: 31-416-690399Fax: 31-416-690340النرويج - تروندهايمهاتف: 47-72884388بولندا – وارسوهاتف: 48-22-3325737رومانيا – بوخارستTel: 40-21-407-87-50اسبانيا - مدريدTel: 34-91-708-08-90Fax: 34-91-708-08-91السويد - جوتنبرجTel: 46-31-704-60-40السويد – ستوكهولمهاتف: 46-8-5090-4654المملكة المتحدة - ووكينغهامTel: 44-118-921-5800Fax: 44-118-921-5820

المستندات / الموارد

تقنية Microchip Technology CoreJTAGمعالجات التصحيح [بي دي اف] دليل المستخدم كور جيTAGمعالجات تصحيح الأخطاء، CoreJTAGالتصحيح، المعالجات

مراجع

• دليل المستخدم