Tehnologia Microcipului Core JTAG Ghidul utilizatorului de depanare procesoare
Introducere
Core JTAG Debug v4.0 facilitează conectarea Joint Test Action Group (JTAG) procesoare soft core compatibile cu JTAG PIN-uri TAP sau GPIO (General Purpose Input/Output) pentru depanare. Acest nucleu IP facilitează depanarea a maximum 16 procesoare soft core într-un singur dispozitiv și oferă, de asemenea, suport pentru depanarea procesoarelor pe patru dispozitive separate prin GPIO.
Caracteristici
CoreJTAGDebug are următoarele caracteristici cheie:
- Oferă acces țesăturii la JTAG interfață prin intermediul JTAG ROBINET.
- Oferă acces țesăturii la JTAG interfață prin pinii GPIO.
- Configurați suportul codului IR pentru JTAG tunelare.
- Suporta conectarea mai multor dispozitive prin JTAG ROBINET.
- Suportă depanarea multi-procesor.
- Promovează semnale separate de ceas și resetare la resursele de rutare cu distorsiuni reduse.
- Acceptă atât resetarea țintei activ-scăzut, cât și activ-înalt.
- Susține JTAG Interfață monitor de securitate (UJTAG_SEC) pentru dispozitivele PolarFire.
Versiunea de bază
Acest document se aplică pentru CoreJTAGDepanare v4.0
Familii sprijinite
- PolarFire®
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- SmartFusion
- ProASIC3/3E/3L
- IGLOO
- IGLOOe/+
Utilizarea și performanța dispozitivului
Datele de utilizare și performanță sunt enumerate în tabelul următor pentru familiile de dispozitive acceptate. Datele enumerate în acest tabel sunt doar orientative. Utilizarea generală a dispozitivului și performanța nucleului depinde de sistem.
Tabelul 1. Utilizarea și performanța dispozitivului
| Familial | Dale secvenţiale | Combinatoriale | Total | Utilizare Dispozitiv | % total | Performanță (MHz) |
| PolarFire | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| SmartFusion2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| SmartFusion | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | AFL125V5 | 6.15 | 69.34 |
| ProASIC3 | 17 | 157 | 13824 | A3P600 | 1.26 | 50 |
Nota: Datele din acest tabel au fost obținute folosind Verilog RTL cu setări tipice de sinteză și aspect pe -1 părți. Parametrii de nivel superior sau genericii au fost lăsați la setările implicite.
Descrierea funcțională
CoreJTAGDebug folosește UJTAG macro hard pentru a oferi acces la JTAG interfață din materialul FPGA. UJTAG hard macro facilitează conectarea la ieșirea controlerului MSS sau ASIC TAP din material. Doar, o instanță a UJTAG macro este permisă în material.
Figura 1-1. CoreJTAGDepanați diagrama bloc
CoreJTAGDebug conține o instanțiere a uj_jtag controler de tunel, care implementează un JTAG controler de tunel pentru a facilita JTAG tunel între un programator FlashPro și un procesor softcore țintă. Procesorul softcore este conectat prin FPGA dedicat JTAG pini de interfață. Scanări IR de la JTAG interfața sunt inaccesibile în țesătura FPGA. Prin urmare, protocolul tunel este necesar pentru a facilita scanările IR și DR către ținta de depanare, care acceptă standardul industrial JTAG interfata. Controlerul de tunel decodifică pachetul de tunel transferat ca o scanare DR și generează o scanare IR sau DR rezultată, pe baza conținutului pachetului de tunel și a conținutului registrului IR furnizat prin UIREG. Controlerul de tunel decodifică, de asemenea, pachetul de tunel, atunci când conținutul registrului IR se potrivește cu codul său IR.
Figura 1-2. Protocolul de pachete de tunel
Un parametru de configurare oferă configurarea codului IR utilizat de controlerul tunelului. Pentru a facilita depanarea mai multor procesoare softcore într-un singur design, numărul de controlere de tunel instanțiate este configurabil de la 1 la 16, oferind un JTAG interfață compatibilă cu fiecare procesor țintă. Aceste procesoare țintă sunt fiecare adresabile printr-un cod IR unic setat la momentul instanțierii.
Un buffer CLKINT sau BFR este instanțiat pe linia TGT_TCK a fiecărei interfețe de depanare a procesorului țintă.
Linia URSTB de la UJTAG macro (TRSTB) este promovat la o resursă globală în cadrul CoreJTAGDepanați. Un invertor opțional este plasat pe linia TGT_TRST din CoreJTAGDepanare pentru conexiunea la o țintă de depanare, care apoi se așteaptă să fie conectată la o sursă de resetare activă. Este configurat atunci când se presupune că semnalul TRSTB de intrare de la JTAG TAP este activ scăzut. Dacă această configurație necesită una sau mai multe ținte de depanare, va fi consumată o resursă de rutare globală suplimentară.
Linia URSTB de la UJTAG macro (TRSTB) este promovat la o resursă globală în cadrul CoreJTAGDepanați. Un invertor opțional este plasat pe linia TGT_TRST din CoreJTAGDepanare pentru conexiunea la o țintă de depanare, care apoi se așteaptă să fie conectată la o sursă de resetare activă. Este configurat atunci când se presupune că semnalul TRSTB de intrare de la JTAG TAP este activ scăzut. TGT_TRSTN este ieșirea scăzută activă implicită pentru ținta de depanare. Dacă această configurație necesită una sau mai multe ținte de depanare, va fi consumată o resursă de rutare globală suplimentară.
Figura 1-3. CoreJTAGDepanați datele seriale și sincronizarea
Înlănțuirea dispozitivelor
Consultați Ghidurile utilizatorului de programare FPGA pentru placa de dezvoltare sau familia specifică. Fiecare consiliu de dezvoltare poate funcționa la volum diferittages și puteți alege să verificați dacă este posibil cu platformele lor de dezvoltare. De asemenea, dacă utilizați mai multe plăci de dezvoltare, asigurați-vă că acestea au un teren comun.
Prin FlashPro Header
Pentru a sprijini înlănțuirea mai multor dispozitive în material folosind antetul FlashPro, mai multe instanțe de uj_jtag sunt necesare. Această versiune a nucleului oferă acces la maximum 16 nuclee fără a fi nevoie de instanțierea manuală a uj_jtag. Fiecare nucleu are un cod IR unic (de la 0x55 la 0x64) care va oferi acces la nucleul specific care se potrivește cu codul ID.
Figura 1-4. Procesoare multiple într-un singur dispozitiv Un singur dispozitiv
Pentru a folosi CoreJTAGDepanați pe mai multe dispozitive, unul dintre dispozitive trebuie să devină maestru. Acest dispozitiv conține CoreJTAGDepanați nucleul. Fiecare procesor este apoi conectat după cum urmează:
Figura 1-5. Procesoare multiple pe două dispozitive
Pentru a depana un nucleu pe o altă placă, JTAG semnale de la CoreJTAGDebug sunt promovați la pini de nivel superior în SmartDesign. Acestea sunt apoi conectate la JTAG semnale direct pe procesor.
Nota: Un CoreJTAGDepanarea, în al doilea design al plăcii, este opțională. Rețineți că UJ_JTAG macro și antetul FlashPro sunt neutilizate în cel de-al doilea design al plăcii.
Pentru a selecta un procesor pentru depanare în SoftConsole, faceți clic pe configurațiile de depanare, apoi faceți clic pe fila Debugger.
Comanda, prezentată în imaginea următoare, este executată.
Figura 1-6. Configurarea depanatorului UJ_JTAG_IRCODE
UJ_JTAG_IRCODE poate fi schimbat în funcție de procesorul pe care îl depanați. De example: pentru a depana un procesor în Dispozitivul 0, UJ_JTAG_IRCODE poate fi setat la 0x55 sau 0x56.
Prin GPIO
Pentru a depana prin GPIO, parametrul UJTAG _BYPASS este selectat. Unul și patru nuclee pot fi depanate prin anteturi sau pini GPIO. Pentru a rula o sesiune de depanare folosind GPIO de la SoftConsole v5.3 sau o versiune ulterioară, Configurația de depanare trebuie configurată după cum urmează:
Figura 1-7. Configurarea depanatorului GPIO
Nota: Dacă depanați prin GPIO, nu puteți depana simultan procesorul prin FlashPro Header sau Embedded FlashPro5, pe plăcile de dezvoltare. De example: FlashPro Header sau Embedded FlashPro5 sunt disponibile pentru a facilita depanarea utilizând Identify sau SmartDebug.
Figura 1-8. Depanare prin pinii GPIO
Înlănțuirea dispozitivului prin pinii GPIO
Pentru a sprijini înlănțuirea mai multor dispozitive prin GPIO, UJTAGParametrul _BYPASS trebuie selectat. Apoi semnalele TCK, TMS și TRSTb pot fi promovate la porturi de nivel superior. Toate procesoarele țintă au TCK, TMS și TRSTb. Acestea nu sunt afișate mai jos.
Figura 1-9. Înlănțuirea dispozitivului prin pinii GPIO
Într-un J. de bazăTAG în lanț, TDO-ul unui procesor se conectează la TDI-ul altui procesor și continuă până când toate procesoarele sunt conectate în lanț, în acest mod. TDI-ul primului procesor și TDO-ul ultimului procesor se conectează la JTAG programator care înlănțuiește toate procesoarele. JTAG semnalele de la procesoare sunt direcționate către CoreJTAGDepanare, unde pot fi înlănțuite. Dacă înlănțuirea pe mai multe dispozitive este finalizată, dispozitivul cu CoreJTAGDebug devine dispozitivul principal.
Într-un scenariu de depanare GPIO, în care un cod IR nu este alocat fiecărui procesor, este utilizat un script OpenOCD modificat pentru a selecta dispozitivul care este depanat. Un script OpenOCD este modificat pentru a selecta ce dispozitiv este depanat. Pentru un design Mi-V, file se găsește în locația de instalare SoftConsole, sub openocd/scripts/board/microsemi-riscv.cfg. Pentru celelalte procesoare, filese găsesc în aceeași locație openocd.
Nota: Opțiunile de configurare de depanare trebuie, de asemenea, actualizate, dacă file este redenumit
Figura 1-10. Depanare configurație
Deschideți username-riscv-gpio-chain.cfg, următorul este un exempluampa ceea ce trebuie vazut:
Figura 1-11. Configurare MIV File
Următoarele setări funcționează pentru depanarea unui singur dispozitiv prin GPIO. Pentru depanarea unui lanț, trebuie adăugate comenzi suplimentare, astfel încât dispozitivele care nu sunt depanate să fie puse în modul bypass.
Pentru două procesoare dintr-un lanț, următorul sampcomanda le este executata:
Acest lucru permite depanarea Procesorului softcore țintă 1 prin punerea Procesorului softcore țintă 0 în modul bypass. Pentru a depana Target softcore Processor 0, se folosește următoarea comandă:
Nota: Singura diferență dintre aceste două configurații este că sursa, care numește configurația Microsemi RISCV file (microsemi-riscv.cfg) fie este primul, la depanarea Procesorului softcore țintă 0, fie al doilea, la depanarea Procesorului Softcore țintă 1. Pentru mai mult de două dispozitive din lanț, j suplimentartag este adăugat newtaps. De example, dacă există trei procesoare într-un lanț, atunci se folosește următoarea comandă:
Figura 1-12. Example Debug System
Interfață
Următoarele secțiuni discută informații legate de interfață.
Parametrii de configurare
Opțiunile de configurare pentru CoreJTAGDepanarea sunt descrise în tabelul următor. Dacă este necesară o altă configurație decât cea implicită, utilizați caseta de dialog Configurare din SmartDesign pentru a selecta valorile adecvate pentru opțiunile configurabile.
Tabelul 2-1. CoreJTAGOpțiuni de configurare de depanare
| Nume | Interval valabil | Implicit | Descriere |
| NUM_DEBUG_TGTS | 1-16 | 1 | Numărul de ținte de depanare disponibile prin FlashPro (UJTAG_DEBUG = 0) este 1-16. Numărul de ținte de depanare disponibile prin GPIO (UJTAG_DEBUG = 1) este 1-4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG Cod IR, unul pe țintă de depanare. Valoarea specificată trebuie să fie unică pentru această țintă de depanare. Controlerul de tunel asociat cu această interfață țintă de depanare conduce numai TDO și conduce interfața de depanare țintă, atunci când conținutul registrului IR se potrivește cu acest cod IR. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: Ieșirea TGT_TRSTN_x este conectată la o formă globală a ieșirii URSTB active-low a UJTAG macro.1: ieșirea TGT_TRST este conectată intern la o formă globală inversată a ieșirii URSTB active-low a UJTAG macro. O resursă de rutare globală suplimentară este consumată dacă acest parametru este setat la 1 pentru orice țintă de depanare. |
| UJTAG_BYPASS | 0-1 | 0 | 0: Depanarea GPIO este dezactivată, Depanarea este disponibilă prin antetul FlashPro sau FlashPro5.1 încorporat: Depanarea GPIO este activată, Depanarea este disponibilă prin pinii GPIO selectați de utilizator pe placă.Nota: Când depanarea se face prin GPIO, următoarea comandă de depanare este executată în opțiunile de depanare SoftConsole: „—comandă „set FPGA_TAP N”“. |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG macro este selectată dacă UJTAG_BYPASS = 0. 1: UJTAGEste selectată macrocomanda _SEC dacă UJTAG_BYPASS= 0.Nota: Acest parametru se aplică numai pentru PolarFire. Adică, FAMILIE = 26. |
Descrieri de semnal
Următorul tabel listează descrierile semnalelor pentru CoreJTAGDepanați.
Tabelul 2-2. CoreJTAGDepanare semnale I/O
| Nume | Interval valabil | Implicit | Descriere |
| NUM_DEBUG_TGTS | 1-16 | 1 | Numărul de ținte de depanare disponibile prin FlashPro (UJTAG_DEBUG = 0) este 1-16. Numărul de ținte de depanare disponibile prin GPIO (UJTAG_DEBUG = 1) este 1-4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG Cod IR, unul pe țintă de depanare. Valoarea specificată trebuie să fie unică pentru această țintă de depanare. Controlerul de tunel asociat cu această interfață țintă de depanare conduce numai TDO și conduce interfața de depanare țintă, atunci când conținutul registrului IR se potrivește cu acest cod IR. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: Ieșirea TGT_TRSTN_x este conectată la o formă globală a ieșirii URSTB active-low a UJTAG macro.1: ieșirea TGT_TRST este conectată intern la o formă globală inversată a ieșirii URSTB active-low a UJTAG macro. O resursă de rutare globală suplimentară este consumată dacă acest parametru este setat la 1 pentru orice țintă de depanare. |
| UJTAG_BYPASS | 0-1 | 0 | 0: Depanarea GPIO este dezactivată, Depanarea este disponibilă prin antetul FlashPro sau FlashPro5.1 încorporat: Depanarea GPIO este activată, Depanarea este disponibilă prin pinii GPIO selectați de utilizator pe placă.Nota: Când depanarea se face prin GPIO, următoarea comandă de depanare este executată în opțiunile de depanare SoftConsole: „—comandă „set FPGA_TAP N”“. |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG macro este selectată dacă UJTAG_BYPASS = 0. 1: UJTAGEste selectată macrocomanda _SEC dacă UJTAG_BYPASS= 0.Nota: Acest parametru se aplică numai pentru PolarFire. Adică, FAMILIE = 26. |
Note:
- Toate semnalele din JTAG Lista de porturi TAP de mai sus trebuie promovată la porturi de nivel superior în SmartDesign.
- Porturile SEC sunt disponibile numai când UJTAG_SEC_EN este activat prin CoreJTAGGUI de configurare a depanării.
- Aveți o grijă deosebită când conectați intrarea EN_SEC. Dacă EN_SEC este promovat la un port de nivel superior (pin de intrare a dispozitivului), trebuie să accesați Configurarea stărilor I/O în timpul JTAG Secțiunea de programare din Program Design în fluxul Libero și asigurați-vă că starea I/0 (doar ieșire) pentru portul EN_SEC este setată la 1.
Înregistrați Harta și Descrierile
Nu există registre pentru CoreJTAGDepanați.
Fluxul sculei
Următoarele secțiuni discută informații legate de fluxul de instrumente.
Licenţă
Nu este necesară o licență pentru a utiliza acest IP Core cu Libero SoC.
RTL
Codul RTL complet este furnizat pentru nucleu și bancuri de testare, permițând nucleului să fie instanțiat cu SmartDesign. Simularea, Sinteza și Dispunerea pot fi efectuate în Libero SoC.
SmartDesign
Un example instantiated view a lui CoreJTAGDepanarea este prezentată în figura următoare. Pentru mai multe informații despre utilizarea SmartDesign pentru a instanția și genera nuclee, consultați Ghidul utilizatorului Utilizarea DirectCore în Libero® SoC.
Figura 4-1. SmartDesign CoreJTAGInstanță de depanare View folosind JTAG Antet
Figura 4-2. SmartDesign CoreJTAGDepanați instanța folosind pinii GPIO
Configurarea CoreJTAGDepanați în SmartDesign
Nucleul este configurat folosind GUI de configurare în SmartDesign. Un exampfișierul GUI este prezentat în figura următoare.
Figura 4-3. Configurarea CoreJTAGDepanați în SmartDesign
Pentru PolarFire, UJTAG_SEC selectează UJTAG_SEC macro în loc de UJTAG macro când UJTAG_BYPASS este dezactivat. Este ignorat pentru toate celelalte familii.
Numărul de ținte de depanare este configurabil până la 16 ținte de depanare, cu UJTAG_BYPASS dezactivat și până la 4 ținte de depanare, cu UJTAG_BYPASS activat.
UJTAG_BYPASS selectează depanarea prin UJTAG și antetul FlashPro și depanare prin pinii GPIO.
Codul IR cu numărul țintă este JTAG Cod IR dat țintei de depanare. Aceasta trebuie să fie o valoare unică în intervalul specificat în Tabelul 2-1.
Fluxuri de simulare
CoreJ este furnizat un banc de testare pentru utilizatorTAGDepanați. Pentru a rula simulări:
- Selectați fluxul de test de utilizator în cadrul SmartDesign.
- Faceți clic pe Salvare și generare în panoul Generare. Selectați bancul de testare al utilizatorului din interfața grafică Core Configuration.
Când SmartDesign generează proiectul Libero, instalează bancul de testare al utilizatorului files. Pentru a rula bancul de testare al utilizatorului:
- Setați rădăcina de design la CoreJTAGDepanați instanțierea în panoul de ierarhie a designului Libero.
- Faceți clic pe Verificare design pre-sintetizat > Simulare în fereastra Libero Design Flow. Aceasta pornește ModelSim și rulează automat simularea.
Sinteză în Libero
Pentru a rula Synthesis:
- Faceți clic pe pictograma Synthesize din fereastra Libero SoC Design Flow pentru a sintetiza nucleul. Alternativ, faceți clic dreapta pe opțiunea Sintetiză din fereastra Flux de proiectare și selectați Deschide interactiv. Fereastra Synthesis afișează proiectul Synplify®.
- Faceți clic pe pictograma Run.
Nota: Pentru RTG4, există o avertizare atenuată de eveniment tranzitoriu (SET), care poate fi ignorată deoarece această IP este utilizată numai în scopuri de dezvoltare și nu va fi utilizată într-un mediu cu radiații.
Loc și traseu în Libero
Odată ce Sinteza este finalizată, faceți clic pe pictograma Place and Route din Libero SoC pentru a începe procesul de plasare.
Programarea dispozitivului
Dacă se utilizează caracteristica UJAG_SEC și EN_SEC este promovat la un port de nivel superior (pin de intrare a dispozitivului), trebuie să accesați Configurarea stărilor I/O în timpul JTAG Secțiunea de programare din Program Design în fluxul Libero și asigurați-vă că starea I/0 (doar ieșire) pentru portul EN_SEC este setată la 1.
Această configurație este necesară pentru a menține accesul la JTAG port pentru reprogramarea dispozitivului, deoarece valoarea definită a Registrului de scanare a limitelor (BSR) suprascrie orice nivel logic extern pe EN_SEC în timpul reprogramării.
Integrarea sistemului
Următoarele secțiuni discută informațiile legate de integrarea sistemului.
Proiectare la nivel de sistem pentru IGLOO2/RTG4
Figura următoare arată cerințele de proiectare pentru a efectua JTAG depanarea unui procesor softcore, situat în materialul de la SoftConsole la JTAG interfață pentru dispozitivele IGLOO2 și RTG4.
Figura 5-1. RTG4/IGLOO2 JTAG Proiectare de depanare
Design la nivel de sistem pentru SmartFusion2
Figura următoare arată cerințele de proiectare pentru a efectua JTAG depanarea unui procesor softcore, situat în material de la SoftConsole la JTAG interfață pentru dispozitivele SmartFusion2.
Figura 5-2. SmartFusion2 JTAG Proiectare de depanare
UJTAG_SEC
Pentru familia de dispozitive PolarFire, această versiune permite utilizatorului să aleagă între UJTAG și UJTAG_SEC, UJTAGParametrul _SEC_EN din GUI va fi folosit pentru a selecta care este dorit.
Următoarea figură prezintă o diagramă simplă care reprezintă interfețele fizice ale UJTAG/UJTAG_SEC în PolarFire.
Figura 5-3. PolarFire UJTAG_SEC Macro
Constrângeri de proiectare
Design-urile cu CoreJTAGDepanarea necesită ca aplicația să urmeze constrângerile, în fluxul de proiectare, pentru a permite ca analiza de timp să fie utilizată pe domeniul ceasului TCK.
Pentru a adăuga constrângerile:
- Dacă se utilizează fluxul de constrângeri îmbunătățite în Libero v11.7 sau o versiune ulterioară, faceți dublu clic pe Constrângeri > Gestionați constrângeri în fereastra DesignFlow și faceți clic pe fila Timing.
- În fila Timing a ferestrei Constraint Manager, faceți clic pe Nou pentru a crea un nou SDC file, și denumește file. Constrângerile de proiectare includ constrângerile sursei de ceas care pot fi introduse în acest SDC gol file.
- Dacă se folosește Constrângerea clasică în Libero v11.7 sau o versiune ulterioară, faceți clic dreapta pe Creare constrângeri > Constrângere de timp, în fereastra Flux de proiectare, apoi faceți clic pe Creare constrângere nouă. Se creează un nou SDC file. Constrângerile de proiectare includ constrângerile sursei de ceas, care sunt introduse în acest SDC gol file.
- Calculați perioada TCK și jumătatea perioadei. TCK este setat la 6 MHz când depanarea se face cu FlashPro și este setat la o frecvență maximă de 30 MHz când depanarea este acceptată de FlashPro5. După ce ați finalizat acest pas, introduceți următoarele constrângeri în SDC file:
create_clock -name { TCK } \- perioada TCK_PERIOD \
- forma de unda { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] De exempluample, următoarele constrângeri sunt aplicate pentru un proiect care utilizează o frecvență TCK de 6 MHz.
create_clock -name { TCK } \ - perioada 166.67 \
- forma de unda { 0 83.33 } \ [ get_ports { TCK } ]
- Asociați toate constrângerile files cu verificarea de sinteză, loc și traseu și sincronizare stageste în Manager de constrângeri > Fila Timing. Acest lucru este finalizat prin selectarea casetelor de selectare aferente pentru SDC files în care au fost introduse constrângerile
Istoricul revizuirilor
| Numele portului | Lăţime | Direcţie | Descriere |
| JTAG Atingeți porturi | |||
| TDI | 1 | Intrare | Date de testare In. Intrare de date seriale de la TAP. |
| TCK | 1 | Intrare | Ceas de testare. Sursă de ceas către toate elementele secvențiale din CoreJTAGDepanați. |
| TMS | 1 | Intrare | Selectare mod de testare. |
| TDO | 1 | Ieșire | Datele de testare sunt scoase. Ieșire de date în serie către TAP. |
| TRSTB | 1 | Intrare | Test Resetare. Intrare activă de resetare scăzută de la TAP. |
| JTAG Porturi țintă X | |||
| TGT_TDO_x | 1 | Intrare | Testați datele de la ținta de depanare x la TAP. Conectați-vă la portul TDO țintă. |
| TGT_TCK_x | 1 | Ieșire | Testați ieșirea ceasului pentru a depana ținta x. TCK este promovat la o rețea globală, cu declinare scăzută, în interiorul CoreJTAGDepanați. |
| TGT_TRST_x | 1 | Ieșire | Resetare test activ-înalt. Folosit numai când TGT_ACTIVE_HIGH_RESET_x =1 |
| TGT_TRSTN_x | 1 | Ieșire | Resetare test activ-scăzut. Folosit numai când TGT_ACTIVE_HIGH_RESET_x =0 |
| TGT_TMS_x | 1 | Ieșire | Test Mode Selectați ieșirea pentru a depana ținta x. |
| TGT_TDI_x | 1 | Ieșire | Date de testare In. Intrare de date seriale de la destinația de depanare x. |
| UJTAG_BYPASS_TCK_x | 1 | Intrare | Testați intrarea ceasului pentru a depana ținta x din pinul GPIO. |
| UJTAG_BYPASS_TMS_x | 1 | Intrare | Mod de testare Selectați pentru a depana ținta x din pinul GPIO. |
| UJTAG_BYPASS_TDI_x | 1 | Intrare | Test Data In, date seriale pentru a depana ținta x din pinul GPIO. |
| UJTAG_BYPASS_TRSTB_x | 1 | Intrare | Test Resetare. Resetați intrarea pentru a depana ținta x din pinul GPIO. |
| UJTAG_BYPASS_TDO_x | 1 | Ieșire | Test Data Out, date seriale de la destinația de depanare x de la pinul GPIO. |
| Porturi SEC | |||
| EN_SEC | 1 | Intrare | Activează securitatea. Permite proiectării utilizatorului să suprascrie intrarea externă TDI și TRSTB la TAP.Atenţie: Aveți grijă deosebită când conectați acest port. Consultați nota de mai jos și Programarea dispozitivului pentru mai multe detalii. |
| TDI_SEC | 1 | Intrare | Anulare de securitate TDI. Ignoră intrarea TDI externă la TAP când EN_SEC este HIGH. |
| TRSTB_SEC | 1 | Intrare | TRSTB Securitate anulare. Ignoră intrarea externă TRSTB la TAP când SEC_EN este HIGH. |
| UTRSTB | 1 | Ieșire | Testați resetarea monitorului |
| UTMS | 1 | Ieșire | Mod de testare Selectați monitor |
Microcipul Website-ul
Microcip oferă suport online prin intermediul nostru website la www.microchip.com/. Acest website-ul este folosit pentru a face files și informații ușor accesibile clienților. Unele dintre conținuturile disponibile includ:
- Suport pentru produse – Fișe de date și errate, note de aplicare și sampprogramele, resursele de proiectare, ghidurile utilizatorului și documentele de suport hardware, cele mai recente versiuni de software și software arhivat
- Suport tehnic general – Întrebări frecvente (FAQs), solicitări de asistență tehnică, grupuri de discuții online, lista de membri ai programului de parteneri de design Microchip
- Afacerea Microcipului – Selector de produse și ghiduri de comandă, ultimele comunicate de presă Microchip, listarea seminariilor și evenimentelor, listele birourilor de vânzări, distribuitorilor și reprezentanților fabricii Microchip
Serviciul de notificare privind schimbările de produs
Serviciul de notificare de modificare a produselor Microchip ajută la menținerea clienților la curent cu produsele Microchip. Abonații vor primi notificări prin e-mail ori de câte ori apar modificări, actualizări, revizuiri sau erori legate de o anumită familie de produse sau instrument de dezvoltare de interes.
Pentru a vă înscrie, accesați www.microchip.com/pcn și urmați instrucțiunile de înregistrare Asistență pentru clienți Utilizatorii produselor Microchip pot primi asistență prin mai multe canale:
- Distribuitor sau Reprezentant
- Biroul local de vânzări
- Asistență tehnică Embedded Solutions Engineer (ESE) Clienții trebuie să-și contacteze distribuitorul, reprezentantul sau ESE pentru asistență. Birourile locale de vânzări sunt, de asemenea, disponibile pentru a ajuta clienții. O listă a birourilor și locațiilor de vânzări este inclusă în acest document.
Suportul tehnic este disponibil prin intermediul website la: www.microchip.com/support
Caracteristica de protecție a codului dispozitivelor cu microcip
Rețineți următoarele detalii despre caracteristica de protecție prin cod pe dispozitivele Microcip:
- Produsele cu microcip îndeplinesc specificațiile conținute în fișa lor specială pentru microcip.
- Microchip consideră că familia sa de produse este sigură atunci când este utilizată în modul prevăzut și în condiții normale.
- Există metode necinstite și posibil ilegale care sunt utilizate în încercările de a încălca caracteristicile de protecție prin cod ale dispozitivelor Microcip. Considerăm că aceste metode necesită utilizarea produselor Microchip într-un mod în afara specificațiilor de operare conținute în Fișele de date ale Microchip. Încercările de a încălca aceste caracteristici de protecție a codului, cel mai probabil, nu pot fi realizate fără încălcarea drepturilor de proprietate intelectuală ale Microchip.
- Microchip este dispus să lucreze cu orice client care este preocupat de integritatea codului său.
- Nici Microchip, nici alt producător de semiconductori nu poate garanta securitatea codului său. Protecția prin cod nu înseamnă că garantăm că produsul este „de necassat”. Protecția prin cod este în continuă evoluție. Noi, cei de la Microchip, ne angajăm să îmbunătățim continuu caracteristicile de protecție prin cod ale produselor noastre. Încercările de a încălca caracteristica de protecție a codului Microchip pot reprezenta o încălcare a Digital Millennium Copyright Act. Dacă astfel de acte permit accesul neautorizat la software-ul dvs. sau la alte lucrări protejate prin drepturi de autor, este posibil să aveți dreptul de a da în judecată pentru scutire în temeiul legii respective.
Aviz legal
Informațiile conținute în această publicație sunt furnizate exclusiv în scopul proiectării și utilizării produselor Microchip. Informațiile referitoare la aplicațiile dispozitivului și altele asemenea sunt furnizate numai pentru confortul dvs. și pot fi înlocuite de actualizări. Este responsabilitatea dumneavoastră să vă asigurați că aplicația dumneavoastră corespunde specificațiilor dumneavoastră.
ACESTE INFORMAȚII ESTE FURNIZATE DE MICROCHIP „CA AȘA ESTE”. MICROCHIP NU FACE REPREZENTARI
SAU GARANȚII DE ORICE FEL, EXPRESE SAU IMPLICITE, SCRISATE SAU ORALE, STATUTARE
SAU ALLT, LEGATE DE INFORMAȚII INCLUSIVĂ, DAR NU SE LIMITA LA ORICE IMPLICIT
GARANȚII DE NEÎNCĂLCARE, ABILITĂȚI COMERCIATORULUI ȘI ADECVENȚIA PENTRU UN ANUMIT SCOP SAU GARANȚII LEGATE DE STARE, CALITATE SAU PERFORMANȚĂ A SA. MICROCHIP NU VA FI RESPONSABIL ÎN NICIUN CAZ PENTRU PIERDERI INDIRECTE, SPECIALE, PUNITIVE, INCIDENTALE SAU CONSECUȚIONALE, DAUNE, COST SAU CHELTUIELI DE NICIUN FEL LEGATE DE INFORMAȚII SAU DE UTILIZAREA ACESTELOR, ORICARE CAUZATE, CHIAR DACĂ ÎN CAZUL DE MICROCHIP. DAUNELE SUNT PREVIZIBILE. ÎN MĂSURA TOTALĂ PERMISĂ DE LEGE, RESPONSABILITATEA TOTALĂ A MICROCHIP PENTRU TOATE RECLAMAȚIILE ÎN ORICE MOD LEGATE DE INFORMAȚII SAU DE UTILIZAREA EI NU VA DEPĂȘI SUMA TAXEI PE CARE LE-AȚI PLATIT DIRECT LA MICROCHIP PENTRU INFORMAȚII, DACĂ CARE ESTE. Utilizarea dispozitivelor Microcip în aplicații de susținere a vieții și/sau de siguranță este în întregime pe riscul cumpărătorului, iar cumpărătorul este de acord să apere, să despăgubească și să țină inofensiv Microcipul de orice daune, pretenții, procese sau cheltuieli care rezultă dintr-o astfel de utilizare. Nicio licență nu este transmisă, implicit sau în alt mod, în baza niciunui drept de proprietate intelectuală Microchip, cu excepția cazului în care se specifică altfel.
| AMERICII | ASIA/PACIFIC | ASIA/PACIFIC | EUROPA |
| Biroul Corporativ2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Fax: 480-792-7277 Suport tehnic: www.microchip.com/support Web Adresa: www.microchip.com AtlantaDuluth, GAtel: 678-957-9614Fax: 678-957-1455Austin, TXTel: 512-257-3370Boston Westborough, MA Tel: 774-760-0087Fax: 774-760-0088ChicagoItasca, ILTel: 630-285-0071Fax: 630-285-0075DallasAddison, TXTel: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTel: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCTel: 919-844-7510New York, NYTel: 631-435-6000San Jose, CATel: 408-735-9110Tel: 408-436-4270Canada – TorontoTel: 905-695-1980Fax: 905-695-2078 | Australia – SydneyTel: 61-2-9868-6733China – BeijingTel: 86-10-8569-7000China – ChengduTel: 86-28-8665-5511China – ChongqingTel: 86-23-8980-9588China – DongguanTel: 86-769-8702-9880China – GuangzhouTel: 86-20-8755-8029China – HangzhouTel: 86-571-8792-8115China – Hong Kong SARTel: 852-2943-5100China – NanjingTel: 86-25-8473-2460China – QingdaoTel: 86-532-8502-7355China – ShanghaiTel: 86-21-3326-8000China – ShenyangTel: 86-24-2334-2829China – ShenzhenTel: 86-755-8864-2200China – SuzhouTel: 86-186-6233-1526China – WuhanTel: 86-27-5980-5300China – XianTel: 86-29-8833-7252China – XiamenTel: 86-592-2388138China – ZhuhaiTel: 86-756-3210040 | India – BangaloreTel: 91-80-3090-4444India – New DelhiTel: 91-11-4160-8631India - PuneTel: 91-20-4121-0141Japonia – OsakaTel: 81-6-6152-7160Japonia – TokyoTel: 81-3-6880- 3770Coreea – DaeguTel: 82-53-744-4301Coreea – SeulTel: 82-2-554-7200Malaezia – Kuala LumpurTel: 60-3-7651-7906Malaezia – PenangTel: 60-4-227-8870Filipine – ManilaTel: 63-2-634-9065SingaporeTel: 65-6334-8870Taiwan – Hsin ChuTel: 886-3-577-8366Taiwan – KaohsiungTel: 886-7-213-7830Taiwan – TaipeiTel: 886-2-2508-8600Thailanda – BangkokTel: 66-2-694-1351Vietnam – Ho Chi MinhTel: 84-28-5448-2100 | Austria – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Danemarca – CopenhagaTel: 45-4485-5910Fax: 45-4485-2829Finlanda – EspooTel: 358-9-4520-820Franța – ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Germania – GarchingTel: 49-8931-9700Germania – HaanTel: 49-2129-3766400Germania – HeilbronnTel: 49-7131-72400Germania – KarlsruheTel: 49-721-625370Germania – MunchenTel: 49-89-627-144-0Fax: 49-89-627-144-44Germania – RosenheimTel: 49-8031-354-560Israel – RaananaTel: 972-9-744-7705Italia – MilanoTel: 39-0331-742611Fax: 39-0331-466781Italia – PadovaTel: 39-049-7625286Olanda – DrunenTel: 31-416-690399Fax: 31-416-690340Norvegia – TrondheimTel: 47-72884388Polonia – VarșoviaTel: 48-22-3325737România – BucureștiTel: 40-21-407-87-50Spania – MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Suedia – GothenbergTel: 46-31-704-60-40Suedia – StockholmTel: 46-8-5090-4654Marea Britanie – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820 |
Documente/Resurse
 |
Tehnologia Microcipului CoreJTAGDepanare procesoare [pdfGhid de utilizare CoreJTAGProcesoare de depanare, CoreJTAGDepanare, Procesoare |
