ʻO Microchip Technology Core JTAG Debug Mea Hoʻohana Mea Hoʻohana

Hoʻolauna

Koi JTAG Hoʻoikaika ʻo Debug v4.0 i ka pilina o Joint Test Action Group (JTAG) nā mea hoʻoheheʻe palupalu palupalu i ka JTAG TAP a i ʻole General Purpose Input/Output (GPIO) pine no ka hoʻopau ʻana. Hoʻomaʻamaʻa kēia IP core i ka hoʻopiʻi ʻana o ka nui o 16 mau kaʻina hana palupalu i loko o kahi mea hoʻokahi, a hāʻawi pū i ke kākoʻo no ka debugging o nā kaʻina hana ma nā ʻaoʻao ʻehā ma luna o GPIO.

Nā hiʻohiʻona

CoreJTAGLoaʻa i ka Debug nā hiʻohiʻona nui:

• Hāʻawi i ka lole komo i ka JTAG ka pilina ma o ka JTAG TAP.
• Hāʻawi i ka lole komo i ka JTAG ma o na pine GPIO.
• Hoʻonohonoho i ke kākoʻo IR Code no ka JTAG hoʻoheheʻe ʻana.
• Kākoʻo i ka hoʻopili ʻana i nā mea he nui ma o ka JTAG TAP.
• Kākoʻo i ka debugging multi-processor.
• Hoʻolaha i ka uaki kaʻawale a hoʻonohonoho hou i nā hōʻailona i nā kumuwaiwai ala ala haʻahaʻa.
• Kākoʻo ia i ka hoʻihoʻi ʻana i ka pahu hopu hana haʻahaʻa a kiʻekiʻe.
• Kākoʻo ʻo JTAG ʻImi hoʻomalu palekana (UJTAG_SEC) no nā polokalamu PolarFire.

Manaʻo kumu
Pili kēia palapala iā CoreJTAGDebug v4.0

Nā ʻohana i kākoʻo ʻia

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Ka hoʻohana ʻana a me ka hana ʻana

Hōʻike ʻia ka ʻikepili hoʻohana a me ka hana ma ka papa ma lalo no nā ʻohana hāmeʻa i kākoʻo ʻia. ʻO ka ʻikepili i helu ʻia ma kēia pākaukau he hōʻailona wale nō. ʻO ka hoʻohana ʻana i ka hāmeʻa holoʻokoʻa a me ka hana ʻana o ke kumu pili i ka ʻōnaehana.
Papa 1. Hoohana a me ka hana ana

ʻOhana	Kile Sequential	Hoʻohui	Huina	Hoʻohana Mea lako	Huina %	Hana (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Nānā: Loaʻa ka ʻikepili ma kēia papa me ka hoʻohana ʻana i ka Verilog RTL me ka synthesis maʻamau a me nā hoʻonohonoho hoʻonohonoho ma nā ʻāpana -1. Ua waiho ʻia nā ʻāpana kiʻekiʻe a i ʻole nā ​​generics ma nā hoʻonohonoho paʻamau.

Ka wehewehe hana

CoreJTAGHoʻohana ka Debug i ka UJTAG macro paʻakikī e hāʻawi i ke komo i ka JTAG interface mai ka lole FPGA. ʻO ka UJTAG maʻalahi ka macro paʻakikī i ka hoʻopili ʻana i ka mea hoʻopuka o ka mea hoʻokele MSS a i ʻole ASIC TAP mai ka lole. Hoʻokahi wale nō manawa o ka UJTAG ʻae ʻia ka macro i ka lole.
Helu 1-1. CoreJTAGDebug Block Diagram

CoreJTAGLoaʻa i ka Debug kahi instantiation o ka uj_jtag ka mea hoʻoponopono tunnel, e hoʻokō ana i kahi JTAG mea hoʻokele tunnel e hoʻomaʻamaʻa iā JTAG ka hoʻoheheʻe ʻana ma waena o kahi polokalamu FlashPro a me kahi ʻōnaehana softcore. Hoʻopili ʻia ka papa hana softcore ma o ka FPGA's JTAG nā pine interface. Nā kiʻi IR mai ka JTAG ʻAʻole hiki ke loaʻa ka interface i ka lole FPGA. No laila, koi ʻia ka protocol tunnel e hoʻomaʻamaʻa i ka IR a me DR scans i ka debug target, e kākoʻo ana i ka maʻamau ʻoihana J.TAG interface. Hoʻololi ka mea hoʻoponopono tunnel i ka ʻeke tunnel i hoʻoili ʻia ma ke ʻano he DR scan a hoʻopuka i ka hopena IR a i ʻole DR scan, e pili ana i nā ʻike o ka ʻeke tunnel a me nā mea o ka papa inoa IR i hāʻawi ʻia ma o UIREG. Hoʻokaʻawale hoʻi ka mea hoʻoponopono tunnel i ka ʻeke tunnel, ke kūlike nā mea o ka papa inoa IR i kona code IR.

Helu 1-2. Kūkākūkā Puke Tunnel

Hāʻawi kahi ʻāpana hoʻonohonoho i ka hoʻonohonoho ʻana o ke code IR i hoʻohana ʻia e ka mea hoʻokele tunnel. No ka hoʻomaʻamaʻa ʻana i ka debugging o nā kaʻina hana softcore i loko o kahi hoʻolālā hoʻokahi, hiki ke hoʻonohonoho ʻia ka helu o nā mea hoʻokele tunnel i hoʻonohonoho ʻia mai 1-16, e hāʻawi ana i kahi JTAG pili pono i kēlā me kēia mea hoʻoheheʻe. Hiki ke ʻōlelo ʻia kēia mau kaʻina hana ma o kahi code IR kū hoʻokahi i hoʻonohonoho ʻia i ka manawa instantiation.

Hoʻomaka koke ʻia kahi pahu CLKINT a i ʻole BFR ma ka laina TGT_TCK o kēlā me kēia pānaehana debug kaʻina hana.

ʻO ka laina URSTB mai ka UJTAG hoʻolaha ʻia ka macro (TRSTB) i kumu waiwai honua i loko o CoreJTAGDebug. Hoʻokomo ʻia kahi mea hoʻohuli koho ma ka laina TGT_TRST i loko o CoreJTAGDebug no ka hoʻopili ʻana i kahi pahuhopu debug, a laila manaʻo ʻia e hoʻopili ʻia i kahi kumu hoʻihoʻi kiʻekiʻe. Hoʻonohonoho ʻia i ka wā i manaʻo ʻia ai ka hōʻailona TRSTB e komo mai ana mai ka JTAG He haʻahaʻa ka TAP. Inā makemake kēia hoʻonohonoho i hoʻokahi a ʻoi aʻe paha mau pahuhopu debug, e hoʻopau ʻia kahi kumu ala ala honua.

ʻO ka laina URSTB mai ka UJTAG hoʻolaha ʻia ka macro (TRSTB) i kumu waiwai honua i loko o CoreJTAGDebug. Hoʻokomo ʻia kahi mea hoʻohuli koho ma ka laina TGT_TRST i loko o CoreJTAGDebug no ka hoʻopili ʻana i kahi pahuhopu debug, a laila manaʻo ʻia e hoʻopili ʻia i kahi kumu hoʻihoʻi kiʻekiʻe. Hoʻonohonoho ʻia i ka wā i manaʻo ʻia ai ka hōʻailona TRSTB e komo mai ana mai ka JTAG He haʻahaʻa ka TAP. ʻO TGT_TRSTN ka puka haʻahaʻa haʻahaʻa paʻamau no ka pahuhopu debug. Inā makemake kēia hoʻonohonoho i hoʻokahi a ʻoi aʻe paha mau pahuhopu debug, e hoʻopau ʻia kahi kumu ala ala honua.

Helu 1-3. CoreJTAGHoʻopau i ka ʻikepili Serial a me ka Uku

Hoʻopaʻa paʻa lima

E nānā i ka FPGA Programming User Guides no ka papa hoʻomohala kikoʻī a i ʻole ka ʻohana. Hiki i kēlā me kēia papa kūkulu ke hana ma nā voltages, a hiki iā ʻoe ke koho e hōʻoia inā hiki me kā lākou mau kahua hoʻomohala. Eia kekahi, inā ʻoe e hoʻohana ana i nā papa hoʻomohala he nui, e hōʻoia i kēlā, kaʻana like lākou i kahi kumu maʻamau.

Ma o FlashPro Header
No ke kākoʻo ʻana i ka hoʻopaʻa ʻana o nā mea he nui i ka lole me ka hoʻohana ʻana i ke poʻo FlashPro, he nui nā manawa o uj_jtag koi ʻia. Hāʻawi kēia mana o ke kumu i ke komo ʻana i ka nui o 16 cores me ka ʻole o ka pono no ka hoʻomaka koke ʻana iā uj_jtag. Loaʻa i kēlā me kēia core kahi Code IR kūʻokoʻa (mai 0x55 a i 0x64) e hāʻawi i ke komo i ke kumu kikoʻī e pili ana i ka code ID.

Helu 1-4. Nā Kaʻina Hana Nui i loko o kahi mea hoʻokahi

E hoʻohana iā CoreJTAGDebug ma nā ʻaoʻao he nui, pono kekahi o nā mea hana e lilo i haku. Aia kēia mea hana i ka CoreJTAGDebug core. Hoʻopili ʻia kēlā me kēia kaʻina hana penei:
Helu 1-5. Nā Kaʻina Hana He nui ma nā ʻaoʻao ʻelua

No ka hoʻopau ʻana i kahi kumu ma kahi papa ʻē aʻe, ua hoʻomaka ka JTAG nā hōʻailona mai CoreJTAGHoʻonui ʻia ka Debug i nā pine kiʻekiʻe ma ka SmartDesign. Hoʻopili ʻia kēia mau mea i ka JTAG nā hōʻailona pololei ma ka mea hana.
Nānā: A CoreJTAGDebug, ma ka lua o ka papa hoʻolālā, he koho E hoʻomaopopo i ka UJ_JTAG ʻAʻole hoʻohana ʻia ka macro a me ke poʻo FlashPro i ka hoʻolālā papa ʻelua.

No ke koho ʻana i kahi kaʻina hana no ka debugging ma SoftConsole, e kaomi i nā hoʻonohonoho debug, a laila kaomi i ka ʻaoʻao Debugger.

Ua hoʻokō ʻia ke kauoha, i hōʻike ʻia ma ke kiʻi aʻe.

Helu 1-6. Hoʻonohonoho Debugger UJ_JTAG_IRCODE

Ka UJ_JTAGHiki ke hoʻololi ʻia _IRCODE ma muli o ke kaʻina hana āu e hoʻopau nei. No example: e hoʻopau i kahi kaʻina hana ma Device 0, ka UJ_JTAG_IRCODE hiki ke hoʻonohonoho i ka 0x55 a i ʻole 0x56.

Ma o GPIO
No ka debug ma luna o GPIO, ka ʻāpana UJTAG Ua koho ʻia ʻo _BYPASS. Hiki ke hoʻopau ʻia hoʻokahi a me ʻehā mau cores ma luna o nā poʻomanaʻo GPIO a i ʻole nā ​​​​pine. No ka holo ʻana i kahi kau debug me ka hoʻohana ʻana i nā GPIO mai SoftConsole v5.3 a i ʻole ke kiʻekiʻe aʻe, pono e hoʻonohonoho ʻia ka Debug Configuration penei:
Helu 1-7. GPIO hoʻonohonoho Debugger

Nānā: Inā ʻoe e hoʻopololei ana ma luna o GPIO, ʻaʻole hiki iā ʻoe ke hoʻopau i ka mea hana ma o ka FlashPro Header a i ʻole ka Embedded FlashPro5, ma nā papa hoʻomohala. No example: Loaʻa ka FlashPro Header a i ʻole Embedded FlashPro5 e hoʻomaʻamaʻa i ka debug me ka hoʻohana ʻana i ka Identify a i ʻole SmartDebug.
Helu 1-8. Debugging ma luna o nā pine GPIO

Hoʻopaʻa paʻa ʻana ma o GPIO Pins
No ke kākoʻo ʻana i ka hoʻopaʻa ʻana o nā mea he nui ma o GPIO, ka UJTAGPono ke koho _BYPASS. A laila hiki ke hoʻonui ʻia nā hōʻailona TCK, TMS, a me TRSTb i nā awa kiʻekiʻe. Loaʻa iā TCK, TMS, a me TRSTb nā kaʻina hana pahuhopu a pau. ʻAʻole hōʻike ʻia kēia mau mea ma lalo nei.
Helu 1-9. Hoʻopaʻa ʻia nā lako ma o nā pine GPIO

I loko o kahi kumu JTAG kaulahao, hookui ka TDO o ka mea hana i ka TDI o kekahi mea hana, a hoomau ia a hiki i ka paa ana o na mea hana a pau, ma keia ano. Hoʻopili ka TDI o ka mea hana mua a me ka TDO o ka mea hana hope i ka JTAG mea papahana e hoʻopaʻa ana i nā kaʻina hana a pau. ʻO ka JTAG Hoʻouna ʻia nā hōʻailona mai nā kaʻina hana i CoreJTAGDebug, kahi e hoʻopaʻa ʻia ai lākou. Inā hoʻopau ʻia ke kaulahao ma nā ʻaoʻao he nui, ʻo ka hāmeʻa me CoreJTAGLilo ka Debug i mea hana haku.

Ma kahi hiʻohiʻona debug GPIO, kahi i hoʻokaʻawale ʻole ʻia kahi IR Code i kēlā me kēia kaʻina hana, hoʻohana ʻia kahi palapala OpenOCD i hoʻololi ʻia e koho, ʻo ia ka mea e hoʻopau ʻia. Hoʻololi ʻia kahi palapala OpenOCD e koho, ʻo ia ka mea i hoʻopau ʻia. No kahi hoʻolālā Mi-V, ʻo ka file loaʻa ma ka SoftConsole install wahi, ma lalo o ka openocd/scripts/board/ microsemi-riscv.cfg. No nā mea hana ʻē aʻe, ʻo ka fileLoaʻa nā s ma ka wahi openocd like.
Nānā:  Pono e hoʻonui hou ʻia nā koho Debug Configuration, inā ʻo ka file ua kapa hou ia

Helu 1-10. Hoʻonohonoho hoʻopololei

E wehe i ka inoa inoa-riscv-gpio-chain.cfg, ma hope iho he example o ka mea e pono ke ike:

Helu 1-11. Hoʻonohonoho MIV File

Hoʻohana ʻia nā hoʻonohonoho aʻe no ka hoʻopā ʻana o ka mea hoʻokahi ma luna o GPIO. No ka hoʻopau ʻana i kahi kaulahao, pono e hoʻohui ʻia nā kauoha ʻē aʻe, i hoʻokomo ʻia nā mea i hoʻopaʻa ʻole ʻia i ke ʻano bypass.

No nā mea hana ʻelua i ke kaulahao, ʻo nā sampUa hoʻokō ʻia ke kauoha:

Hāʻawi kēia i ka debugging o Target softcore Processor 1 ma ke kau ʻana i ka Target softcore Processor 0 i ke ʻano bypass. No ka debug i ka Target softcore Processor 0, ua hoʻohana ʻia kēia kauoha:

Nānā:  ʻO ka ʻokoʻa wale nō ma waena o kēia mau hoʻonohonoho ʻelua ʻo ia ke kumu, e kāhea ana i ka hoʻonohonoho Microsemi RISCV file (microsemi-riscv.cfg) e hele mua mai ana paha, i ka wa e hoopau ana i ka Target softcore Processor 0, a i ole ka lua, i ka wa e hoopau ana i ka Target Softcore Processor 1. No na mea oi aku i elua o ke kaulahao, hou jtag hoʻohui ʻia nā newtaps. No exampe, ina he ekolu mea hana ma ke kaulahao, alaila, ua hoohana ia keia kauoha:

Helu 1-12. Example Pūnaehana Debug

Ikepili

Kūkākūkā nā ʻāpana aʻe i ka ʻike pili pili.

Nā ʻāpana hoʻonohonoho

ʻO nā koho hoʻonohonoho no CoreJTAGHōʻike ʻia ka debug ma ka papa ma lalo nei. Inā makemake ʻia kahi hoʻonohonoho ʻē aʻe ma mua o ka paʻamau, e hoʻohana i ka pahu kūkākūkā Configuration ma SmartDesign e koho i nā waiwai kūpono no nā koho configurable.
Papa 2-1. CoreJTAGNā Koho Hoʻonohonoho Debug

inoa	Kaulana kūpono	Paʻamau	wehewehe
NUM_DEBUG_TGTS	1-16	1	ʻO ka helu o nā pahuhopu debug i loaʻa ma o FlashPro (UJTAG_DEBUG = 0) he 1-16. Ka helu o nā pahuhopu debug i loaʻa ma o GPIO (UJTAG_DEBUG = 1) he 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR Code, hoʻokahi no kēlā me kēia pahuhopu debug. Pono ka waiwai i ho'ākāka 'ia no kēia pahuhopu debug. ʻO ka mea hoʻoponopono tunnel e pili ana i kēia pānaʻi hoʻopaʻapaʻa debug wale nō e hoʻokele iā TDO a hoʻokele i ka pānaehana debug target, ke kūlike nā mea o ka papa inoa IR i kēia code IR.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Hoʻopili ʻia ka puka TGT_TRSTN_x i kahi ʻano honua o ka puka URSTB haʻahaʻa haʻahaʻa o ka UJTAG macro.1: TGT_TRST hoʻopuka i hoʻopili ʻia me kahi ʻano hoʻohuli honua o ka puka URSTB haʻahaʻa haʻahaʻa o ka UJTAG macro. Hoʻopau ʻia kahi kumuwaiwai hoʻokele honua ʻē aʻe inā hoʻonohonoho ʻia kēia ʻāpana i ka 1 no kekahi pahuhopu debug.
UJTAG_BYPASS	0-1	0	0: Ua pio ʻo GPIO Debug, loaʻa ka Debug ma o ka FlashPro Header a i ʻole Embedded FlashPro5.1: Hoʻohana ʻia ka GPIO Debug, loaʻa ka Debug ma o ka mea hoʻohana i koho ʻia nā pine GPIO ma ka papa.Nānā:  Ke hana ʻia ka Debugging ma o GPIO, e hoʻokō ʻia kēia kauoha debug ma nā koho debug SoftConsole: "—kauoha "hoʻonoho iā FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG koho ʻia ka macro inā UJTAG_BYPASS = 0. 1: UJTAG_SEC macro ua koho ʻia inā UJTAG_BYPASS= 0.Nānā:  Pili wale kēia ʻāpana iā PolarFire. ʻO ia hoʻi, OHANA = 26.

Nā Hōʻailona Hōʻailona
Hōʻike ka papa ma lalo i nā wehewehe hōʻailona no CoreJTAGDebug.
Papa 2-2. CoreJTAGDebug I/O nā hōʻailona

inoa	Kaulana kūpono	Paʻamau	wehewehe
NUM_DEBUG_TGTS	1-16	1	ʻO ka helu o nā pahuhopu debug i loaʻa ma o FlashPro (UJTAG_DEBUG = 0) he 1-16. Ka helu o nā pahuhopu debug i loaʻa ma o GPIO (UJTAG_DEBUG = 1) he 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR Code, hoʻokahi no kēlā me kēia pahuhopu debug. Pono ka waiwai i ho'ākāka 'ia no kēia pahuhopu debug. ʻO ka mea hoʻoponopono tunnel e pili ana i kēia pānaʻi hoʻopaʻapaʻa debug wale nō e hoʻokele iā TDO a hoʻokele i ka pānaehana debug target, ke kūlike nā mea o ka papa inoa IR i kēia code IR.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Hoʻopili ʻia ka puka TGT_TRSTN_x i kahi ʻano honua o ka puka URSTB haʻahaʻa haʻahaʻa o ka UJTAG macro.1: TGT_TRST hoʻopuka i hoʻopili ʻia me kahi ʻano hoʻohuli honua o ka puka URSTB haʻahaʻa haʻahaʻa o ka UJTAG macro. Hoʻopau ʻia kahi kumuwaiwai hoʻokele honua ʻē aʻe inā hoʻonohonoho ʻia kēia ʻāpana i ka 1 no kekahi pahuhopu debug.
UJTAG_BYPASS	0-1	0	0: Ua pio ʻo GPIO Debug, loaʻa ka Debug ma o ka FlashPro Header a i ʻole Embedded FlashPro5.1: Hoʻohana ʻia ka GPIO Debug, loaʻa ka Debug ma o ka mea hoʻohana i koho ʻia nā pine GPIO ma ka papa.Nānā:  Ke hana ʻia ka Debugging ma o GPIO, e hoʻokō ʻia kēia kauoha debug ma nā koho debug SoftConsole: "—kauoha "hoʻonoho iā FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG koho ʻia ka macro inā UJTAG_BYPASS = 0. 1: UJTAG_SEC macro ua koho ʻia inā UJTAG_BYPASS= 0.Nānā:  Pili wale kēia ʻāpana iā PolarFire. ʻO ia hoʻi, OHANA = 26.

Nā memo:

• ʻO nā hōʻailona a pau i ka JTAG Pono e hoʻolaha ʻia ka papa inoa o nā awa TAP ma luna i nā awa kiʻekiʻe ma SmartDesign.
• Loaʻa nā awa SEC i ka wā UJ wale nōTAGHiki iā _SEC_EN ma o CoreJTAGʻO GUI hoʻonohonoho Debug.
• E mālama pono i ka hoʻohui ʻana i ka hoʻokomo EN_SEC. Inā hoʻokiʻekiʻe ʻia ʻo EN_SEC i kahi awa pae kiʻekiʻe (pine input device), pono ʻoe e komo i ka Configure I/O States During JTAG ʻO ka ʻāpana papahana o ka Polokalamu Hoʻolālā i ka holo ʻana o Libero a e hōʻoia i ka hoʻonohonoho ʻana o ka mokuʻāina I/0 (Hana wale nō) no ke awa EN_SEC i 1.

Kakau palapala palapala a me ka wehewehe

ʻAʻohe papa inoa no CoreJTAGDebug.

Kahe mea hana

Kūkākūkā nā ʻāpana aʻe i ka ʻike pili pili i ka mea hana.

Laikini

ʻAʻole koi ʻia kahi laikini e hoʻohana i kēia IP Core me Libero SoC.

RTL
Hāʻawi ʻia ka code RTL piha no ka core a me nā testbenches, e ʻae i ke kumu e hoʻomaka koke me SmartDesign. Hiki ke hana ʻia ka Simulation, Synthesis, a me Layout i loko o Libero SoC.

Hoʻolālā akamai
He example instantiated view o CoreJTAGHōʻike ʻia ka Debug ma kēia kiʻi. No ka ʻike hou aku e pili ana i ka hoʻohana ʻana iā SmartDesign e hoʻomaka a hoʻohua i nā cores, e nānā i ka hoʻohana ʻana iā DirectCore ma Libero® SoC User Guide.
Helu 4-1. SmartDesign CoreJTAGKa Hoʻohāhā Debug View e hoʻohana ana iā JTAG Poʻomanaʻo

Helu 4-2. SmartDesign CoreJTAGDebug Instance me ka hoʻohana ʻana i nā GPIO Pins

Ka hoʻonohonoho ʻana iā CoreJTAGDebug ma SmartDesign

Hoʻonohonoho ʻia ke kumu me ka hoʻohana ʻana i ka GUI hoʻonohonoho ma SmartDesign. He example o ka GUI ua hoikeia ma keia kii.
Helu 4-3. Ka hoʻonohonoho ʻana iā CoreJTAGDebug ma SmartDesign

No PolarFire, UJTAG_SEC koho i ka UJTAG_SEC macro ma kahi o ka UJTAG macro ke UJTAG_BYPASS ua pio. ʻAʻole mālama ʻia no nā ʻohana ʻē aʻe a pau.
Hiki ke hoʻonohonoho ʻia ka helu o nā Debug Targets a hiki i 16 debug targets, me UJTAG_BYPASS i pio a hiki i 4 mau pahuhopu debug, me UJTAG_BYPASS i hiki.
UJTAG_BYPASS koho i ka hoʻopau ʻana ma o UJTAG a me ke poʻo poʻomanaʻo FlashPro, a me ka debugging ma o nā pine GPIO.
ʻO ka pahuhopu # IR Code ka JTAG IR Code i hāʻawi ʻia i ka pahuhopu debug. He waiwai kūʻokoʻa kēia i loko o ka laulā i ʻōlelo ʻia ma Papa 2-1.

Kahe hoʻohālike

Hāʻawi ʻia kahi mea hoʻohana testbench me CoreJTAGDebug. No ka holo ʻana i nā simulation:

1. E koho i ka mea hoʻohana testbench kahe i loko o ka SmartDesign.
2. Kaomi i ka Save a Generate ma ka Generate pane. E koho i ka mea hoʻohana testbench mai ka Core Configuration GUI.

Ke hana ʻo SmartDesign i ka papahana Libero, hoʻokomo ia i ka mea hoʻohana testbench files. No ka holo ʻana i ka mea hoʻohana testbench:

1. E hoʻonoho i ke kumu hoʻolālā i ka CoreJTAGDebug instantiation ma ka Libero design hierarchy pane.
2. Kaomi i ka Verify Pre-Synthesized Design > Simulate ma ka pukaaniani Libero Design Flow. Hoʻomaka kēia i ModelSim a holo aunoa i ka simulation.

Hoʻohui ʻia ma Libero

E holo i ka Synthesis:

1. Kaomi i ka Synthesize icon ma ka pukaaniani Libero SoC Design Flow e synthesize i ke kumu. ʻO kahi ʻē aʻe, kaomi pololei i ke koho Synthesize i ka puka makani Design Flow, a koho Open Interactively. Hōʻike ka puka makani Synthesis i ka papahana Synplify®.
2. Kaomi i ka ikona Holo.
   Nānā: No RTG4, aia kahi hanana transient (SET) mitigated ʻōlelo aʻo, hiki ke nānā ʻole ʻia no ka mea hoʻohana wale ʻia kēia IP no nā kumu hoʻomohala a ʻaʻole e hoʻohana ʻia i kahi kaiapuni radiation.

Kahi-a-alanui ma Libero

Ke hoʻopau ʻia ka Synthesis, kaomi i ka wahi a me ke alahele ikona ma Libero SoC e hoʻomaka i ke kaʻina hana.

Mea Papahana

Inā hoʻohana ʻia ka hiʻohiʻona UJAG_SEC a hoʻokiʻekiʻe ʻia ʻo EN_SEC i kahi awa kiʻekiʻe (pine input device), pono ʻoe e komo i ka Configure I/O States During JTAG ʻO ka ʻāpana papahana o ka Polokalamu Hoʻolālā i ka holo ʻana o Libero a e hōʻoia i ka hoʻonohonoho ʻana o ka mokuʻāina I/0 (Hana wale nō) no ke awa EN_SEC i 1.

Pono kēia hoʻonohonoho e mālama i ke komo ʻana i ka JTAG awa no ka hoʻoponopono hou ʻana o ka mea hana, no ka mea, ʻoi aku ka nui o ka helu Boundary Scan Register (BSR) i hoʻopaʻa ʻia i nā pae loiloi waho ma EN_SEC i ka wā e hoʻoponopono hou ai.

Hoʻohui Pūnaehana

Kūkākūkā nā ʻāpana aʻe i ka ʻike pili i ka hoʻohui pūnaewele.

Hoʻolālā Papa Pūnaewele no IGLOO2/RTG4

Hōʻike kēia kiʻi i nā koi hoʻolālā no ka hana ʻana iā JTAG ka hoʻopololei ʻana i kahi kaʻina hana softcore, aia ma ka lole mai SoftConsole a i ka JTAG hoʻopili no nā mea IGLOO2 a me RTG4.
Helu 5-1. RTG4/IGLOO2 JTAG Hoʻolālā Debug

Hoʻolālā pae ʻōnaehana no SmartFusion2

Hōʻike kēia kiʻi i nā koi hoʻolālā no ka hana ʻana iā JTAG ka hoʻopololei ʻana o kahi kaʻina hana softcore, aia ma ka lole mai SoftConsole a i ka JTAG hoʻopili no nā polokalamu SmartFusion2.
Helu 5-2. SmartFusion2 JTAG Hoʻolālā Debug

UJTAG_SEK

No ka ʻohana PolarFire o nā polokalamu, ʻae kēia hoʻokuʻu i ka mea hoʻohana e koho ma waena o UJTAG a me UJTAG_SEC, ka UJTAGE hoʻohana ʻia ka ʻāpana _SEC_EN i ka GUI e koho i ka mea i makemake ʻia.

Hōʻike kēia kiʻi i kahi kiʻi maʻalahi e hōʻike ana i nā pilina kino o UJTAG/UJTAG_SEC ma PolarFire.

Helu 5-3. PolarFire UJTAG_SEC Makro

Nā Palena Hoʻolālā

ʻO nā hoʻolālā me CoreJTAGPono ka Debug i ka palapala noi e hahai i nā kaohi, i ke kahe hoʻolālā, no ka ʻae ʻana i ka nānā ʻana i ka manawa e hoʻohana ʻia ma ka pūnaewele uaki TCK.

E hoʻohui i nā palena:

1. Inā hoʻohana ʻia ke kahe ʻana o ka Enhanced Constraint ma Libero v11.7 a i ʻole ke kiʻekiʻe aʻe, kaomi pālua i nā Constraints > Manage Constraints ma ka puka makani DesignFlow a kaomi i ka ʻaoʻao Timing.
2. Ma ka ʻaoʻao Timing o ka puka makani Constraint Manager, kaomi i ka New e hana i kahi SDC hou file, a inoa i ka file. Hoʻokomo ʻia nā koina Hoʻolālā i nā kumu kumu uaki hiki ke hoʻokomo ʻia i loko o kēia SDC blank file.
3. Inā hoʻohana ʻia ka Classic Constraint ma Libero v11.7 a i ʻole ke kiʻekiʻe aʻe, e kaomi ʻākau i ka Create Constraints > Timing Constraint, ma ka pukaaniani Design Flow, a laila kaomi i ka Create New Constraint. Hoʻokumu ia i kahi SDC hou file. Aia i loko o ka ho'olālā ho'olālā nā kumu kumu uaki, i ho'okomo 'ia i loko o kēia SDC blank file.
4. E helu i ka manawa TCK a me ka hapalua manawa. Hoʻonohonoho ʻia ʻo TCK i 6 MHz ke hana ʻia ka debugging me FlashPro, a ua hoʻonohonoho ʻia i ka alapine kiʻekiʻe o 30 MHz ke kākoʻo ʻia ka debugging e FlashPro5. Ma hope o kāu hoʻopau ʻana i kēia kaʻina, e hoʻokomo i kēia mau kaohi i ka SDC file:
   create_clock -inoa { TCK } \
   • manawa TCK_PERIOD \
   • ʻano nalu {0 TCK_HALF_PERIOD } \ [ kiʻi_ports { TCK } ] No exampʻO kēia, ua hoʻohana ʻia kēia mau koi no kahi hoʻolālā e hoʻohana ana i kahi alapine TCK o 6 MHz.
     create_clock -inoa { TCK } \
   • manawa 166.67 \
   • ʻano nalu { 0 83.33 } \ [ loaʻa_uaua { TCK } ]
5. E hoʻohui i nā mea āpau a pau files me ka Synthesis, Place-and-Route, a me ka hōʻoia manawa stages i ka Luna Kaohi > Papa manawa. Hoʻopau ʻia kēia ma ke koho ʻana i nā pahu pili pili no ka SDC files i komo ai na kaohi

Moolelo Hooponopono

inoa awa	Laulā	Kuhikuhi	wehewehe
JTAG Nā Awa TAP
TDI	1	Hookomo	ʻIkepili hoʻāʻo ma. Hoʻokomo ʻikepili serial mai TAP.
TCK	1	Hookomo	Uaki hoao. ʻO ke kumu uaki i nā mea kikoʻī āpau i loko o CoreJTAGDebug.
TMS	1	Hookomo	Koho ʻano hoʻāʻo.
TDO	1	Hoʻopuka	ʻIkepili hoʻāʻo i waho. Hoʻopuka ʻike kikoʻī iā TAP.
TRSTB	1	Hookomo	Ho'āʻo hou. Hoʻokomo haʻahaʻa hoʻihoʻi haʻahaʻa mai TAP.
JTAG Nā Awa X Target
TGT_TDO_x	1	Hookomo	E hoʻāʻo i ka ʻikepili mai ka debug target x i ka TAP. Hoʻohui i ke awa TDO i manaʻo ʻia.
TGT_TCK_x	1	Hoʻopuka	E ho'āʻo i ka puka ʻana o ka uaki no ka debug i ka pahu hopu x. Hoʻolaha ʻia ʻo TCK i ka honua, haʻahaʻa skew upena i loko o CoreJTAGDebug.
TGT_TRST_x	1	Hoʻopuka	Ho'āʻo-Kiʻekiʻe hoʻāʻo hou. Hoʻohana wale ʻia inā TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Hoʻopuka	Ho'ā Ho'ā Haʻahaʻa ʻeleu. Hoʻohana wale ʻia inā TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Hoʻopuka	Ke ʻano hoʻāʻo E koho i ka mea hoʻopuka no ka debug i ka pahuhopu x.
TGT_TDI_x	1	Hoʻopuka	ʻIkepili hoʻāʻo ma. Hoʻokomo ʻikepili serial mai ka pahuhopu debug x.
UJTAG_BYPASS_TCK_x	1	Hookomo	E ho'āʻo i ka hoʻokomo ʻana i ka uaki e hoʻopau i ka pahuhopu x mai ka pine GPIO.
UJTAG_BYPASS_TMS_x	1	Hookomo	E koho i ke ʻano hoʻāʻo e hoʻopau i ka pahuhopu x mai ka pine GPIO.
UJTAG_BYPASS_TDI_x	1	Hookomo	ʻIkepili hoʻāʻo ma, ʻikepili Serial e hoʻopau i ka pahuhopu x mai ka pine GPIO.
UJTAG_BYPASS_TRSTB_x	1	Hookomo	Ho'āʻo hou. Hoʻihoʻi hou i ka mea hoʻokomo e hoʻopau i ka pahuhopu x mai GPIO pin.
UJTAG_BYPASS_TDO_x	1	Hoʻopuka	Hōʻike i ka ʻikepili i waho, ka ʻikepili Serial mai debug target x mai GPIO pin.
Nā Awa SEC
EN_SEC	1	Hookomo	Hiki i ka palekana. Hiki i ka hoʻolālā mea hoʻohana ke hoʻopau i ka hoʻokomo TDI a me TRSTB waho i ka TAP.E akahele: E mālama pono i ka hoʻohui ʻana i kēia awa. E ʻike i ka memo ma lalo a me ka polokalamu polokalamu no nā kikoʻī hou aku.
TDI_SEC	1	Hookomo	Hoʻopau ʻia ʻo TDI Security. Hoʻopau i ka hoʻokomo TDI waho i ka TAP ke kiʻekiʻe ʻo EN_SEC.
TRSTB_SEC	1	Hookomo	Hoʻopau palekana TRSTB. Hoʻopau i ka hoʻokomo TRSTB waho i ka TAP inā he HIGH SEC_EN.
UTRSTB	1	Hoʻopuka	Ho'āʻo hoʻoponopono hou
UTMS	1	Hoʻopuka	ʻO ke ʻano hoʻāʻo E koho i ka Monitor

ʻO ka Microchip Webpaena

Hāʻawi ʻo Microchip i ke kākoʻo pūnaewele ma o kā mākou webkahua ma www.microchip.com/. ʻO kēia webhoʻohana ʻia ka pūnaewele e hana files a me ka 'ike maʻalahi i nā mea kūʻai mai. Aia kekahi o nā mea i loaʻa:

• Kākoʻo Huahana - Nā pepa ʻikepili a me nā hewa, nā palapala noi a me nā sampnā papahana, nā kumuwaiwai hoʻolālā, nā alakaʻi a me nā palapala kākoʻo ʻenehana, nā hoʻokuʻu polokalamu hou loa a me nā polokalamu waihona
• Kākoʻo ʻenehana nui - Nā nīnau i nīnau pinepine ʻia (FAQ), nā noi kākoʻo ʻenehana, nā hui kūkākūkā pūnaewele, ka papa inoa o nā lālā o ka papahana hoʻolālā Microchip.
• ʻOihana o Microchip - Ka mea koho huahana a me nā alakaʻi kauoha, nā hoʻolaha paʻi Microchip hou loa, ka papa inoa o nā seminar a me nā hanana, nā papa inoa o nā keʻena kūʻai Microchip, nā mea hoʻolaha a me nā ʻelele hale hana.

Hana Hoʻolaha Hoʻololi Huahana

Kōkua ka lawelawe hoʻolaha hoʻololi huahana a Microchip e mālama i nā mea kūʻai aku i nā huahana Microchip. E loaʻa ka leka uila i ka poʻe kākau inoa inā loaʻa nā loli, nā mea hou, nā hoʻoponopono a i ʻole nā ​​hewa e pili ana i kahi ʻohana huahana kikoʻī a i ʻole nā ​​​​mea hana hoʻomohala hoihoi.

No ka hoʻopaʻa inoa, hele i www.microchip.com/pcn a hahai i nā kuhikuhi hoʻopaʻa inoa Kākoʻo Kupa  Hiki i nā mea hoʻohana o nā huahana Microchip ke loaʻa ke kōkua ma o nā ala he nui:

• Mea hoolaha a Lunamakaainana paha
• Keena Kūʻai Kūloko
• Embedded Solutions Engineer (ESE) Pono nā mea kūʻai aku e hoʻokaʻaʻike aku i kā lākou mea hoʻolaha, ʻelele a i ʻole ESE no ke kākoʻo. Loaʻa nā keʻena kūʻai kūloko e kōkua i nā mea kūʻai aku. Aia kekahi papa inoa o nā keʻena kūʻai a me nā wahi i loko o kēia palapala.

Loaʻa ke kākoʻo ʻenehana ma o ka webkahua ma: www.microchip.com/support

Nā hiʻohiʻona pale code microchip

E nānā i nā kikoʻī aʻe o ka hiʻohiʻona pale code ma nā polokalamu Microchip:

• Hoʻokō nā huahana Microchip i nā kikoʻī i loko o kā lākou Microchip Data Sheet.
• Manaʻo ʻo Microchip ua paʻa kona ʻohana huahana ke hoʻohana ʻia ma ke ʻano i manaʻo ʻia a ma lalo o nā kūlana maʻamau.
• Aia nā hana hoʻopunipuni a hewa paha i hoʻohana ʻia i ka hoʻāʻo ʻana e uhaki i nā hiʻohiʻona pale code o nā polokalamu Microchip. Ke manaʻoʻiʻo nei mākou e koi ana kēia mau ʻano hana i ka hoʻohana ʻana i nā huahana Microchip ma ke ʻano ma waho o nā kikoʻī hana i loko o ka Pepa ʻIkepili o Microchip. ʻAʻole hiki ke hoʻokō ʻia ka hoʻāʻo ʻana e uhaki i kēia mau hiʻohiʻona palekana code me ka ʻole o ka uhaki ʻana i nā kuleana waiwai naʻauao o Microchip.
• Makemake ʻo Microchip e hana pū me kekahi mea kūʻai aku e hopohopo nei i ka pono o kāna code.
• ʻAʻole hiki i ka Microchip a me nā mea hana semiconductor ʻē aʻe ke hōʻoia i ka palekana o kāna code. ʻAʻole manaʻo ka pale code e hōʻoiaʻiʻo ana mākou i ka huahana "ʻaʻole hiki ke haki." Ke ulu mau nei ka pale code. Hoʻoikaika mākou ma Microchip e hoʻomaikaʻi mau i nā hiʻohiʻona pale code o kā mākou huahana. ʻO ka hoʻāʻo ʻana e uhaki i ka hiʻohiʻona palekana code Microchip he mea ʻino paha ia i ka Digital Millennium Copyright Act. Inā ʻae ia mau hana i ka ʻae ʻole ʻia i kāu polokalamu a i ʻole nā ​​​​hana kope kope ʻē aʻe, hiki iā ʻoe ke kuleana e hoʻopiʻi no ke kōkua ma lalo o kēlā kānāwai.

Hoolaha Kanawai

Hāʻawi ʻia ka ʻike i loko o kēia puke no ke kumu hoʻokahi o ka hoʻolālā ʻana a me ka hoʻohana ʻana i nā huahana Microchip. Hāʻawi ʻia ka ʻike e pili ana i nā noi hāmeʻa a me nā mea like no kou ʻoluʻolu a hiki ke hoʻololi ʻia e nā mea hou. Nau ke kuleana e hōʻoia i ka hoʻokō ʻana o kāu noi me kāu mau kikoʻī.
HOʻolako ʻia kēia ʻike e MICROCHIP "AS IS". ʻAʻole hana ʻo MICROCHIP i nā mea hōʻike
A i ʻole nā ​​palapala hōʻoia o kēlā me kēia ʻano inā he hōʻike a i ʻole ka manaʻo, kākau a waha, kānāwai.
A i ʻole, e pili ana i ka ʻike me ka ʻaʻole i kaupalena ʻia i kekahi mea i manaʻo ʻia
NĀ HOʻOPIʻI NO KA HOʻOPIʻI ʻAʻole, KA HANA KĀʻAI, a me ka pono no kekahi kumu a i ʻole nā ​​palapala hōʻoia e pili ana i kona kūlana, ka maikaʻi, a i ʻole ka hana. ʻAʻole e kuleana ʻo MICROCHIP no kekahi mea ʻole, kūikawā, hoʻopaʻi, hoʻopaʻi, a i ʻole ka hopena, ka pōʻino, ke kumu kūʻai a i ʻole nā ​​lilo o kēlā me kēia ʻano mea e pili ana i ka ʻike a i ʻole kona hoʻohana ʻana, akā naʻe ke kumu, ʻoiai ʻaʻole i liʻiliʻi. A I OLE E IKE AUANEI NA POINO. I KA LOA LOA I A'EIA E KE KANAWAI, O KA HOIKE O MICROCHIP MA NA KOI A PAU I KE ANO E PILI ANA I KA IKE A I OLE I KONA HOohana, AOLE E OI I KA NUI O NA UUKU, Ina He La, Au i Uku pololei aku ai i ka Microchip. ʻO ka hoʻohana ʻana i nā polokalamu Microchip i ke kākoʻo ola a / a i ʻole nā ​​noi palekana e pili ana i ka pilikia o ka mea kūʻai aku, a ʻae ka mea kūʻai aku e pale, hoʻopaʻa a hoʻopaʻa ʻole i ka Microchip mai nā pōʻino, nā koi, nā hoʻopiʻi, a me nā lilo i hopena mai ia hoʻohana. ʻAʻole hāʻawi ʻia nā laikini, ma ke ʻano a i ʻole nā ​​​​mea ʻē aʻe, ma lalo o nā kuleana waiwai naʻauao Microchip ke ʻole ka ʻōlelo ʻē aʻe.

AMERIKA	ASIA/PAKIPIKA	ASIA/PAKIPIKA	EUROPA
Keena Hui2355 West Chandler Blvd. Chandler, AZ 85224-6199Tele: 480-792-7200Fax: 480-792-7277 Kākoʻo ʻenehana: www.microchip.com/support Web Helu helu: www.microchip.com AtlantaDuluth, GATEL: 678-957-9614Fax: 678-957-1455Austin, TXTel: 512-257-3370Boston Westborough, MA Tel: 774-760-0087Fax: 774-760-0088KikakoItasca, ILTel: 630-285-0071Fax: 630-285-0075DallasAddison, TXTel: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTel: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tele: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tele: 951-273-7800Raleigh, NCTel: 919-844-7510Nu Ioka, NYTel: 631-435-6000San Jose, CAKelepona: 408-735-9110Tele: 408-436-4270Kanaka – TorontoTel: 905-695-1980Fax: 905-695-2078	Australia – SydneyKelepona: 61-2-9868-6733Kina – PekinaKelepona: 86-10-8569-7000Kina – ChengduKelepona: 86-28-8665-5511Kina – ChongqingKelepona: 86-23-8980-9588Kina – DongguanKelepona: 86-769-8702-9880Kina – GuangzhouKelepona: 86-20-8755-8029Kina – HangzhouKelepona: 86-571-8792-8115Kina - Hong Kong SARKelepona: 852-2943-5100Kina – NanjingKelepona: 86-25-8473-2460Kina – QingdaoKelepona: 86-532-8502-7355Kina – ShanghaiKelepona: 86-21-3326-8000Kina – ShenyangKelepona: 86-24-2334-2829Kina – ShenzhenKelepona: 86-755-8864-2200Kina – SuzhouKelepona: 86-186-6233-1526Kina - WuhanKelepona: 86-27-5980-5300Kina – XianKelepona: 86-29-8833-7252Kina – XiamenKelepona: 86-592-2388138Kina – ZhuhaiKelepona: 86-756-3210040	ʻĪnia – BangaloreKelepona: 91-80-3090-4444ʻĪnia – New DelhiKelepona: 91-11-4160-8631ʻInia - PuneKelepona: 91-20-4121-0141Iapana – OsakaKelepona: 81-6-6152-7160Iapana – TokyoKelepona: 81-3-6880-3770Korea – DaeguKelepona: 82-53-744-4301Korea – SeoulKelepona: 82-2-554-7200Malaysia – Kuala LumpurKelepona: 60-3-7651-7906Malaysia – PenangKelepona: 60-4-227-8870Pilipine – ManilaKelepona: 63-2-634-9065SinapoaKelepona: 65-6334-8870Taiwan – Hsin ChuKelepona: 886-3-577-8366Taiwan – KaohsiungKelepona: 886-7-213-7830Taiwan – TaipeiKelepona: 886-2-2508-8600Thailand – BangkokKelepona: 66-2-694-1351Vietnam – Ho Chi MinhKelepona: 84-28-5448-2100	ʻAuseturia – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Denemaka – KopenhagenTel: 45-4485-5910Fax: 45-4485-2829Finland – EspooKelepona: 358-9-4520-820Palani – ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Kelemānia - GarchingKelepona: 49-8931-9700Kelemānia – HaanKelepona: 49-2129-3766400Kelemānia – HeilbronnKelepona: 49-7131-72400Kelemānia – KarlsruheKelepona: 49-721-625370Kelemānia – MunichTel: 49-89-627-144-0Fax: 49-89-627-144-44Kelemānia – RosenheimKelepona: 49-8031-354-560ʻIseraʻela – RaʻananaKelepona: 972-9-744-7705Italia – MilanaTel: 39-0331-742611Fax: 39-0331-466781Italia – PadovaKelepona: 39-049-7625286Holani – DrunenTel: 31-416-690399Fax: 31-416-690340Norewai – TrondheimKelepona: 47-72884388Polani – WarsawKelepona: 48-22-3325737Romania – BucharestTel: 40-21-407-87-50Sepania – MadedaTel: 34-91-708-08-90Fax: 34-91-708-08-91Kuekene – GothenbergTel: 46-31-704-60-40Kuekene – StockholmKelepona: 46-8-5090-4654UK – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Palapala / Punawai

Microchip Technology CoreJTAGNā Mea Hana Debug [pdf] Ke alakaʻi hoʻohana CoreJTAGNā Mea Hana Debug, CoreJTAGDebug, Mea Hana

Nā kuhikuhi

• Palapala Hoʻohana