מיקראָטשיפּ טעכנאָלאָגיע קאָר JTAG דיבוג פּראַסעסערז באַניצער גייד
הקדמה
Core JTAG Debug v4.0 פאַסילאַטייץ די קשר פון דזשאָינט טעסט אַקשאַן גרופע (JTAG) קאַמפּאַטאַבאַל ווייך האַרץ פּראַסעסערז צו די JTAG טאַפּ אָדער אַלגעמיינע ציל אַרייַנשרייַב / רעזולטאַט (GPIO) פּינס פֿאַר דיבאַגינג. דער IP האַרץ פאַסילאַטייץ די דיבאַגינג פון מאַקסימום 16 ווייך האַרץ פּראַסעסערז אין אַ איין מיטל, און אויך גיט שטיצן פֿאַר דיבאַגינג פון פּראַסעסערז אויף פיר באַזונדער דעוויסעס איבער GPIO.
פֿעיִקייטן
CoreJTAGדיבאַג האט די פאלגענדע שליסל פֿעיִקייטן:
- גיט די שטאָף אַקסעס צו די JTAG צובינד דורך די JTAG TAP.
- גיט די שטאָף אַקסעס צו די JTAG צובינד דורך די GPIO פּינס.
- קאַנפיגיער די IR קאָד שטיצן פֿאַר די JTAG טאַנאַלינג.
- שטיצט די פֿאַרבינדונג פון קייפל דעוויסעס דורך די JTAG TAP.
- שטיצט מולטי-פּראַסעסער דיבאַגינג.
- פּראַמאָוץ באַזונדער זייגער און באַשטעטיק סיגנאַלז צו נידעריק-סקיו רוטינג רעסורסן.
- שטיצט ביידע אַקטיוו-נידעריק און אַקטיוו-הויך ציל באַשטעטיק.
- שטיצט די JTAG זיכערהייַט מאָניטאָר צובינד (UJTAG_SEC) פֿאַר PolarFire דעוויסעס.
קאָר ווערסיע
דער דאָקומענט אַפּלייז צו CoreJTAGדיבוג וו4.0
געשטיצט משפחות
- PolarFire®
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- SmartFusion
- פּראָאַסיק3/3ע/3ל
- IGLOO
- IGLOOe/+
מיטל יוטאַלאַזיישאַן און פאָרשטעלונג
יוטאַלאַזיישאַן און פאָרשטעלונג דאַטן זענען ליסטעד אין די פאלגענדע טיש פֿאַר די שטיצט מיטל פאַמיליעס. די דאַטן ליסטעד אין דעם טיש זענען בלויז ינדיקאַטיוו. די קוילעלדיק נוצן און פאָרשטעלונג פון די מיטל איז אָפענגיק אויף די סיסטעם.
טיש 1. מיטל יוטאַלאַזיישאַן און פאָרשטעלונג
| משפּחה | טיילז סאַקווענטשאַל | קאָמבינאַטאָריאַל | גאַנץ | יוטאַלאַזיישאַן מיטל | גאַנץ % | פאָרשטעלונג (MHz) |
| PolarFire | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| SmartFusion2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| SmartFusion | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | AFL125V5 | 6.15 | 69.34 |
| פּראָאַסיק3 | 17 | 157 | 13824 | אַ 3 פּ 600 | 1.26 | 50 |
באַמערקונג: דאַטן אין דעם טיש איז אַטשיווד מיט די Verilog RTL מיט טיפּיש סינטעז און אויסלייג סעטטינגס אויף -1 פּאַרץ. שפּיץ-מדרגה פּאַראַמעטערס אָדער דזשאַנעריקס זענען לינקס אין פעליקייַט סעטטינגס.
פאַנגקשאַנאַל באַשרייַבונג
CoreJTAGדיבוג ניצט די UJTAG שווער מאַקראָו צו צושטעלן אַקסעס צו די JTAG צובינד פון די FPGA שטאָף. די UJTAG שווער מאַקראָו פאַסילאַטייץ קאַנעקטינג צו די רעזולטאַט פון די MSS אָדער ASIC TAP קאָנטראָללער פֿון די שטאָף. בלויז איין בייַשפּיל פון די UJTAG מאַקראָו איז ערלויבט אין די שטאָף.
פיגורע 1-1. CoreJTAGדיבאַג בלאַק דיאַגראַמע
CoreJTAGדיבוג כּולל אַן ינסטאַנטיישאַן פון די uj_jtag טונעל קאָנטראָללער, וואָס ימפּלאַמאַנץ אַ JTAG טונעל קאָנטראָללער צו פאַסילאַטייט JTAG טאַנאַלינג צווישן אַ פלאַשפּראָ פּראָגראַמיסט און אַ ציל סאָפטקאָר פּראַסעסער. די סאָפטקאָר פּראַסעסער איז קאָננעקטעד דורך די דעדאַקייטאַד FPGA JTAG צובינד פּינס. IR סקאַנז פון די JTAG צובינד זענען ינאַקסעסאַבאַל אין די FPGA שטאָף. דעריבער, דער טונעל פּראָטאָקאָל איז פארלאנגט צו פאַסילאַטייט יר און דר סקאַנז צו די דיבאַג ציל, וואָס שטיצט די ינדאַסטרי נאָרמאַל JTAG צובינד. דער טונעל קאַנטראָולער דעקאָדעס דעם טונעל פּאַקאַט טראַנספערד ווי אַ דר יבערקוקן און דזשענערייץ אַ ריזאַלטינג יר אָדער דר יבערקוקן, באזירט אויף די אינהאַלט פון די טונעל פּאַקאַט און די אינהאַלט פון די IR רעגיסטרירן צוגעשטעלט דורך UIREG. דער טונעל קאַנטראָולער אויך דעקאָדעס די טונעל פּאַקאַט, ווען די אינהאַלט פון די IR רעגיסטרירן שוועבעלעך זיין יר קאָד.
פיגורע 1-2. טונעל פּאַקאַט פּראָטאָקאָל
א קאַנפיגיעריישאַן פּאַראַמעטער גיט קאַנפיגיעריישאַן פון די יר קאָד געניצט דורך די טונעל קאָנטראָללער. צו פאַסילאַטייט די דיבאַגינג פון קייפל סאָפטקאָר פּראַסעסערז אין אַ איין פּלאַן, די נומער פון ינסטאַנטיאַטעד טונעל קאַנטראָולערז זענען קאַנפיגיעראַבאַל פון 1-16, פּראַוויידינג אַ JTAG געהאָרכיק צובינד צו יעדער ציל פּראַסעסער. די ציל פּראַסעסערז זענען אַדרעסאַבאַל יעדער דורך אַ יינציק יר קאָד שטעלן אין ינסטאַנטיישאַן צייט.
א CLKINT אָדער BFR באַפער איז ינסטאַנטיייטיד אויף די TGT_TCK שורה פון יעדער ציל פּראַסעסער דיבאַג צובינד.
די URSTB שורה פון די UJTAG מאַקראָו (TRSTB) איז פּראָמאָטעד צו אַ גלאבאלע מיטל אין CoreJTAGדיבוג. אַ אַפּשאַנאַל ינווערטער איז געשטעלט אויף די TGT_TRST שורה אין CoreJTAGדעבוג פֿאַר קשר צו אַ דיבאַג ציל, וואָס איז דעמאָלט דערוואַרט צו זיין קאָננעקטעד צו אַן אַקטיוו-הויך באַשטעטיק מקור. עס איז קאַנפיגיערד ווען עס איז אנגענומען אַז די ינקאַמינג TRSTB סיגנאַל פון די JTAG TAP איז אַקטיוו נידעריק. אויב די קאַנפיגיעריישאַן ריקווייערז איינער אָדער מער דיבאַג טאַרגאַץ, אַן נאָך גלאבאלע רוטינג מיטל וועט זיין קאַנסומד.
די URSTB שורה פון די UJTAG מאַקראָו (TRSTB) איז פּראָמאָטעד צו אַ גלאבאלע מיטל אין CoreJTAGדיבוג. אַ אַפּשאַנאַל ינווערטער איז געשטעלט אויף די TGT_TRST שורה אין CoreJTAGדעבוג פֿאַר קשר צו אַ דיבאַג ציל, וואָס איז דעמאָלט דערוואַרט צו זיין קאָננעקטעד צו אַן אַקטיוו-הויך באַשטעטיק מקור. עס איז קאַנפיגיערד ווען עס איז אנגענומען אַז די ינקאַמינג TRSTB סיגנאַל פון די JTAG TAP איז אַקטיוו נידעריק. TGT_TRSTN איז די פעליקייַט אַקטיוו נידעריק רעזולטאַט פֿאַר די דיבאַג ציל. אויב די קאַנפיגיעריישאַן ריקווייערז איינער אָדער מער דיבאַג טאַרגאַץ, אַן נאָך גלאבאלע רוטינג מיטל וועט זיין קאַנסומד.
פיגורע 1-3. CoreJTAGדיבאַג סיריאַל דאַטאַ און קלאַקינג
דיווייס טשאַינינג
אָפּשיקן צו די FPGA פּראָגראַממינג באַניצער גוידעס פֿאַר די ספּעציפיש אַנטוויקלונג ברעט אָדער משפּחה. יעדער אַנטוויקלונג ברעט קען אַרבעטן אין פאַרשידענע וואַליומזtagעס, און איר קען קלייַבן צו באַשטעטיקן אויב עס איז מעגלעך מיט זייער אַנטוויקלונג פּלאַטפאָרמס. אויך, אויב איר נוצן קייפל אַנטוויקלונג באָרדז, מאַכן זיכער אַז זיי טיילן אַ פּראָסט ערד.
דורך פלאַשפּראָ כעדער
צו שטיצן די טשאַינינג פון קייפל דעוויסעס אין די שטאָף ניצן די פלאַשפּראָ כעדער, קייפל ינסטאַנסיז פון uj_jtag זענען פארלאנגט. די ווערסיע פון די האַרץ גיט אַקסעס צו די מאַקסימום פון 16 קאָרעס אָן די נויט פֿאַר מאַניואַלי ינסטאַנטיאַטינג uj_jtag. יעדער האַרץ האט אַ יינציק יר קאָוד (פון 0x55 צו 0x64) וואָס וועט צושטעלן אַקסעס צו די ספּעציפיש האַרץ וואָס ריכטן זיך די שייַן קאָד.
פיגורע 1-4. קייפל פּראַסעסערז אין אַ איין מיטל איין מיטל
צו נוצן CoreJTAGדעבוג אַריבער קייפל דעוויסעס, איינער פון די דעוויסעס דאַרף צו ווערן דער בעל. דער מיטל כּולל די CoreJTAGדיבוג האַרץ. יעדער פּראַסעסער איז דעמאָלט קאָננעקטעד ווי גייט:
פיגורע 1-5. קייפל פּראַסעסערז אַריבער צוויי דעוויסעס
צו דיבאַגינג אַ האַרץ אויף אן אנדער ברעט, די JTAG סיגנאַלז פון CoreJTAGדעבוג זענען פּראָמאָטעד צו שפּיץ-מדרגה פּינס אין די SmartDesign. די זענען דעמאָלט פארבונדן צו די JTAG סיגנאַלז גלייַך אויף די פּראַסעסער.
באַמערקונג: א קאָרדזשTAGדיבאַג, אין די רגע ברעט פּלאַן, איז אַפּשאַנאַל באַמערקונג אַז די UJ_JTAG מאַקראָו און די פלאַשפּראָ כעדער זענען אַניוזד אין די רגע ברעט פּלאַן.
צו אויסקלייַבן אַ פּראַסעסער פֿאַר דיבאַגינג אין סאָפטקאָנסאָלע, גיט די דיבאַג קאַנפיגיעריישאַנז, און דעמאָלט גיט די דעבוגגער קוויטל.
דער באַפֿעל, געוויזן אין די פאלגענדע בילד, איז עקסאַקיוטאַד.
פיגורע 1-6. דיבוגגער קאַנפיגיעריישאַן UJ_JTAG_IRCODE
די UJ_JTAG_IRCODE קענען זיין פארענדערט דיפּענדינג אויף וואָס פּראַסעסער איר זענען דיבאַגינג. פֿאַר עקסample: צו דיבאַגינג אַ פּראַסעסער אין דיווייס 0, די UJ_JTAG_IRCODE קענען זיין שטעלן צו 0x55 אָדער 0x56.
דורך GPIO
צו דיבוג איבער GPIO, די פּאַראַמעטער UJTAG _BYPASS איז אויסגעקליבן. איין און פיר קאָרעס קענען זיין דיבאַגד איבער GPIO כעדערז אָדער פּינס. צו לויפן אַ דיבאַג סעסיע ניצן GPIOs פֿון SoftConsole v5.3 אָדער העכער, די דעבוג קאָנפיגוראַטיאָן מוזן זיין באַשטעטיקט ווי גייט:
פיגורע 1-7. דעבוגגער קאָנפיגוראַטיאָן GPIO
באַמערקונג: אויב איר זענען דיבאַגינג איבער GPIO, איר קענען ניט קאַנקעראַנטלי דיבאַגינג די פּראַסעסער דורך די פלאַשפּראָ כעדער אָדער די עמבעדיד פלאַשפּראָ 5, אויף די אַנטוויקלונג באָרדז. פֿאַר עקסample: FlashPro Header אָדער Embedded FlashPro5 זענען בארעכטיגט צו פאַסילאַטייט דיבאַג ניצן ידענטיפיצירן אָדער SmartDebug.
פיגורע 1-8. דיבאַגינג איבער GPIO פּינס
דיווייס טשאַינינג דורך GPIO פּינס
צו שטיצן די טשאַינינג פון קייפל דעוויסעס דורך GPIO, די UJTAG_BYPASS פּאַראַמעטער דאַרף זיין אויסגעקליבן. דערנאָך די TCK, TMS און TRSTb סיגנאַלז קענען זיין פּראָמאָטעד צו שפּיץ-מדרגה פּאָרץ. אַלע ציל פּראַסעסערז האָבן TCK, TMS און TRSTb. די זענען נישט געוויזן אונטן.
פיגורע 1-9. דיווייס טשאַינינג דורך GPIO פּינס
אין אַ יסוד JTAG קייט, דער TDO פון אַ פּראַסעסער פארבינדט זיך צו די TDI פון אן אנדער פּראַסעסער, און עס האלט ביז אַלע פּראַסעסערז זענען טשיינד, אין דעם שטייגער. די TDI פון דער ערשטער פּראַסעסער און די TDO פון די לעצטע פּראַסעסער קאַנעקץ צו די JTAG פּראָגראַמיסט טשאַינינג אַלע פּראַסעסערז. די JTAG סיגנאַלז פון די פּראַסעסערז זענען ראַוטיד צו CoreJTAGדעבוג, ווו זיי קענען זיין טשיינד. אויב די טשאַינינג איבער קייפל דעוויסעס איז געענדיקט, די מיטל מיט CoreJTAGדיבאַג ווערט דער בעל מיטל.
אין אַ GPIO דיבאַג סצענאַר, ווו אַן יר קאָד איז אַנאַלאַקייטיד צו יעדער פּראַסעסער, אַ מאַדאַפייד OpenOCD שריפט איז געניצט צו אויסקלייַבן וואָס מיטל איז דיבאַגד. אַן אָפּענאָקד שריפט איז מאַדאַפייד צו אויסקלייַבן וואָס מיטל איז דיבאַגד. פֿאַר אַ Mi-V פּלאַן, די file איז געפֿונען אין די SoftConsole ינסטאַלירן אָרט, אונטער די openocd/scripts/board/microsemi-riscv.cfg. פֿאַר די אנדערע פּראַסעסערז, די files זענען געפֿונען אין דער זעלביקער אָפּענאָקד אָרט.
באַמערקונג: די דעבוג קאָנפיגוראַטיאָן אָפּציעס אויך דאַרף זיין דערהייַנטיקט אויב די file איז ריניימד
פיגורע 1-10. דיבאַג קאַנפיגיעריישאַן
עפענען נאמען-riscv-gpio-chain.cfg, ווייַטערדיק איז אַן עקסampוואָס איר דאַרפֿן צו זען:
פיגורע 1-11. MIV קאַנפיגיעריישאַן File
די פאלגענדע סעטטינגס אַרבעט פֿאַר אַ איין מיטל דיבאַגינג איבער GPIO. פֿאַר דיבאַגינג אַ קייט, נאָך קאַמאַנדז דאַרפֿן צו זיין צוגעגעבן, אַזוי אַז די דעוויסעס וואָס זענען נישט דיבאַגד זענען שטעלן אין די בייפּאַס מאָדע.
פֿאַר צוויי פּראַסעסערז אין אַ קייט, די פאלגענדע סampדער באַפֿעל איז עקסאַקיוטאַד:
דאָס אַלאַוז דיבאַגינג פון טאַרגעט סאָפטקאָרע פּראַסעסער 1 דורך שטעלן טאַרגעט סאָפטקאָר פּראַסעסער 0 אין די בייפּאַס מאָדע. צו דיבאַגינג די טאַרגעט סאָפטקאָר פּראַסעסער 0, די פאלגענדע באַפֿעל איז געניצט:
באַמערקונג: דער בלויז חילוק צווישן די צוויי קאַנפיגיעריישאַנז איז אַז דער מקור, וואָס רופט די Microsemi RISCV קאַנפיגיעריישאַן file (microsemi-riscv.cfg) אָדער קומט ערשטער, ווען דיבאַגינג ציל סאָפטקאָרע פּראַסעסער 0, אָדער רגע, ווען דיבאַגינג ציל סאָפטקאָרע פּראַסעסער 1. פֿאַר מער ווי צוויי דעוויסעס אין דער קייט, נאָך jtag נעווטאַפּס איז צוגעגעבן. פֿאַר עקסample, אויב עס זענען דריי פּראַסעסערז אין אַ קייט, די פאלגענדע באַפֿעל איז געניצט:
פיגורע 1-12. עקסampדי דיבוג סיסטעם
צובינד
די פאלגענדע סעקשאַנז דיסקוטירן צובינד פֿאַרבונדענע אינפֿאָרמאַציע.
קאַנפיגיעריישאַן פּאַראַמעטערס
די קאַנפיגיעריישאַן אָפּציעס פֿאַר CoreJTAGדיבוג זענען דיסקרייבד אין די פאלגענדע טיש. אויב אַ קאַנפיגיעריישאַן אנדערע ווי די פעליקייַט איז פארלאנגט, נוצן די קאָנפיגוראַטיאָן דיאַלאָג קעסטל אין SmartDesign צו אויסקלייַבן די צונעמען וואַלועס פֿאַר די קאַנפיגיעראַבאַל אָפּציעס.
טיש 2-1. CoreJTAGדיבאַג קאַנפיגיעריישאַן אָפּציעס
| נאָמען | גילטיק קייט | פעליקייַט | באַשרייַבונג |
| NUM_DEBUG_TGTS | 1-16 | 1 | די נומער פון בנימצא דיבאַג טאַרגאַץ דורך פלאַשפּראָ (UJTAG_DEBUG = 0) איז 1-16. די נומער פון בנימצא דיבאַג טאַרגאַץ דורך GPIO (UJTAG_DEBUG = 1) איז 1-4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR קאָד, איינער פּער דיבאַג ציל. דער ווערט ספּעסיפיעד מוזן זיין יינציק צו דעם דיבאַג ציל. דער טונעל קאַנטראָולער פֿאַרבונדן מיט דעם דעבוג ציל צובינד בלויז דרייווז TDO און דרייווז די ציל דעבאַג צובינד, ווען די אינהאַלט פון די יר רעגיסטרירן שוועבעלעך דעם יר קאָד. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x רעזולטאַט איז פארבונדן צו אַ גלאבאלע פאָרעם פון די אַקטיוו-נידעריק URSTB רעזולטאַט פון די UJTAG macro.1: TGT_TRST רעזולטאַט איז ינעווייניק פארבונדן צו אַ גלאבאלע ינווערטיד פאָרעם פון די אַקטיוו-נידעריק URSTB רעזולטאַט פון די UJTAG מאַקראָו. אַן עקסטרע גלאבאלע רוטינג מיטל איז קאַנסומד אויב דעם פּאַראַמעטער איז באַשטימט צו 1 פֿאַר קיין דיבאַג ציל. |
| UJTAG_בייפּאַס | 0-1 | 0 | 0: GPIO Debug איז פאַרקריפּלט, דעבוג איז בנימצא דורך די פלאַשפּראָ כעדער אָדער עמבעדיד פלאַשפּראָ5.1: GPIO Debug איז ענייבאַלד, דיבוג איז בארעכטיגט דורך אַ באַניצער אויסגעקליבן GPIO פּינס אויף דעם ברעט.באַמערקונג: ווען די דיבאַגינג איז דורכגעקאָכט דורך GPIO, די פאלגענדע דיבאַג באַפֿעל איז עקסאַקיוטאַד אין די SoftConsole דיבאַג אָפּציעס: "-באַפֿעלן "שטעלן FPGA_TAP N"". |
| UJTAG_SEC_EN | 0-1 | 0 | 0: ודזשTAG מאַקראָו איז אויסגעקליבן אויב UJTAG_בייפּאַסס = 0. 1: ודזשTAG_SEC מאַקראָו איז אויסגעקליבן אויב UJTAG_BYPASS= 0.באַמערקונג: דער פּאַראַמעטער אַפּלייז בלויז צו PolarFire. דאָס איז, משפּחה = 26. |
סיגנאַל דיסקריפּשאַנז
די פאלגענדע טיש ליסטעד די סיגנאַל דיסקריפּשאַנז פֿאַר CoreJTAGדיבאַגן.
טיש 2-2. CoreJTAGדיבאַג איך / אָ סיגנאַלז
| נאָמען | גילטיק קייט | פעליקייַט | באַשרייַבונג |
| NUM_DEBUG_TGTS | 1-16 | 1 | די נומער פון בנימצא דיבאַג טאַרגאַץ דורך פלאַשפּראָ (UJTAG_DEBUG = 0) איז 1-16. די נומער פון בנימצא דיבאַג טאַרגאַץ דורך GPIO (UJTAG_DEBUG = 1) איז 1-4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR קאָד, איינער פּער דיבאַג ציל. דער ווערט ספּעסיפיעד מוזן זיין יינציק צו דעם דיבאַג ציל. דער טונעל קאַנטראָולער פֿאַרבונדן מיט דעם דעבוג ציל צובינד בלויז דרייווז TDO און דרייווז די ציל דעבאַג צובינד, ווען די אינהאַלט פון די יר רעגיסטרירן שוועבעלעך דעם יר קאָד. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x רעזולטאַט איז פארבונדן צו אַ גלאבאלע פאָרעם פון די אַקטיוו-נידעריק URSTB רעזולטאַט פון די UJTAG macro.1: TGT_TRST רעזולטאַט איז ינעווייניק פארבונדן צו אַ גלאבאלע ינווערטיד פאָרעם פון די אַקטיוו-נידעריק URSTB רעזולטאַט פון די UJTAG מאַקראָו. אַן עקסטרע גלאבאלע רוטינג מיטל איז קאַנסומד אויב דעם פּאַראַמעטער איז באַשטימט צו 1 פֿאַר קיין דיבאַג ציל. |
| UJTAG_בייפּאַס | 0-1 | 0 | 0: GPIO Debug איז פאַרקריפּלט, דעבוג איז בנימצא דורך די פלאַשפּראָ כעדער אָדער עמבעדיד פלאַשפּראָ5.1: GPIO Debug איז ענייבאַלד, דיבוג איז בארעכטיגט דורך אַ באַניצער אויסגעקליבן GPIO פּינס אויף דעם ברעט.באַמערקונג: ווען די דיבאַגינג איז דורכגעקאָכט דורך GPIO, די פאלגענדע דיבאַג באַפֿעל איז עקסאַקיוטאַד אין די SoftConsole דיבאַג אָפּציעס: "-באַפֿעלן "שטעלן FPGA_TAP N"". |
| UJTAG_SEC_EN | 0-1 | 0 | 0: ודזשTAG מאַקראָו איז אויסגעקליבן אויב UJTAG_בייפּאַסס = 0. 1: ודזשTAG_SEC מאַקראָו איז אויסגעקליבן אויב UJTAG_BYPASS= 0.באַמערקונג: דער פּאַראַמעטער אַפּלייז בלויז צו PolarFire. דאָס איז, משפּחה = 26. |
הערות:
- אַלע סיגנאַלז אין די JTAG TAP פּאָרץ רשימה אויבן מוזן זיין פּראָמאָטעד צו שפּיץ-מדרגה פּאָרץ אין SmartDesign.
- די SEC פּאָרץ זענען בארעכטיגט בלויז ווען UJTAG_SEC_EN איז ענייבאַלד דורך CoreJTAGדעבוג ס קאַנפיגיעריישאַן GUI.
- נעמען אַ באַזונדער זאָרג ווען קאַנעקטינג די EN_SEC אַרייַנשרייַב. אויב EN_SEC איז פּראָמאָטעד צו אַ שפּיץ-מדרגה פּאָרט (מיטל אַרייַנשרייַב שטיפט), איר מוזן אַקסעס די קאַנפיגיער י / אָ שטאַטן בעשאַס JTAG פּראָגראַממינג אָפּטיילונג פון פּראָגראַם פּלאַן אין די Libero לויפן און ענשור אַז די I / 0 שטאַט (בלויז רעזולטאַט) פֿאַר די EN_SEC פּאָרט איז באַשטימט צו 1.
רעגיסטרירן מאַפּע און דיסקריפּשאַנז
עס זענען קיין רעדזשיסטערז פֿאַר CoreJTAGדיבאַגן.
Tool Flow
די פאלגענדע סעקשאַנז דיסקוטירן מכשירים לויפן פֿאַרבונדענע אינפֿאָרמאַציע.
ליסענסע
א דערלויבעניש איז ניט פארלאנגט צו נוצן דעם IP קאָר מיט Libero SoC.
RTL
גאַנץ RTL קאָד איז צוגעשטעלט פֿאַר די האַרץ און טעסטבענטשעס, אַלאַוינג די האַרץ צו זיין ינסטאַנטיייטיד מיט SmartDesign. סימיאַליישאַן, סינטעז און אויסלייג קענען זיין דורכגעקאָכט אין Libero SoC.
SmartDesign
אַן עקסampלאַ ינסטאַנטיאַטעד view פון CoreJTAGדיבאַג איז געוויזן אין די פאלגענדע פיגור. פֿאַר מער אינפֿאָרמאַציע וועגן ניצן SmartDesign צו ינסטאַנטיירן און דזשענערייט קאָרעס, אָפּשיקן צו די ניצן DirectCore אין Libero® SoC באַניצער גייד.
פיגורע 4-1. SmartDesign CoreJTAGדיבוג בייַשפּיל View ניצן JTAG כעדער
פיגורע 4-2. SmartDesign CoreJTAGדיבאַג בייַשפּיל ניצן GPIO פּינס
קאַנפיגיער CoreJTAGדיבוג אין SmartDesign
די האַרץ איז קאַנפיגיערד מיט די קאַנפיגיעריישאַן GUI אין SmartDesign. אַן עקסample פון די GUI איז געוויזן אין די פאלגענדע פיגור.
פיגורע 4-3. קאַנפיגיער CoreJTAGדיבוג אין SmartDesign
פֿאַר PolarFire, UJTAG_SEC סאַלעקץ די UJTAG_SEC מאַקראָו אַנשטאָט פון די UJTAG מאַקראָו ווען UJTAG_BYPASS איז פאַרקריפּלט. עס איז איגנאָרירט פֿאַר אַלע אנדערע משפחות.
די נומער פון דעבוג טאַרגאַץ איז קאַנפיגיערד אַרויף צו 16 דיבאַג טאַרגאַץ, מיט UJTAG_BYPASS פאַרקריפּלט און אַרויף צו 4 דיבאַג טאַרגאַץ, מיט UJTAG_BYPASS ענייבאַלד.
UJTAG_BYPASS סאַלעקץ דיבאַגינג דורך UJTAG און די פלאַשפּראָ כעדער, און דיבאַגינג דורך GPIO פּינס.
די ציל # IR קאָד איז די JTAG IR קאָד געגעבן צו די דיבאַג ציל. דאָס מוזן זיין אַ יינציק ווערט אין די קייט ספּעסיפיעד אין טיש 2-1.
סימיאַליישאַן פלאָוז
א באַניצער טעסטבענטש איז צוגעשטעלט מיט CoreJTAGדיבוג. צו לויפן סימיאַליישאַנז:
- סעלעקטירן דעם באַניצער טעסטבענטש לויפן אין די SmartDesign.
- דריקט היט און גענעראַטע אין די גענעראַטע שויב. סעלעקטירן דעם באַניצער טעסטבענטש פֿון די Core Configuration GUI.
ווען SmartDesign דזשענערייץ די Libero פּרויעקט, עס ינסטאָלז די באַניצער טעסטבענטש fileס. צו לויפן די באַניצער טעסטבענטש:
- שטעלן די פּלאַן וואָרצל צו די CoreJTAGדיבאַג ינסטאַנטיישאַן אין די Libero פּלאַן כייעראַרקי שויב.
- דריקט באַשטעטיקן פאַר-סינטעזייזד פּלאַן > סימולירן אין די Libero Design Flow פֿענצטער. דעם סטאַרץ ModelSim און אויטאָמאַטיש ראַנז די סימיאַליישאַן.
סינטעז אין ליבעראָ
צו לויפן סינטעז:
- דריקט דעם סינטאַסייז בילדל אין די Libero SoC Design Flow פֿענצטער צו סינטאַסייז די האַרץ. אַלטערנאַטיוועלי, רעכט גיט די סינטאַסייז אָפּציע אין די פּלאַן פלאָו פֿענצטער און סעלעקטירן עפֿן ינטעראַקטיוועלי. די סינטעז פֿענצטער דיספּלייז די Synplify® פּרויעקט.
- דריקט דעם לויפן ייקאַן.
באַמערקונג: פֿאַר RTG4, עס איז אַ געשעעניש טראַנזשאַנט (SET) מיטיגייטיד ווארענונג, וואָס קענען זיין איגנאָרירט ווייַל די IP איז בלויז געניצט פֿאַר אַנטוויקלונג צוועקן און וועט נישט זיין געוויינט אין אַ ראַדיאַציע סוויווע.
אָרט-און-רוט אין ליבעראָ
אַמאָל סינטעז איז געענדיקט, גיט די אָרט און רוט ייקאַן אין Libero SoC צו אָנהייבן דעם פּלייסמאַנט פּראָצעס.
מיטל פּראָגראַממינג
אויב די UJAG_SEC שטריך איז געניצט און EN_SEC איז פּראָמאָטעד צו אַ שפּיץ מדרגה פּאָרט (מיטל אַרייַנשרייַב שטיפט), איר מוזן אַקסעס די קאַנפיגיער י / אָ שטאַטן בעשאַס JTAG פּראָגראַממינג אָפּטיילונג פון פּראָגראַם פּלאַן אין די Libero לויפן און ענשור אַז די I / 0 שטאַט (בלויז רעזולטאַט) פֿאַר די EN_SEC פּאָרט איז באַשטימט צו 1.
די קאַנפיגיעריישאַן איז נייטיק צו האַלטן אַקסעס צו די JTAG פּאָרט פֿאַר מיטל ריפּראָגראַממינג, ווייַל די דיפיינד Boundary Scan Register (BSR) ווערט אָוווערריידז קיין פונדרויסנדיק לאָגיק מדרגה אויף EN_SEC בעשאַס ריפּראָגראַממינג.
סיסטעם ינטעגראַטיאָן
די פאלגענדע סעקשאַנז דיסקוטירן די סיסטעם ינאַגריישאַן פֿאַרבונדענע אינפֿאָרמאַציע.
סיסטעם לעוועל פּלאַן פֿאַר IGLOO2 / RTG4
די פאלגענדע פיגור ווייזט די פּלאַן רעקווירעמענץ צו דורכפירן JTAG דיבאַגינג פון אַ סאָפטקאָר פּראַסעסער, ליגן אין די שטאָף פֿון סאָפטקאָנסאָלע צו די JTAG צובינד פֿאַר IGLOO2 און RTG4 דעוויסעס.
פיגורע 5-1. RTG4/IGLOO2 JTAG דיבוג פּלאַן
סיסטעם לעוועל פּלאַן פֿאַר SmartFusion2
די פאלגענדע פיגור ווייזט די פּלאַן רעקווירעמענץ צו דורכפירן JTAG דיבאַגינג פון אַ סאָפטקאָר פּראַסעסער, ליגן אין שטאָף פֿון סאָפטקאָנסאָלע צו די JTAG צובינד פֿאַר SmartFusion2 דעוויסעס.
פיגורע 5-2. SmartFusion2 JTAG דיבוג פּלאַן
UJTAG_SEC
פֿאַר די PolarFire משפּחה פון דעוויסעס, דעם מעלדונג אַלאַוז דער באַניצער צו קלייַבן צווישן UJTAG און UJTAG_SEC, די יוTAG_SEC_EN פּאַראַמעטער אין די GUI וועט זיין געניצט צו אויסקלייַבן וואָס איינער איז געוואלט.
די פאלגענדע פיגור ווייזט אַ פּשוט דיאַגראַמע וואָס רעפּראַזענץ די גשמיות ינטערפייסיז פון UJTAG/UJTAG_SEC אין PolarFire.
פיגורע 5-3. PolarFire UJTAG_SEC מאַקראָו
פּלאַן קאַנסטריינץ
די דיזיינז מיט CoreJTAGדיבאַג דאַרפן די אַפּלאַקיישאַן צו נאָכפאָלגן די קאַנסטריינץ, אין די פּלאַן לויפן, צו לאָזן טיימינג אַנאַליסיס צו זיין געוויינט אויף די TCK זייגער פעלד.
צו לייגן די קאַנסטריינץ:
- אויב די ענכאַנסט קאַנסטריינט לויפן אין Libero v11.7 אָדער העכער איז געניצט, טאָפּל-גיט קאַנסטריינץ > אויפֿפּאַסן קאַנסטריינץ אין די DesignFlow פֿענצטער און גיט די טיימינג קוויטל.
- אין די טיימינג קוויטל פון די קאַנסטריינט מאַנאַגער פֿענצטער, גיט New צו שאַפֿן אַ נייַע SDC file, און נאָמען די file. די פּלאַן קאַנסטריינץ אַרייַננעמען די זייגער מקור קאַנסטריינץ וואָס קענען זיין אריין אין דעם ליידיק SDC file.
- אויב די קלאַסיש קאַנסטריינט פלאָוז אין Libero v11.7 אָדער העכער איז געניצט, רעכט גיט שאַפֿן קאַנסטריינץ > טיימינג קאַנסטריינט, אין די פּלאַן פלאָו פֿענצטער, און דעמאָלט גיט שאַפֿן ניו קאַנסטריינט. עס קריייץ אַ נייַע SDC file. די פּלאַן קאַנסטריינץ כולל די זייגער מקור קאַנסטריינץ, וואָס איז אריין אין דעם ליידיק SDC file.
- רעכענען די TCK פּעריאָד און האַלב פּעריאָד. TCK איז באַשטימט צו 6 MHz ווען דיבאַגינג איז דורכגעקאָכט מיט FlashPro, און איז באַשטימט צו אַ מאַקסימום אָפטקייַט פון 30 MHz ווען דיבאַגינג איז געשטיצט דורך FlashPro5. נאָך איר האָבן געענדיקט דעם שריט, אַרייַן די פאלגענדע קאַנסטריינץ אין די SDC file:
שאַפֿן_קלאָק - נאָמען {טק } \- צייט TCK_PERIOD \
- וואַוועפאָרם {0 TCK_HALF_PERIOD} \ [get_ports {TCK}] פֿאַר עקס.ampליי, די פאלגענדע קאַנסטריינץ איז געווענדט פֿאַר אַ פּלאַן וואָס ניצט אַ TCK אָפטקייַט פון 6 MHz.
שאַפֿן_קלאָק - נאָמען {טק } \ - צייט 166.67 \
- וואַוועפאָרם {0 83.33} \ [געט_פּאָרטס {טקק}]
- פאַרבינדן אַלע די קאַנסטריינץ fileמיט די סינטעז, אָרט-און-רוט און טיימינג וועראַפאַקיישאַן סtagעס אין די באַגרענעצונג מאַנאַדזשער > טיימינג קוויטל. דעם איז געענדיקט דורך סאַלעקטינג די פֿאַרבונדענע טשעק באָקסעס פֿאַר די SDC fileס אין וואָס די קאַנסטריינץ זענען אריין אין
רעוויזיע געשיכטע
| פּאָרט נאָמען | ברייט | ריכטונג | באַשרייַבונג |
| JTAG טאַפּ פּאָרץ | |||
| TDI | 1 | אַרייַנשרייַב | טעסט דאַטן אין. סיריאַל דאַטן אַרייַנשרייַב פֿון TAP. |
| TCK | 1 | אַרייַנשרייַב | טעסט זייגער. זייגער מקור צו אַלע סאַקווענטשאַל עלעמענטן אין CoreJTAGדיבאַגן. |
| TMS | 1 | אַרייַנשרייַב | טעסט מאָדע אויסקלייַבן. |
| TDO | 1 | רעזולטאַט | פּרובירן דאַטאַ אויס. סיריאַל דאַטן רעזולטאַט צו TAP. |
| TRSTB | 1 | אַרייַנשרייַב | פּרובירן באַשטעטיק. אַקטיוו נידעריק באַשטעטיק אַרייַנשרייַב פֿון TAP. |
| JTAG ציל רענטגענ פּאָרץ | |||
| TGT_TDO_x | 1 | אַרייַנשרייַב | פּרובירן דאַטן פֿון דיבאַג ציל רענטגענ צו די TAP. פאַרבינדן צו די ציל TDO פּאָרט. |
| TGT_TCK_x | 1 | רעזולטאַט | פּרובירן זייגער רעזולטאַט צו דיבאַג ציל רענטגענ. TCK איז פּראָמאָטעד צו אַ גלאבאלע נידעריק סקיו נעץ אין CoreJTAGדיבאַגן. |
| TGT_TRST_x | 1 | רעזולטאַט | אַקטיוו-הויך טעסט באַשטעטיק. בלויז געוויינט ווען TGT_ACTIVE_HIGH_RESET_x =1 |
| TGT_TRSTN_x | 1 | רעזולטאַט | אַקטיוו-נידעריק טעסט באַשטעטיק. בלויז געוויינט ווען TGT_ACTIVE_HIGH_RESET_x =0 |
| TGT_TMS_x | 1 | רעזולטאַט | טעסט מאָדע אויסקלייַבן רעזולטאַט צו דיבאַג ציל רענטגענ. |
| TGT_TDI_x | 1 | רעזולטאַט | טעסט דאַטן אין. סיריאַל דאַטן אַרייַנשרייַב פון דיבאַג ציל רענטגענ. |
| UJTAG_BYPASS_TCK_x | 1 | אַרייַנשרייַב | פּרובירן זייגער אַרייַנשרייַב צו דיבאַג ציל רענטגענ פֿון GPIO שטיפט. |
| UJTAG_BYPASS_TMS_x | 1 | אַרייַנשרייַב | טעסט מאָדע אויסקלייַבן צו דיבוג ציל רענטגענ פֿון GPIO שטיפט. |
| UJTAG_BYPASS_TDI_x | 1 | אַרייַנשרייַב | טעסט דאַטן אין, סיריאַל דאַטן צו דיבאַגינג ציל רענטגענ פֿון GPIO שטיפט. |
| UJTAG_BYPASS_TRSTB_x | 1 | אַרייַנשרייַב | פּרובירן באַשטעטיק. באַשטעטיק אַרייַנשרייַב צו דיבאַג ציל רענטגענ פֿון GPIO שטיפט. |
| UJTAG_BYPASS_TDO_x | 1 | רעזולטאַט | טעסט דאַטן אָוט, סיריאַל דאַטן פֿון דיבאַג ציל רענטגענ פֿון GPIO שטיפט. |
| סעק פּאָרץ | |||
| EN_SEC | 1 | אַרייַנשרייַב | ינייבאַלז זיכערהייַט. ינייבאַלז די באַניצער פּלאַן צו אָווועררייד די פונדרויסנדיק TDI און TRSTB אַרייַנשרייַב צו די TAP.וואָרענען: נעמען באַזונדער זאָרג ווען קאַנעקטינג דעם פּאָרט. זען די באַמערקונג אונטן און דיווייס פּראָגראַממינג פֿאַר מער דעטאַילס. |
| TDI_SEC | 1 | אַרייַנשרייַב | TDI זיכערהייַט אָווועררייד. אָווועררייד די פונדרויסנדיק TDI אַרייַנשרייַב צו די TAP ווען EN_SEC איז הויך. |
| TRSTB_SEC | 1 | אַרייַנשרייַב | טרסטב זיכערהייַט אָווועררייד. אָווועררייד די פונדרויסנדיק TRSTB אַרייַנשרייַב צו די TAP ווען SEC_EN איז הויך. |
| UTRSTB | 1 | רעזולטאַט | פּרובירן באַשטעטיק מאָניטאָר |
| יו-טי-עם-עס | 1 | רעזולטאַט | טעסט מאָדע אויסקלייַבן מאָניטאָר |
די מיקראָטשיפּ Webפּלאַץ
מיקראָטשיפּ גיט אָנליין שטיצן דורך אונדזער webפּלאַץ בייַ www.microchip.com/. דאס webפּלאַץ איז געניצט צו מאַכן files און אינפֿאָרמאַציע לייכט בנימצא צו קאַסטאַמערז. עטלעכע פון די בנימצא אינהאַלט כולל:
- פּראָדוקט שטיצן - דאַטאַ שיץ און ערראַטאַ, אַפּלאַקיישאַן הערות און סampלאַ מגילה, פּלאַן רעסורסן, באַניצער גוידעס און ייַזנוואַרג שטיצן דאָקומענטן, לעצט ווייכווארג ריליסיז און אַרטשיוועד ווייכווארג
- אַלגעמיינע טעכניש שטיצן - אָפט געשטעלטע פֿראגן (פאַק), טעכניש שטיצן ריקוועס, אָנליין דיסקוסיע גרופּעס, מיקראָטשיפּ פּלאַן שוטעף פּראָגראַם מיטגליד ליסטינג
- די געשעפט פון מיקראָטשיפּ - פּראָדוקט סעלעקטאָר און אָרדערינג גוידעס, לעצטע מיקראָטשיפּ פּרעס ריליסיז, ליסטינג פון סעמינאַרס און events, ליסטינגס פון מיקראָטשיפּ פארקויפונג אָפאַסיז, דיסטריביאַטערז און פאַבריק פארשטייערס
פּראָדוקט ענדערונג אָנזאָג סערוויס
מיקראָטשיפּ ס פּראָדוקט ענדערונג אָנזאָג דינסט העלפּס האַלטן קאַסטאַמערז קראַנט אויף מיקראָטשיפּ פּראָדוקטן. אבאנענטן וועלן באַקומען E- בריוו אָנזאָג ווען עס זענען ענדערונגען, דערהייַנטיקונגען, ריוויזשאַנז אָדער ערראַטאַ שייַכות צו אַ ספּעציפיש פּראָדוקט משפּחה אָדער אַנטוויקלונג געצייַג פון אינטערעס.
צו רעגיסטרירן, גיין צו www.microchip.com/pcn און נאָכגיין די רעגיסטראַציע ינסטראַקשאַנז קונה סופּפּאָרט יוזערז פון מיקראָטשיפּ פּראָדוקטן קענען באַקומען הילף דורך עטלעכע טשאַנאַלז:
- דיסטריביאַטער אָדער פארשטייער
- לאקאלע סאַלעס אָפפיסע
- Embedded Solutions Engineer (ESE) טעכניש שטיצן קאַסטאַמערז זאָל קאָנטאַקט זייער דיסטריביאַטער, פארשטייער אָדער ESE פֿאַר שטיצן. לאקאלע פארקויפונג אָפאַסיז זענען אויך בנימצא צו העלפן קאַסטאַמערז. א ליסטינג פון פארקויפונג אָפאַסיז און לאָוקיישאַנז איז אַרייַנגערעכנט אין דעם דאָקומענט.
טעכניש שטיצן איז בנימצא דורך די webפּלאַץ אין: www.microchip.com/support
מיקראָטשיפּ דעוויסעס קאָוד פּראַטעקשאַן שטריך
באַמערקונג די פאלגענדע דעטאַילס פון די קאָד שוץ שטריך אויף מיקראָטשיפּ דעוויסעס:
- מיקראָטשיפּ פּראָדוקטן טרעפן די ספּעסאַפאַקיישאַנז קאַנטיינד אין זייער באַזונדער מיקראָטשיפּ דאַטאַ בלאַט.
- מיקראָטשיפּ גלויבט אַז זייַן משפּחה פון פּראָדוקטן איז זיכער ווען געוויינט אין די בדעה שטייגער און אונטער נאָרמאַל טנאָים.
- עס זענען ומערלעך און עפשער ומלעגאַל מעטהאָדס געניצט אין פרווון צו ברעכן די קאָד שוץ פֿעיִקייטן פון די מיקראָטשיפּ דעוויסעס. מיר גלויבן אַז די מעטהאָדס דאַרפן ניצן די מיקראָטשיפּ פּראָדוקטן אין אַ שטייגער אַרויס די אַפּערייטינג ספּעסאַפאַקיישאַנז קאַנטיינד אין מיקראָטשיפּ ס דאַטאַ שיץ. פרווון צו ברעכן די קאָד שוץ פֿעיִקייטן, רובֿ מסתּמא, קענען ניט זיין דורכגעקאָכט אָן ווייאַלייטינג מיקראָטשיפּ ס אינטעלעקטואַל פאַרמאָג רעכט.
- מיקראָטשיפּ איז גרייט צו אַרבעטן מיט יעדער קונה וואָס איז זארגן וועגן די אָרנטלעכקייַט פון זיין קאָד.
- ניט מיקראָטשיפּ אָדער קיין אנדערע סעמיקאַנדאַקטער פאַבריקאַנט קענען גאַראַנטירן די זיכערהייט פון זיין קאָד. קאָד שוץ טוט נישט מיינען אַז מיר גאַראַנטירן אַז די פּראָדוקט איז "אַנברייקאַבאַל." קאָד שוץ איז קעסיידער יוואַלווינג. מיר ביי מיקראָטשיפּ זענען קאַמיטאַד צו קאַנטיניואַסלי פֿאַרבעסערן די קאָד שוץ פֿעיִקייטן פון אונדזער פּראָדוקטן. פרווון צו ברעכן די קאָד שוץ שטריך פון מיקראָטשיפּ קען זיין אַ הילעל פון די דיגיטאַל מיללענניום קאַפּירייט אקט. אויב אַזאַ אקטן לאָזן אַנאָטערייזד אַקסעס צו דיין ווייכווארג אָדער אנדערע קאַפּירייטיד ווערק, איר קען האָבן אַ רעכט צו סו פֿאַר רעליעף אונטער דעם אקט.
לעגאַל נאָטיץ
אינפֿאָרמאַציע קאַנטיינד אין דעם ויסגאַבע איז צוגעשטעלט פֿאַר די בלויז ציל פון דיזיינינג מיט און ניצן מיקראָטשיפּ פּראָדוקטן. אינפֿאָרמאַציע וועגן מיטל אַפּלאַקיישאַנז און די ווי איז צוגעשטעלט בלויז פֿאַר דיין קאַנוויניאַנס און קען זיין סופּערסטיד דורך דערהייַנטיקונגען. עס איז דיין פֿאַראַנטוואָרטלעכקייט צו ענשור אַז דיין אַפּלאַקיישאַן טרעפן דיין ספּעסאַפאַקיישאַנז.
די אינפֿאָרמאַציע איז צוגעשטעלט דורך MICROCHIP "ווי איז". מיקראָטשיפּ מאכט קיין רעפּרעסענטאַטיאָנס
אָדער וואָראַנטיז פון קיין מין צי אויסדריקן אָדער ימפּלייד, געשריבן אָדער מויל, סטאַטשאַטאָרי
אָדער אַנדערש, שייַכות צו די אינפֿאָרמאַציע אַרייַנגערעכנט אָבער נישט לימיטעד צו קיין ימפּלייד
וואָראַנטיז פון ניט-ינפרינדזשמאַנט, סוחר פיייקייט, און פּאַסיק פֿאַר אַ באַזונדער ציל אָדער וואָראַנטיז שייַכות צו זייַן צושטאַנד, קוואַליטעט אָדער פאָרשטעלונג. אין קיין געשעעניש וועט מיקראָטשיפּ זיין פאַראַנטוואָרטלעך פֿאַר קיין ינדירעעקט, ספּעציעלע, שטראָף, ינסידענטאַל אָדער קאָנסעקווענשאַנאַל אָנווער, שעדיקן, קאָס אָדער קאָסט פון קיין מין וואָס איז שייַכות צו די אינפֿאָרמאַציע אָדער זייַן נוצן, אָבער אויך געפֿירט דורך די קאַנסאַקווענסאַז, אָדער די דאַמאַגעס זענען פאָרסיאַבאַל. צו די פולשטענדיק מאָס ערלויבט דורך געזעץ, מיקראָטשיפּס גאַנץ אַכרייַעס אויף אַלע קליימז אין קיין וועג שייַכות צו די אינפֿאָרמאַציע אָדער זייַן נוצן וועט נישט יקסיד די סומע פון פיז, אויב קיין, וואָס איר האָט באַצאָלט גלייַך צו די אינפֿאָרמאַציע. די נוצן פון מיקראָטשיפּ דעוויסעס אין לעבן שטיצן און / אָדער זיכערקייַט אַפּלאַקיישאַנז איז לעגאַמרע אין די ריזיקירן פון די קוינע, און די קוינע אַגריז צו באַשיצן, באַשייַמפּערלעך און האַלטן ומשעדלעך מיקראָטשיפּ פון קיין און אַלע דאַמידזשיז, קליימז, סוץ אָדער הוצאות ריזאַלטינג פון אַזאַ נוצן. קיין לייסאַנסיז זענען קאַנווייד, ימפּליסאַטלי אָדער אַנדערש, אונטער קיין מיקראָטשיפּ אינטעלעקטואַל פאַרמאָג רעכט סייַדן אַנדערש סטייטיד.
| אמעריקע | אַסיאַ / פּאַסיפיק | אַסיאַ / פּאַסיפיק | אייראָפּע |
| פֿירמע אָפפיסע2355 West Chandler Blvd. טשאַנדלער, אַז 85224-6199 טעל: 480-792-7200 פאַקס: 480-792-7277 טעכניש שטיצן: www.microchip.com/support Web אַדרעס: www.microchip.com אַטלאַנטאַדולוטה, גאטעל: 678-957-9614 פאַקס: 678-957-1455אַוסטין, טקססתּל: 512-257-3370באָסטאָן וועסטבאָראָוגה, מאַ תּל: 774-760-0087 פאַקס: 774-760-0088טשיקאַגאָItasca, ILTel: 630-285-0071 פאַקס: 630-285-0075Dallasאַדיסאָן, טקסטעל: 972-818-7423 פאַקס: 972-818-2924דעטראָיטנאָווי, מיטעל: 248-848-4000האָוסטאָן, טקססתּל: 281-894-5983אינדיאנאפאליס Noblesville, אין תּל: 317-773-8323 פאַקס: 317-773-5453 טעל: 317-536-2380לאס אנדזשעלעס Mission Viejo, CA תּל: 949-462-9523 פאַקס: 949-462-9608Tel: 951-273-7800Raleigh, NCתּל: 919-844-7510ניו יארק, ניו יאָרקתּל: 631-435-6000סאַן דזשאָסע, CAתּל: 408-735-9110 טעל: 408-436-4270קאַנאַדע - טאָראָנטאָתּל: 905-695-1980 פאַקס: 905-695-2078 | אויסטראַליע - סידניתּל: 61-2-9868-6733כינע - בעידזשינגתּל: 86-10-8569-7000כינע - טשענגדותּל: 86-28-8665-5511טשיינאַ - טשאָנגקינגתּל: 86-23-8980-9588טשיינאַ - דאָנגגואַןתּל: 86-769-8702-9880טשיינאַ - גואַנגזשאָותּל: 86-20-8755-8029טשיינאַ - האַנגזשאָותּל: 86-571-8792-8115טשיינאַ - האָנג קאָנג סאַרתּל: 852-2943-5100טשיינאַ - נאַנדזשינגתּל: 86-25-8473-2460טשיינאַ - קינגדאַאָתּל: 86-532-8502-7355כינע - שאַנגהאַיתּל: 86-21-3326-8000כינע - שעניאַנגתּל: 86-24-2334-2829כינע - שענזשעןתּל: 86-755-8864-2200כינע - סוזשאָותּל: 86-186-6233-1526טשיינאַ - וווהאַןתּל: 86-27-5980-5300טשיינאַ - קסיאַןתּל: 86-29-8833-7252טשיינאַ - קסיאַמעןתּל: 86-592-2388138כינע – זשוהאיתּל: 86-756-3210040 | ינדיאַ - באַנגאַלאָרעתּל: 91-80-3090-4444ינדיאַ - ניו דעליתּל: 91-11-4160-8631ינדיאַ - פּונעתּל: 91-20-4121-0141יאַפּאַן - אָסאַקאַתּל: 81-6-6152-7160יאַפּאַן - טאָקיאָתּל: 81-3-6880-3770קארעע - דאַעגותּל: 82-53-744-4301קארעע - סעאָולתּל: 82-2-554-7200מאַלייַסיאַ - קואַלאַ לומפּורתּל: 60-3-7651-7906מאַלייַסיאַ - פּענאַנגתּל: 60-4-227-8870פיליפינען - מאַנילאַתּל: 63-2-634-9065סינגאַפּאָרתּל: 65-6334-8870טייוואַן - הסין טשותּל: 886-3-577-8366טייוואַן - קאַאָשיונגתּל: 886-7-213-7830טייוואַן – טייפּייתּל: 886-2-2508-8600טיילאַנד - באַנגקאָקתּל: 66-2-694-1351וויעטנאַם - האָ טשי מיןתּל: 84-28-5448-2100 | עסטרייך - וועלסTel: 43-7242-2244-39Fax: 43-7242-2244-393דענמאַרק - קאָפּענהאַגעןTel: 45-4485-5910Fax: 45-4485-2829פינלאַנד - עספּאָותּל: 358-9-4520-820פֿראַנקרייַך - פּאַריזTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79דייַטשלאַנד - גאַרטשינגתּל: 49-8931-9700דייטשלאנד – האןתּל: 49-2129-3766400דייטשלאנד – היילברוןתּל: 49-7131-72400דייטשלאנד – קארלסרוהעתּל: 49-721-625370דייַטשלאַנד - מינכעןTel: 49-89-627-144-0Fax: 49-89-627-144-44דייטשלאנד – ראזענהייםתּל: 49-8031-354-560ישראל - רעננהתּל: 972-9-744-7705איטאליע - מילאַןTel: 39-0331-742611Fax: 39-0331-466781איטאליע - פּאַדאָוואַתּל: 39-049-7625286נעטהערלאַנדס - DrunenTel: 31-416-690399Fax: 31-416-690340נאָרווייַ - טראָנדהאַנדתּל: 47-72884388פוילן – ווארשעתּל: 48-22-3325737רומעניע - בוקארעשטTel: 40-21-407-87-50ספּאַין - מאַדרידTel: 34-91-708-08-90Fax: 34-91-708-08-91שוועדן – גאָטהענבערגTel: 46-31-704-60-40שוועדן - סטאָקכאָלםתּל: 46-8-5090-4654וק - וואָקינגהאַםTel: 44-118-921-5800Fax: 44-118-921-5820 |
דאָקומענטן / רעסאָורסעס
 |
מיקראָטשיפּ טעכנאָלאָגיע קאָרדזשTAGדיבוג פּראַסעסערז [pdfבאַניצער גייד CoreJTAGדיבוג פּראַסעסערז, CoreJTAGדיבוג, פּראַסעסערז |
