Microchip Technology Core JTAG Brukerveiledning for feilsøking av prosessorer
Introduksjon
Kjerne JTAG Debug v4.0 letter tilkoblingen av Joint Test Action Group (JTAG) kompatible mykkjerneprosessorer til JTAG TAP eller General Purpose Input/Output (GPIO) pinner for feilsøking. Denne IP-kjernen forenkler feilsøking av maksimalt 16 myke kjerneprosessorer i en enkelt enhet, og gir også støtte for feilsøking av prosessorer på fire separate enheter over GPIO.
Funksjoner
CoreJTAGDebug har følgende nøkkelfunksjoner:
- Gir stoffet tilgang til JTAG grensesnitt gjennom JTAG TAP
- Gir stoffet tilgang til JTAG grensesnitt gjennom GPIO-pinnene.
- Konfigurerer IR-kodestøtten for JTAG tunnelering.
- Støtter kobling av flere enheter gjennom JTAG TAP
- Støtter multi-prosessor feilsøking.
- Fremmer separate klokke- og tilbakestillingssignaler til ruteressursene med lav skjevhet.
- Støtter både aktiv-lav og aktiv-høy tilbakestilling av mål.
- Støtter JTAG Grensesnitt for sikkerhetsmonitor (UJTAG_SEC) for PolarFire-enheter.
Kjerneversjon
Dette dokumentet gjelder CoreJTAGFeilsøk v4.0
Støttede familier
- PolarFire®
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- SmartFusion
- ProASIC3/3E/3L
- IGLOO
- IGLOOe/+
Enhetsutnyttelse og ytelse
Bruks- og ytelsesdata er oppført i tabellen nedenfor for de støttede enhetsfamiliene. Dataene i denne tabellen er kun veiledende. Den generelle enhetsutnyttelsen og ytelsen til kjernen er systemavhengig.
Tabell 1. Enhetsutnyttelse og ytelse
| Familie | Tiles Sekvensiell | Kombi | Total | Utnyttelse Enhet | Totalt % | Ytelse (MHz) |
| PolarFire | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| SmartFusion2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| SmartFusion | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | AFL125V5 | 6.15 | 69.34 |
| ProASIC3 | 17 | 157 | 13824 | A3P600 | 1.26 | 50 |
Note: Data i denne tabellen ble oppnådd ved å bruke Verilog RTL med typiske syntese- og layoutinnstillinger på -1 deler. Toppnivåparametere eller generiske innstillinger ble stående som standardinnstillinger.
Funksjonell beskrivelse
CoreJTAGDebug bruker UJTAG hard makro for å gi tilgang til JTAG grensesnitt fra FPGA-stoffet. UJTAG hard makro forenkler tilkobling til utgangen til MSS- eller ASIC TAP-kontrolleren fra stoffet. Bare én forekomst av UJTAG makro er tillatt i stoffet.
Figur 1-1. CoreJTAGFeilsøke blokkdiagram
CoreJTAGDebug inneholder en instansiering av uj_jtag tunnelkontroller, som implementerer en JTAG tunnelkontroller for å lette JTAG tunneling mellom en FlashPro-programmerer og en målprosessor med myk kjerne. Den myke kjerneprosessoren er koblet til via den dedikerte FPGA-en JTAG grensesnittpinner. IR-skanninger fra JTAG grensesnittet er utilgjengelige i FPGA-stoffet. Derfor er tunnelprotokollen nødvendig for å lette IR- og DR-skanning til feilsøkingsmålet, som støtter industristandarden JTAG grensesnitt. Tunnelkontrolleren dekoder tunnelpakken overført som en DR-skanning og genererer en resulterende IR- eller DR-skanning, basert på innholdet i tunnelpakken og innholdet i IR-registeret levert gjennom UIREG. Tunnelkontrolleren dekoder også tunnelpakken, når innholdet i IR-registeret samsvarer med IR-koden.
Figur 1-2. Tunnel Packet Protocol
En konfigurasjonsparameter gir konfigurasjon av IR-koden som brukes av tunnelkontrolleren. For å forenkle feilsøking av flere mykkjerneprosessorer i en enkelt design, kan antallet tunnelkontrollere som instansieres konfigureres fra 1-16, og gir en JTAG kompatibelt grensesnitt til hver målprosessor. Disse målprosessorene er hver adresserbare gjennom en unik IR-kode satt ved instansieringstidspunktet.
En CLKINT- eller BFR-buffer instansieres på TGT_TCK-linjen til hvert målprosessor-feilsøkingsgrensesnitt.
URSTB-linjen fra UJTAG makro (TRSTB) forfremmes til en global ressurs innenfor CoreJTAGFeilsøk. En valgfri omformer er plassert på TGT_TRST-linjen i CoreJTAGFeilsøking for tilkobling til et feilsøkingsmål, som da forventes å være koblet til en aktiv-høy tilbakestillingskilde. Den konfigureres når det antas at det innkommende TRSTB-signalet fra JTAG TAP er aktiv lav. Hvis denne konfigurasjonen krever ett eller flere feilsøkingsmål, vil en ekstra global rutingressurs bli forbrukt.
URSTB-linjen fra UJTAG makro (TRSTB) forfremmes til en global ressurs innenfor CoreJTAGFeilsøk. En valgfri omformer er plassert på TGT_TRST-linjen i CoreJTAGFeilsøking for tilkobling til et feilsøkingsmål, som da forventes å være koblet til en aktiv-høy tilbakestillingskilde. Den konfigureres når det antas at det innkommende TRSTB-signalet fra JTAG TAP er aktiv lav. TGT_TRSTN er standard aktiv lav utgang for feilsøkingsmålet. Hvis denne konfigurasjonen krever ett eller flere feilsøkingsmål, vil en ekstra global rutingressurs bli forbrukt.
Figur 1-3. CoreJTAGFeilsøke seriedata og klokkeslett
Enhetskjeding
Se brukerveiledningene for FPGA-programmering for det spesifikke utviklingskortet eller familien. Hvert utviklingsstyre kan operere på forskjellige volumtages, og du kan velge å verifisere om det er mulig med deres utviklingsplattformer. Også, hvis du bruker flere utviklingskort, sørg for at de deler en felles grunn.
Gjennom FlashPro Header
For å støtte kjetting av flere enheter i stoffet ved hjelp av FlashPro-overskriften, flere forekomster av uj_jtag Er pålagt. Denne versjonen av kjernen gir tilgang til maksimalt 16 kjerner uten behov for manuell instansiering av uj_jtag. Hver kjerne har en unik IR-kode (fra 0x55 til 0x64) som vil gi tilgang til den spesifikke kjernen som samsvarer med ID-koden.
Figur 1-4. Flere prosessorer i en enkelt enhet Enkel enhet
For å bruke CoreJTAGFeilsøk på tvers av flere enheter, én av enhetene må bli master. Denne enheten inneholder CoreJTAGFeilsøk kjernen. Hver prosessor kobles deretter til på følgende måte:
Figur 1-5. Flere prosessorer på to enheter
For å feilsøke en kjerne på et annet brett, kan JTAG signaler fra CoreJTAGFeilsøking blir oppgradert til toppnivå-pinner i SmartDesign. Disse kobles deretter til JTAG signaler direkte på prosessoren.
Note: En CoreJTAGDebug, i det andre brettdesignet, er valgfritt. Merk at UJ_JTAG makro og FlashPro-overskriften er ubrukt i det andre brettdesignet.
For å velge en prosessor for feilsøking i SoftConsole, klikk feilsøkingskonfigurasjonene og klikk deretter kategorien Debugger.
Kommandoen, vist i det følgende bildet, utføres.
Figur 1-6. Debugger-konfigurasjon UJ_JTAG_IR-KODE
UJ_JTAG_IRCODE kan endres avhengig av hvilken prosessor du feilsøker. For eksample: for å feilsøke en prosessor i Device 0, UJ_JTAG_IRCODE kan settes til 0x55 eller 0x56.
Gjennom GPIO
For å feilsøke over GPIO, parameteren UJTAG _BYPASS er valgt. Én og fire kjerner kan feilsøkes over GPIO-hoder eller pinner. For å kjøre en feilsøkingsøkt med GPIOer fra SoftConsole v5.3 eller høyere, må feilsøkingskonfigurasjonen settes opp som følger:
Figur 1-7. Debugger Configuration GPIO
Note: Hvis du feilsøker over GPIO, kan du ikke samtidig feilsøke prosessoren gjennom FlashPro Header eller Embedded FlashPro5, på utviklingskortene. For eksample: FlashPro Header eller Embedded FlashPro5 er tilgjengelig for å lette feilsøking ved å bruke Identify eller SmartDebug.
Figur 1-8. Feilsøking over GPIO-pinner
Enhetskjeding via GPIO-pinner
For å støtte sammenkobling av flere enheter gjennom GPIO, har UJTAG_BYPASS-parameteren må velges. Deretter kan TCK-, TMS- og TRSTb-signalene forfremmes til toppnivåporter. Alle målprosessorer har TCK, TMS og TRSTb. Disse er ikke vist nedenfor.
Figur 1-9. Enhetskjeding gjennom GPIO-pinner
I en grunnleggende JTAG kjede, kobles TDO til en prosessor til TDI til en annen prosessor, og den fortsetter til alle prosessorer er kjedet, på denne måten. TDI for den første prosessoren og TDO for den siste prosessoren kobles til JTAG programmerer som lenker alle prosessorene. JTAG signaler fra prosessorene blir rutet til CoreJTAGDebug, hvor de kan lenkes. Hvis koblingen på tvers av flere enheter er fullført, vil enheten med CoreJTAGFeilsøking blir hovedenheten.
I et GPIO-feilsøkingsscenario, der en IR-kode ikke er allokert til hver prosessor, brukes et modifisert OpenOCD-skript for å velge hvilken enhet som feilsøkes. Et OpenOCD-skript endres for å velge hvilken enhet som skal feilsøkes. For en Mi-V-design file finnes på installasjonsstedet for SoftConsole, under openocd/scripts/board/ microsemi-riscv.cfg. For de andre prosessorene er files finnes på samme openocd-plassering.
Note: Alternativene for feilsøkingskonfigurasjon må også oppdateres hvis file er omdøpt
Figur 1-10. Feilsøkingskonfigurasjon
Åpne brukernavn-riscv-gpio-chain.cfg, følgende er et eksample av hva som må sees:
Figur 1-11. MIV-konfigurasjon File
Følgende innstillinger fungerer for en enkelt enhet som feilsøker over GPIO. For å feilsøke en kjede, må flere kommandoer legges til, slik at enhetene som ikke er feilsøkt settes i bypass-modus.
For to prosessorer i en kjede, følgende sample kommandoen utføres:
Dette tillater feilsøking av Target softcore-prosessor 1 ved å sette Target softcore-prosessor 0 i bypass-modus. For å feilsøke Target softcore-prosessor 0, brukes følgende kommando:
Note: Den eneste forskjellen mellom disse to konfigurasjonene er at kilden, som kaller Microsemi RISCV-konfigurasjonen file (microsemi-riscv.cfg) kommer enten først ved feilsøking av Target softcore-prosessor 0, eller andre ved feilsøking av Target Softcore-prosessor 1. For mer enn to enheter i kjeden, ytterligere jtag newtaps legges til. For eksample, hvis det er tre prosessorer i en kjede, brukes følgende kommando:
Figur 1-12. Eksampfeilsøkingssystemet
Grensesnitt
De følgende avsnittene diskuterer grensesnittrelatert informasjon.
Konfigurasjonsparametere
Konfigurasjonsalternativene for CoreJTAGFeilsøking er beskrevet i tabellen nedenfor. Hvis en annen konfigurasjon enn standard er nødvendig, bruk dialogboksen Konfigurasjon i SmartDesign for å velge de riktige verdiene for de konfigurerbare alternativene.
Tabell 2-1. CoreJTAGFeilsøkingskonfigurasjonsalternativer
| Navn | Gyldig rekkevidde | Misligholde | Beskrivelse |
| NUM_DEBUG_TGTS | 1-16 | 1 | Antall tilgjengelige feilsøkingsmål gjennom FlashPro (UJTAG_DEBUG = 0) er 1-16. Antall tilgjengelige feilsøkingsmål gjennom GPIO (UJTAG_DEBUG = 1) er 1-4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR-kode, én per feilsøkingsmål. Verdien som er spesifisert må være unik for dette feilsøkingsmålet. Tunnelkontrolleren knyttet til dette feilsøkingsmålgrensesnittet driver kun TDO og driver målfeilsøkingsgrensesnittet, når innholdet i IR-registeret samsvarer med denne IR-koden. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x-utgangen er koblet til en global form for aktiv-lav URSTB-utgangen til UJTAG makro.1: TGT_TRST-utgangen er internt koblet til en global invertert form av den aktive-lave URSTB-utgangen til UJTAG makro. En ekstra global rutingressurs forbrukes hvis denne parameteren er satt til 1 for et feilsøkingsmål. |
| UJTAG_OMKJØRING | 0-1 | 0 | 0: GPIO Debug er deaktivert, Debug er tilgjengelig gjennom FlashPro Header eller Embedded FlashPro5.1: GPIO Debug er aktivert, Debug er tilgjengelig gjennom en bruker valgt GPIO-pinner på tavlen.Note: Når feilsøkingen er utført gjennom GPIO, utføres følgende feilsøkingskommando i SoftConsole-feilsøkingsalternativene: "—kommando "sett FPGA_TAP N"". |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG makro velges hvis UJTAG_BYPASS = 0. 1: UJTAG_SEC makro er valgt hvis UJTAG_BYPASS= 0.Note: Denne parameteren gjelder kun for PolarFire. Det vil si FAMILIE = 26. |
Signalbeskrivelser
Tabellen nedenfor viser signalbeskrivelsene for CoreJTAGFeilsøking.
Tabell 2-2. CoreJTAGFeilsøke I/O-signaler
| Navn | Gyldig rekkevidde | Misligholde | Beskrivelse |
| NUM_DEBUG_TGTS | 1-16 | 1 | Antall tilgjengelige feilsøkingsmål gjennom FlashPro (UJTAG_DEBUG = 0) er 1-16. Antall tilgjengelige feilsøkingsmål gjennom GPIO (UJTAG_DEBUG = 1) er 1-4. |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR-kode, én per feilsøkingsmål. Verdien som er spesifisert må være unik for dette feilsøkingsmålet. Tunnelkontrolleren knyttet til dette feilsøkingsmålgrensesnittet driver kun TDO og driver målfeilsøkingsgrensesnittet, når innholdet i IR-registeret samsvarer med denne IR-koden. |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x-utgangen er koblet til en global form for aktiv-lav URSTB-utgangen til UJTAG makro.1: TGT_TRST-utgangen er internt koblet til en global invertert form av den aktive-lave URSTB-utgangen til UJTAG makro. En ekstra global rutingressurs forbrukes hvis denne parameteren er satt til 1 for et feilsøkingsmål. |
| UJTAG_OMKJØRING | 0-1 | 0 | 0: GPIO Debug er deaktivert, Debug er tilgjengelig gjennom FlashPro Header eller Embedded FlashPro5.1: GPIO Debug er aktivert, Debug er tilgjengelig gjennom en bruker valgt GPIO-pinner på tavlen.Note: Når feilsøkingen er utført gjennom GPIO, utføres følgende feilsøkingskommando i SoftConsole-feilsøkingsalternativene: "—kommando "sett FPGA_TAP N"". |
| UJTAG_SEC_EN | 0-1 | 0 | 0: UJTAG makro velges hvis UJTAG_BYPASS = 0. 1: UJTAG_SEC makro er valgt hvis UJTAG_BYPASS= 0.Note: Denne parameteren gjelder kun for PolarFire. Det vil si FAMILIE = 26. |
Merknader:
- Alle signaler i JTAG TAP-porter-listen ovenfor må oppgraderes til toppnivåporter i SmartDesign.
- SEC-portene er kun tilgjengelige når UJTAG_SEC_EN er aktivert gjennom CoreJTAGDebugs konfigurasjonsgrensesnitt.
- Vær spesielt forsiktig når du kobler til EN_SEC-inngangen. Hvis EN_SEC blir forfremmet til en port på toppnivå (enhetsinngangspinne), må du få tilgang til Konfigurer I/O-tilstander under JTAG Programmeringsdelen av Program Design i Libero-flyten og sørg for at I/0-tilstanden (kun utgang) for EN_SEC-porten er satt til 1.
Registrer kart og beskrivelser
Det er ingen registre for CoreJTAGFeilsøking.
Verktøyflyt
De følgende avsnittene diskuterer informasjon om verktøyflyt.
Tillatelse
Det kreves ikke lisens for å bruke denne IP-kjernen med Libero SoC.
RTL
Komplett RTL-kode er gitt for kjernen og testbenkene, slik at kjernen kan instansieres med SmartDesign. Simulering, syntese og layout kan utføres i Libero SoC.
SmartDesign
En eksample instansiert view av CoreJTAGFeilsøking er vist i følgende figur. For mer informasjon om bruk av SmartDesign til å instansiere og generere kjerner, se Bruke DirectCore i Libero® SoC brukerveiledning.
Figur 4-1. SmartDesign CoreJTAGFeilsøkingsforekomst View bruker JTAG Overskrift
Figur 4-2. SmartDesign CoreJTAGFeilsøke forekomst ved hjelp av GPIO-pinner
Konfigurering av CoreJTAGFeilsøk i SmartDesign
Kjernen konfigureres ved hjelp av konfigurasjonsgrensesnittet i SmartDesign. En eksample av GUI er vist i følgende figur.
Figur 4-3. Konfigurering av CoreJTAGFeilsøk i SmartDesign
For PolarFire, UJTAG_SEC velger UJTAG_SEC-makro i stedet for UJTAG makro når UJTAG_BYPASS er deaktivert. Det ignoreres for alle andre familier.
Antall feilsøkingsmål kan konfigureres opptil 16 feilsøkingsmål, med UJTAG_BYPASS deaktivert og opptil 4 feilsøkingsmål, med UJTAG_BYPASS aktivert.
UJTAG_BYPASS velger feilsøking gjennom UJTAG og FlashPro-headeren, og feilsøking gjennom GPIO-pinner.
Mål # IR-koden er JTAG IR-kode gitt til feilsøkingsmålet. Dette må være en unik verdi innenfor området spesifisert i Tabell 2-1.
Simuleringsflyter
En brukertestbenk følger med CoreJTAGFeilsøk. Slik kjører du simuleringer:
- Velg brukertestbenkflyten i SmartDesign.
- Klikk Lagre og generer i Generer-ruten. Velg brukertestbenken fra Core Configuration GUI.
Når SmartDesign genererer Libero-prosjektet, installerer det brukertestbenken files. Slik kjører du brukertestbenken:
- Sett designroten til CoreJTAGFeilsøk instansiering i Libero-designhierarki-ruten.
- Klikk Bekreft forhåndssyntetisert design > Simuler i Libero Design Flow-vinduet. Dette starter ModelSim og kjører simuleringen automatisk.
Syntese i Libero
Slik kjører du Synthesis:
- Klikk på Synthesize-ikonet i Libero SoC Design Flow-vinduet for å syntetisere kjernen. Alternativt kan du høyreklikke på Synthesize-alternativet i Design Flow-vinduet og velge Åpne interaktivt. Syntese-vinduet viser Synplify®-prosjektet.
- Klikk på Kjør-ikonet.
Note: For RTG4 er det en hendelsesforbigående (SET) redusert advarsel, som kan ignoreres siden denne IP-en bare brukes til utviklingsformål og ikke skal brukes i et strålingsmiljø.
Sted-og-rute i Libero
Når syntesen er fullført, klikker du på plass og rute-ikonet i Libero SoC for å starte plasseringsprosessen.
Enhetsprogrammering
Hvis UJAG_SEC-funksjonen brukes og EN_SEC er oppgradert til en port på toppnivå (enhetsinngangspinne), må du få tilgang til Konfigurer I/O-tilstander under JTAG Programmeringsdelen av Program Design i Libero-flyten og sørg for at I/0-tilstanden (kun utgang) for EN_SEC-porten er satt til 1.
Denne konfigurasjonen er nødvendig for å opprettholde tilgang til JTAG port for enhetsomprogrammering, fordi den definerte Boundary Scan Register-verdien (BSR) overstyrer ethvert eksternt logisk nivå på EN_SEC under omprogrammering.
Systemintegrasjon
De følgende avsnittene diskuterer systemintegrasjonsrelatert informasjon.
Systemnivådesign for IGLOO2/RTG4
Følgende figur viser designkravene for å utføre JTAG feilsøking av en mykkjerneprosessor, plassert i stoffet fra SoftConsole til JTAG grensesnitt for IGLOO2- og RTG4-enheter.
Figur 5-1. RTG4/IGLOO2 JTAG Feilsøkingsdesign
Systemnivådesign for SmartFusion2
Følgende figur viser designkravene for å utføre JTAG feilsøking av en mykkjerneprosessor, plassert i stoff fra SoftConsole til JTAG grensesnitt for SmartFusion2-enheter.
Figur 5-2. SmartFusion2 JTAG Feilsøkingsdesign
UJTAG_SEK
For PolarFire-familien av enheter lar denne utgivelsen brukeren velge mellom UJTAG og UJTAG_SEC, UJTAG_SEC_EN parameter i GUI vil bli brukt til å velge hvilken som er ønsket.
Følgende figur viser et enkelt diagram som representerer de fysiske grensesnittene til UJTAG/UJTAG_SEC i PolarFire.
Figur 5-3. PolarFire UJTAG_SEC Makro
Designbegrensninger
Designene med CoreJTAGFeilsøking krever at applikasjonen følger begrensningene i designflyten for å tillate at tidsanalyse kan brukes på TCK-klokkedomenet.
Slik legger du til begrensningene:
- Hvis Enhanced Constraint-flyten i Libero v11.7 eller høyere brukes, dobbeltklikker du Constraints > Manage Constraints i DesignFlow-vinduet og klikker på Timing-fanen.
- I Timing-fanen i Constraint Manager-vinduet klikker du Ny for å opprette en ny SDC file, og gi navn til file. Designbegrensningene inkluderer klokkekildebegrensningene som kan legges inn i denne tomme SDC file.
- Hvis Classic Constraint-flytene i Libero v11.7 eller høyere brukes, høyreklikker du på Create Constraints > Timing Constraint, i Design Flow-vinduet, og klikker deretter på Create New Constraint. Det oppretter en ny SDC file. Designbegrensningene inkluderer klokkekildebegrensningene, som legges inn i denne tomme SDC file.
- Beregn TCK-perioden og halvperiode. TCK er satt til 6 MHz når feilsøking gjøres med FlashPro, og er satt til en maksimal frekvens på 30 MHz når feilsøking støttes av FlashPro5. Etter at du har fullført dette trinnet, skriv inn følgende begrensninger i SDC file:
opprette_klokke -navn { TCK } \- periode TCK_PERIOD \
- bølgeform { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] For eksample, er følgende begrensninger brukt for et design som bruker en TCK-frekvens på 6 MHz.
opprette_klokke -navn { TCK } \ - periode 166.67 \
- bølgeform { 0 83.33 } \ [ get_ports { TCK } ]
- Knytt sammen alle begrensningene files med syntese-, sted-og-rute- og tidsbekreftelsetages i Begrensningsleder > Timing-kategorien. Dette fullføres ved å velge de relaterte avmerkingsboksene for SDC files der begrensningene ble lagt inn
Revisjonshistorie
| Portnavn | Bredde | Retning | Beskrivelse |
| JTAG TAP-porter | |||
| TDI | 1 | Inndata | Testdata inn. Seriell datainngang fra TAP. |
| TCK | 1 | Inndata | Test klokke. Klokkekilde til alle sekvensielle elementer i CoreJTAGFeilsøking. |
| TMS | 1 | Inndata | Velg testmodus. |
| TDO | 1 | Produksjon | Test data ut. Seriell datautgang til TAP. |
| TRSTB | 1 | Inndata | Test Tilbakestill. Aktiv lav tilbakestillingsinngang fra TAP. |
| JTAG Mål X-porter | |||
| TGT_TDO_x | 1 | Inndata | Test data fra feilsøkingsmål x til TAP. Koble til mål-TDO-porten. |
| TGT_TCK_x | 1 | Produksjon | Test klokkeutgang for å feilsøke mål x. TCK er forfremmet til et globalt, lavt skjevt nett internt i CoreJTAGFeilsøking. |
| TGT_TRST_x | 1 | Produksjon | Aktiv-Høy Test Reset. Brukes bare når TGT_ACTIVE_HIGH_RESET_x =1 |
| TGT_TRSTN_x | 1 | Produksjon | Tilbakestill aktiv-lav test. Brukes bare når TGT_ACTIVE_HIGH_RESET_x =0 |
| TGT_TMS_x | 1 | Produksjon | Testmodus Velg utgang for å feilsøke mål x. |
| TGT_TDI_x | 1 | Produksjon | Testdata inn. Seriell datainngang fra feilsøkingsmål x. |
| UJTAG_BYPASS_TCK_x | 1 | Inndata | Test klokkeinngang for å feilsøke mål x fra GPIO-pinne. |
| UJTAG_BYPASS_TMS_x | 1 | Inndata | Testmodus Velg for å feilsøke mål x fra GPIO-pinne. |
| UJTAG_BYPASS_TDI_x | 1 | Inndata | Test data inn, seriell data for å feilsøke mål x fra GPIO pin. |
| UJTAG_BYPASS_TRSTB_x | 1 | Inndata | Test Tilbakestill. Tilbakestill inngang for å feilsøke mål x fra GPIO-pinne. |
| UJTAG_BYPASS_TDO_x | 1 | Produksjon | Test data ut, seriedata fra feilsøkingsmål x fra GPIO-pin. |
| SEC-porter | |||
| EN_SEC | 1 | Inndata | Aktiverer sikkerhet. Gjør det mulig for brukerdesignet å overstyre den eksterne TDI- og TRSTB-inngangen til TAP.Forsiktighet: Vær spesielt forsiktig når du kobler til denne porten. Se merknaden nedenfor og Enhetsprogrammering for flere detaljer. |
| TDI_SEC | 1 | Inndata | TDI-sikkerhetsoverstyring. Overstyrer den eksterne TDI-inngangen til TAP når EN_SEC er HØY. |
| TRSTB_SEC | 1 | Inndata | TRSTB Sikkerhetsoverstyring. Overstyrer den eksterne TRSTB-inngangen til TAP når SEC_EN er HØY. |
| UTRSTB | 1 | Produksjon | Test Reset Monitor |
| UTMS | 1 | Produksjon | Testmodus Velg Monitor |
Mikrobrikken Webnettstedet
Microchip gir online støtte via vår webstedet på www.microchip.com/. Dette webnettstedet brukes til å lage files og informasjon lett tilgjengelig for kunder. Noe av innholdet som er tilgjengelig inkluderer:
- Produktstøtte – Datablad og errata, søknadsnotater og sample programmer, designressurser, brukerveiledninger og støttedokumenter for maskinvare, nyeste programvareutgivelser og arkivert programvare
- Generell teknisk støtte – Ofte stilte spørsmål (FAQs), forespørsler om teknisk støtte, nettdiskusjonsgrupper, medlemsliste for Microchip-designpartnerprogram
- Virksomheten til Microchip – Produktvelger- og bestillingsguider, siste pressemeldinger fra Microchip, liste over seminarer og arrangementer, lister over Microchip salgskontorer, distributører og fabrikkrepresentanter
Varslingstjeneste for produktendring
Microchips varslingstjeneste for produktendringer bidrar til å holde kundene oppdatert på Microchip-produkter. Abonnenter vil motta e-postvarsel når det er endringer, oppdateringer, revisjoner eller feil knyttet til en spesifisert produktfamilie eller utviklingsverktøy av interesse.
For å registrere deg, gå til www.microchip.com/pcn og følg registreringsinstruksjonene Kundestøtte Brukere av Microchip-produkter kan få hjelp gjennom flere kanaler:
- Distributør eller representant
- Lokalt salgskontor
- Embedded Solutions Engineer (ESE) Technical Support Kunder bør kontakte sin distributør, representant eller ESE for støtte. Lokale salgskontorer er også tilgjengelige for å hjelpe kunder. En liste over salgskontorer og lokasjoner er inkludert i dette dokumentet.
Teknisk støtte er tilgjengelig gjennom webnettsted på: www.microchip.com/support
Kodebeskyttelse for mikrobrikkeenheter
Legg merke til følgende detaljer om kodebeskyttelsesfunksjonen på Microchip-enheter:
- Microchip-produkter oppfyller spesifikasjonene i deres spesielle Microchip-datablad.
- Microchip mener at familien av produkter er sikre når de brukes på tiltenkt måte og under normale forhold.
- Det er uærlige og muligens ulovlige metoder som brukes i forsøk på å bryte kodebeskyttelsesfunksjonene til Microchip-enhetene. Vi mener at disse metodene krever bruk av Microchip-produktene på en måte utenfor driftsspesifikasjonene i Microchips datablad. Forsøk på å bryte disse kodebeskyttelsesfunksjonene kan mest sannsynlig ikke oppnås uten å krenke Microchips immaterielle rettigheter.
- Microchip er villig til å samarbeide med enhver kunde som er bekymret for integriteten til koden.
- Verken Microchip eller noen annen halvlederprodusent kan garantere sikkerheten til sin kode. Kodebeskyttelse betyr ikke at vi garanterer at produktet er «uknuselig». Kodebeskyttelsen er i stadig utvikling. Vi i Microchip er forpliktet til å kontinuerlig forbedre kodebeskyttelsesfunksjonene til produktene våre. Forsøk på å bryte Microchips kodebeskyttelsesfunksjon kan være et brudd på Digital Millennium Copyright Act. Hvis slike handlinger tillater uautorisert tilgang til programvaren din eller annet opphavsrettsbeskyttet arbeid, kan du ha rett til å saksøke for lettelse i henhold til den loven.
Juridisk varsel
Informasjonen i denne publikasjonen er gitt med det eneste formålet å designe med og bruke Microchip-produkter. Informasjon om enhetsapplikasjoner og lignende er kun gitt for din bekvemmelighet og kan bli erstattet av oppdateringer. Det er ditt ansvar å sørge for at søknaden din oppfyller dine spesifikasjoner.
DENNE INFORMASJONEN LEVERES AV MICROCHIP "SOM DEN ER". MICROCHIP GIR INGEN REPRESSENTASJONER
ELLER GARANTIER AV NOEN SLAG ENTEN UTTRYKKELIGE ELLER UNDERFORSTÅEDE, SKRIFTLIGE ELLER MUNTLIGE, LOVBESTEMMET
ELLER PÅ ANNEN MÅTE, RELATERT TIL INFORMASJONEN INKLUDERT MEN IKKE BEGRENSET TIL NOEN UNDERFORSTÅT
GARANTIER OM IKKE-KRENKELSE, SELGERENS EVNE OG EGNETHET FOR ET BESTEMT FORMÅL ELLER GARANTIER KNYTTET TIL DETS TILSTAND, KVALITET ELLER YTELSE. MICROCHIP ER UNDER INGEN OMSTENDIGHETER ANSVARLIG FOR NOEN INDIREKTE, SPESIELLE, STRAFFENDE, TILFELDIGE ELLER FØLGE TAP, SKADE, KOSTNADER ELLER UTGIFTER AV NOEN SLAG SOM HELST KNYTTET TIL INFORMASJONEN ELLER BRUK AV DEN, HVORDAN DET ER FORÅRSAKET ELLER SKADENE ER FORUTSÅBARE. I FULLSTENDELSE TILLADT AV LOVEN, VIL MICROCHIPS SAMLEDE ANSVAR PÅ ALLE KRAV PÅ NOEN MÅTE KNYTTET TIL INFORMASJONEN ELLER BRUK AV DERES, IKKE OVERSKRE BELØPET, HVIS NOEN, SOM DU HAR BETALT DIREKTE TIL INFORMASJONEN. Bruk av Microchip-enheter i livsstøtte- og/eller sikkerhetsapplikasjoner er helt på kjøpers risiko, og kjøperen samtykker i å forsvare, holde Microchip skadesløs og holde Microchip skadesløs fra alle skader, krav, søksmål eller utgifter som følge av slik bruk. Ingen lisenser formidles, implisitt eller på annen måte, under noen av Microchips immaterielle rettigheter med mindre annet er oppgitt.
| AMERIKA | ASIA/Stillehavet | ASIA/Stillehavet | EUROPA |
| Bedriftskontor2355 West Chandler Blvd. Chandler, AZ 85224-6199Tlf: 480-792-7200Faks: 480-792-7277Teknisk støtte: www.microchip.com/support Web Adresse: www.microchip.com AtlantaDuluth, GATel: 678-957-9614Faks: 678-957-1455Austin, TXTlf: 512-257-3370Boston Westborough, MA Tlf.: 774-760-0087Faks: 774-760-0088ChicagoItasca, ILTel: 630-285-0071Faks: 630-285-0075DallasAddison, TXTel: 972-818-7423Faks: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTlf: 281-894-5983Indianapolis Noblesville, IN Tlf.: 317-773-8323Faks: 317-773-5453Tlf: 317-536-2380Los Angeles Mission Viejo, CA Tlf: 949-462-9523Faks: 949-462-9608Tlf: 951-273-7800Raleigh, NCTlf: 919-844-7510New York, NYTlf: 631-435-6000San Jose, CATlf: 408-735-9110Tlf: 408-436-4270Canada – TorontoTlf: 905-695-1980Faks: 905-695-2078 | Australia – SydneyTlf: 61-2-9868-6733Kina – BeijingTlf: 86-10-8569-7000Kina – ChengduTlf: 86-28-8665-5511Kina – ChongqingTlf: 86-23-8980-9588Kina – DongguanTlf: 86-769-8702-9880Kina – GuangzhouTlf: 86-20-8755-8029Kina – HangzhouTlf: 86-571-8792-8115Kina – Hong Kong SARTlf: 852-2943-5100Kina – NanjingTlf: 86-25-8473-2460Kina – QingdaoTlf: 86-532-8502-7355Kina – ShanghaiTlf: 86-21-3326-8000Kina – ShenyangTlf: 86-24-2334-2829Kina – ShenzhenTlf: 86-755-8864-2200Kina – SuzhouTlf: 86-186-6233-1526Kina – WuhanTlf: 86-27-5980-5300Kina – XianTlf: 86-29-8833-7252Kina – XiamenTlf: 86-592-2388138Kina – ZhuhaiTlf: 86-756-3210040 | India – BangaloreTlf: 91-80-3090-4444India – New DelhiTlf: 91-11-4160-8631India - PuneTlf: 91-20-4121-0141Japan – OsakaTlf: 81-6-6152-7160Japan – TokyoTlf: 81-3-6880- 3770Korea – DaeguTlf: 82-53-744-4301Korea – SeoulTlf: 82-2-554-7200Malaysia – Kuala LumpurTlf: 60-3-7651-7906Malaysia – PenangTlf: 60-4-227-8870Filippinene – ManilaTlf: 63-2-634-9065SingaporeTlf: 65-6334-8870Taiwan – Hsin ChuTlf: 886-3-577-8366Taiwan – KaohsiungTlf: 886-7-213-7830Taiwan – TaipeiTlf: 886-2-2508-8600Thailand – BangkokTlf: 66-2-694-1351Vietnam – Ho Chi MinhTlf: 84-28-5448-2100 | Østerrike – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Danmark – KøbenhavnTel: 45-4485-5910Fax: 45-4485-2829Finland – EspooTlf: 358-9-4520-820Frankrike – ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Tyskland – GarchingTlf: 49-8931-9700Tyskland – HaanTlf: 49-2129-3766400Tyskland – HeilbronnTlf: 49-7131-72400Tyskland – KarlsruheTlf: 49-721-625370Tyskland – MünchenTel: 49-89-627-144-0Fax: 49-89-627-144-44Tyskland – RosenheimTlf: 49-8031-354-560Israel – Ra'ananaTlf: 972-9-744-7705Italia – MilanoTel: 39-0331-742611Fax: 39-0331-466781Italia – PadovaTlf: 39-049-7625286Nederland – DrunenTel: 31-416-690399Fax: 31-416-690340Norge – TrondheimTlf: 47-72884388Polen – WarszawaTlf: 48-22-3325737Romania – BucurestiTel: 40-21-407-87-50Spania - MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Sverige – GøtebergTel: 46-31-704-60-40Sverige – StockholmTlf: 46-8-5090-4654Storbritannia – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820 |
Dokumenter / Ressurser
 |
Microchip Technology CoreJTAGFeilsøke prosessorer [pdfBrukerhåndbok CoreJTAGFeilsøkingsprosessorer, CoreJTAGFeilsøking, prosessorer |
