ไมโครชิป เทคโนโลยี คอร์ เจTAG คู่มือผู้ใช้ Debug Processors
การแนะนำ
คอร์เจTAG Debug v4.0 ช่วยอำนวยความสะดวกในการเชื่อมต่อของ Joint Test Action Group (JTAG) โปรเซสเซอร์ซอฟต์คอร์ที่เข้ากันได้กับ JTAG พิน TAP หรือ General Purpose Input/Output (GPIO) สำหรับการดีบัก คอร์ IP นี้อำนวยความสะดวกในการดีบักโปรเซสเซอร์ซอฟต์คอร์สูงสุด 16 ตัวภายในอุปกรณ์เดียว และยังรองรับการดีบักโปรเซสเซอร์บนอุปกรณ์สี่ตัวแยกกันผ่าน GPIO
คุณสมบัติ
คอร์เจTAGDebug มีคุณสมบัติที่สำคัญดังต่อไปนี้:
- ให้ผ้าเข้าถึง JTAG อินเทอร์เฟซผ่าน JTAG TAP
- ให้ผ้าเข้าถึง JTAG เชื่อมต่อผ่านพิน GPIO
- กำหนดค่าการสนับสนุนรหัส IR สำหรับ JTAG การขุดอุโมงค์
- รองรับการเชื่อมโยงหลายอุปกรณ์ผ่าน JTAG TAP
- รองรับการดีบักตัวประมวลผลหลายตัว
- เลื่อนสัญญาณนาฬิกาแยกและรีเซ็ตสัญญาณไปยังทรัพยากรการกำหนดเส้นทางที่มีความเอียงต่ำ
- รองรับการรีเซ็ตเป้าหมายทั้งแบบแอคทีฟต่ำและแอคทีฟสูง
- รองรับ JTAG อินเตอร์เฟซการตรวจสอบความปลอดภัย (UJTAG_SEC) สำหรับอุปกรณ์ PolarFire
เวอร์ชันหลัก
เอกสารนี้ใช้กับ CoreJTAGดีบัก v4.0
ครอบครัวที่สนับสนุน
- โพลาร์ไฟร์®
- RTG4™
- ไอกลู® 2
- สมาร์ทฟิวชั่น® 2
- สมาร์ทฟิวชั่น
- ProASIC3/3E/3L
- อิกลู
- IGLOOe/+
การใช้งานและประสิทธิภาพของอุปกรณ์
ข้อมูลการใช้งานและประสิทธิภาพแสดงอยู่ในตารางต่อไปนี้สำหรับตระกูลอุปกรณ์ที่รองรับ ข้อมูลที่แสดงในตารางนี้เป็นเพียงการบ่งชี้เท่านั้น การใช้งานอุปกรณ์โดยรวมและประสิทธิภาพของคอร์นั้นขึ้นอยู่กับระบบ
ตารางที่ 1. การใช้อุปกรณ์และประสิทธิภาพ
| ตระกูล | ลำดับกระเบื้อง | การรวมกัน | ทั้งหมด | การใช้ประโยชน์ อุปกรณ์ | ทั้งหมด % | ประสิทธิภาพ (MHz) |
| โพลาร์ไฟร์ | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | อาร์ที4จี150 | 0.09 | 50 |
| สมาร์ทฟิวชั่น2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| ไอจีลู2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| สมาร์ทฟิวชั่น | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| อิกลู | 17 | 172 | 3072 | แอฟ125V5 | 6.15 | 69.34 |
| โปรเอสิค3 | 17 | 157 | 13824 | A3P600 | 1.26 | 50 |
บันทึก: ข้อมูลในตารางนี้ได้รับโดยใช้ Verilog RTL พร้อมการตั้งค่าการสังเคราะห์และเลย์เอาต์ทั่วไปในส่วน -1 พารามิเตอร์ระดับบนสุดหรือข้อมูลทั่วไปถูกปล่อยให้เป็นการตั้งค่าเริ่มต้น
คำอธิบายการทำงาน
คอร์เจTAGการดีบักใช้ UJTAG ฮาร์ดมาโครเพื่อให้เข้าถึง JTAG อินเทอร์เฟซจากแฟบริค FPGA ยูเจTAG ฮาร์ดมาโครช่วยอำนวยความสะดวกในการเชื่อมต่อกับเอาต์พุตของตัวควบคุม MSS หรือ ASIC TAP จากแฟบริค เพียงหนึ่งตัวอย่างของ UJTAG อนุญาตให้ใช้มาโครในเนื้อผ้าได้
รูปที่ 1-1 คอร์เจTAGดีบักบล็อกไดอะแกรม
คอร์เจTAGการดีบักประกอบด้วยอินสแตนซ์ของ uj_jtag ตัวควบคุมอุโมงค์ซึ่งใช้ JTAG ตัวควบคุมอุโมงค์เพื่ออำนวยความสะดวก JTAG อุโมงค์ระหว่างโปรแกรมเมอร์ FlashPro และโปรเซสเซอร์ซอฟต์คอร์เป้าหมาย โปรเซสเซอร์ซอฟต์คอร์เชื่อมต่อผ่าน J. ของ FPGA โดยเฉพาะTAG หมุดอินเทอร์เฟซ IR สแกนจาก JTAG อินเทอร์เฟซไม่สามารถเข้าถึงได้ในแฟบริค FPGA ดังนั้น โปรโตคอลทันเนลจึงจำเป็นเพื่ออำนวยความสะดวกในการสแกน IR และ DR ไปยังเป้าหมายการดีบัก ซึ่งรองรับมาตรฐานอุตสาหกรรม JTAG อินเตอร์เฟซ. ตัวควบคุมช่องสัญญาณจะถอดรหัสแพ็กเก็ตช่องสัญญาณที่ถ่ายโอนเป็นการสแกน DR และสร้างผลการสแกน IR หรือ DR ตามเนื้อหาของแพ็กเก็ตช่องสัญญาณและเนื้อหาของรีจิสเตอร์ IR ที่ให้ผ่าน UIREG ตัวควบคุมช่องสัญญาณยังถอดรหัสแพ็กเก็ตช่องสัญญาณ เมื่อเนื้อหาของรีจิสเตอร์ IR ตรงกับรหัส IR
รูปที่ 1-2 โปรโตคอลแพ็กเก็ตอุโมงค์
พารามิเตอร์การกำหนดค่าจัดเตรียมการกำหนดค่าของรหัส IR ที่ใช้โดยตัวควบคุมช่องสัญญาณ เพื่ออำนวยความสะดวกในการแก้จุดบกพร่องของโปรเซสเซอร์ซอฟต์คอร์หลายตัวภายในการออกแบบเดียว จำนวนของตัวควบคุมช่องสัญญาณที่สร้างอินสแตนซ์สามารถกำหนดค่าได้ตั้งแต่ 1-16 โดยระบุ JTAG อินเทอร์เฟซที่เข้ากันได้กับโปรเซสเซอร์เป้าหมายแต่ละตัว โปรเซสเซอร์เป้าหมายเหล่านี้สามารถระบุตำแหน่งได้ผ่านรหัส IR เฉพาะที่ตั้งค่าไว้ ณ เวลาที่สร้างอินสแตนซ์
บัฟเฟอร์ CLKINT หรือ BFR ถูกสร้างอินสแตนซ์บนบรรทัด TGT_TCK ของอินเทอร์เฟซการดีบักตัวประมวลผลเป้าหมายแต่ละตัว
สาย URSTB จาก UJTAG มาโคร (TRSTB) ได้รับการเลื่อนระดับเป็นทรัพยากรส่วนกลางภายใน CoreJTAGดีบัก อินเวอร์เตอร์เสริมวางอยู่บนสาย TGT_TRST ภายใน CoreJTAGดีบักสำหรับการเชื่อมต่อกับเป้าหมายดีบัก ซึ่งคาดว่าจะเชื่อมต่อกับต้นทางที่มีการรีเซ็ตสูงที่ใช้งานอยู่ มีการกำหนดค่าเมื่อสันนิษฐานว่าสัญญาณ TRSTB ขาเข้าจาก JTAG TAP ทำงานต่ำ หากการกำหนดค่านี้ต้องการเป้าหมายการดีบักอย่างน้อยหนึ่งรายการ ทรัพยากรการกำหนดเส้นทางส่วนกลางเพิ่มเติมจะถูกใช้
สาย URSTB จาก UJTAG มาโคร (TRSTB) ได้รับการเลื่อนระดับเป็นทรัพยากรส่วนกลางภายใน CoreJTAGดีบัก อินเวอร์เตอร์เสริมวางอยู่บนสาย TGT_TRST ภายใน CoreJTAGดีบักสำหรับการเชื่อมต่อกับเป้าหมายดีบัก ซึ่งคาดว่าจะเชื่อมต่อกับต้นทางที่มีการรีเซ็ตสูงที่ใช้งานอยู่ มีการกำหนดค่าเมื่อสันนิษฐานว่าสัญญาณ TRSTB ขาเข้าจาก JTAG TAP ทำงานต่ำ TGT_TRSTN เป็นเอาต์พุตต่ำที่ใช้งานดีฟอลต์สำหรับเป้าหมายการดีบัก หากการกำหนดค่านี้ต้องการเป้าหมายการดีบักอย่างน้อยหนึ่งรายการ ทรัพยากรการกำหนดเส้นทางส่วนกลางเพิ่มเติมจะถูกใช้
รูปที่ 1-3 คอร์เจTAGแก้ไขข้อบกพร่องของข้อมูลอนุกรมและการตอกบัตร
การผูกมัดอุปกรณ์
โปรดดูคู่มือผู้ใช้การเขียนโปรแกรม FPGA สำหรับบอร์ดพัฒนาหรือตระกูลเฉพาะ คณะกรรมการพัฒนาแต่ละแห่งอาจทำงานในระดับที่แตกต่างกันtages และคุณอาจเลือกที่จะยืนยันว่าเป็นไปได้หรือไม่กับแพลตฟอร์มการพัฒนาของพวกเขา นอกจากนี้ หากคุณใช้บอร์ดพัฒนาหลายบอร์ด ตรวจสอบให้แน่ใจว่าบอร์ดเหล่านั้นมีจุดร่วมเดียวกัน
ผ่านส่วนหัวของ FlashPro
เพื่อรองรับการเชื่อมโยงอุปกรณ์หลายเครื่องในแฟบริคโดยใช้ส่วนหัว FlashPro uj_j หลายอินสแตนซ์tag จำเป็นต้องใช้ คอร์เวอร์ชันนี้ให้การเข้าถึงสูงสุด 16 คอร์โดยไม่จำเป็นต้องสร้างอินสแตนซ์ uj_j ด้วยตนเองtag. แต่ละคอร์มีรหัส IR เฉพาะ (ตั้งแต่ 0x55 ถึง 0x64) ที่จะให้การเข้าถึงคอร์เฉพาะที่ตรงกับรหัส ID
รูปที่ 1-4 โปรเซสเซอร์หลายตัวในอุปกรณ์เดียว อุปกรณ์เดียว
การใช้ CoreJTAGแก้ไขจุดบกพร่องในอุปกรณ์หลายเครื่อง โดยหนึ่งในอุปกรณ์นั้นจำเป็นต้องเป็นอุปกรณ์หลัก อุปกรณ์นี้มี CoreJTAGแกนดีบัก จากนั้นเชื่อมต่อโปรเซสเซอร์แต่ละตัวดังนี้:
รูปที่ 1-5 โปรเซสเซอร์หลายตัวในสองอุปกรณ์
ในการดีบักคอร์บนบอร์ดอื่น JTAG สัญญาณจาก CoreJTAGดีบักได้รับการเลื่อนขั้นเป็นพินระดับบนสุดใน SmartDesign สิ่งเหล่านี้เชื่อมต่อกับ JTAG สัญญาณโดยตรงบนโปรเซสเซอร์
บันทึก: เอ คอร์เจTAGDebug ในการออกแบบบอร์ดที่สองเป็นทางเลือก โปรดทราบว่า UJ_JTAG มาโครและส่วนหัว FlashPro ไม่ได้ใช้ในการออกแบบบอร์ดที่สอง
หากต้องการเลือกตัวประมวลผลสำหรับการดีบักใน SoftConsole ให้คลิกการกำหนดค่าการดีบัก แล้วคลิกแท็บ ดีบักเกอร์
คำสั่งที่แสดงในภาพต่อไปนี้ถูกดำเนินการ
รูปที่ 1-6 การกำหนดค่าดีบักเกอร์ UJ_JTAG_IRCODE
UJ_JTAG_IRCODE สามารถเปลี่ยนแปลงได้ ขึ้นอยู่กับโปรเซสเซอร์ที่คุณกำลังดีบัก สำหรับอดีตample: เพื่อดีบักโปรเซสเซอร์ในอุปกรณ์ 0, UJ_JTAG_IRCODE สามารถตั้งค่าเป็น 0x55 หรือ 0x56
ผ่าน GPIO
ในการดีบักผ่าน GPIO พารามิเตอร์ UJTAG _BYPASS ถูกเลือก หนึ่งและสี่คอร์สามารถดีบั๊กเหนือส่วนหัวหรือพิน GPIO หากต้องการเรียกใช้เซสชันการแก้ไขจุดบกพร่องโดยใช้ GPIO จาก SoftConsole v5.3 หรือสูงกว่า จะต้องตั้งค่า Debug Configuration ดังนี้:
รูปที่ 1-7 การกำหนดค่าดีบักเกอร์ GPIO
บันทึก: หากคุณกำลังดีบักผ่าน GPIO คุณจะไม่สามารถดีบักโปรเซสเซอร์พร้อมกันผ่าน FlashPro Header หรือ Embedded FlashPro5 บนบอร์ดพัฒนาได้ สำหรับอดีตample: FlashPro Header หรือ Embedded FlashPro5 พร้อมใช้งานเพื่ออำนวยความสะดวกในการแก้ไขจุดบกพร่องโดยใช้ Identify หรือ SmartDebug
รูปที่ 1-8 การดีบักผ่าน GPIO Pins
การโยงอุปกรณ์ผ่าน GPIO Pins
เพื่อรองรับการเชื่อมโยงอุปกรณ์หลายเครื่องผ่าน GPIO UJTAGต้องเลือกพารามิเตอร์ _BYPASS จากนั้นสัญญาณ TCK, TMS และ TRSTb สามารถเลื่อนระดับเป็นพอร์ตระดับบนสุดได้ ตัวประมวลผลเป้าหมายทั้งหมดมี TCK, TMS และ TRSTb สิ่งเหล่านี้ไม่ได้แสดงไว้ด้านล่าง
รูปที่ 1-9 การผูกมัดอุปกรณ์ผ่าน GPIO Pins
ในเจพื้นฐานTAG TDO ของโปรเซสเซอร์เชื่อมต่อกับ TDI ของโปรเซสเซอร์อื่น และจะดำเนินต่อไปจนกว่าโปรเซสเซอร์ทั้งหมดจะถูกเชื่อมโยงในลักษณะนี้ TDI ของโปรเซสเซอร์ตัวแรกและ TDO ของโปรเซสเซอร์ตัวสุดท้ายเชื่อมต่อกับ JTAG โปรแกรมเมอร์ผูกมัดโปรเซสเซอร์ทั้งหมด เจTAG สัญญาณจากโปรเซสเซอร์จะถูกส่งไปยัง CoreJTAGแก้ไขจุดบกพร่องที่สามารถล่ามโซ่ได้ หากการเชื่อมโยงระหว่างอุปกรณ์หลายเครื่องเสร็จสิ้น อุปกรณ์ที่มี CoreJTAGDebug กลายเป็นอุปกรณ์หลัก
ในสถานการณ์การดีบัก GPIO ซึ่งไม่ได้จัดสรรรหัส IR ให้กับโปรเซสเซอร์แต่ละตัว จะใช้สคริปต์ OpenOCD ที่แก้ไขแล้วเพื่อเลือกว่าอุปกรณ์ใดจะถูกดีบั๊ก สคริปต์ OpenOCD ได้รับการแก้ไขเพื่อเลือกอุปกรณ์ที่ถูกดีบั๊ก สำหรับการออกแบบ Mi-V file อยู่ในตำแหน่งการติดตั้ง SoftConsole ใต้ openocd/scripts/board/ microsemi-riscv.cfg สำหรับโปรเซสเซอร์อื่นๆ นั้น fileพบ s ในตำแหน่ง openocd เดียวกัน
บันทึก: จำเป็นต้องอัปเดตตัวเลือกการกำหนดค่าการแก้ไขจุดบกพร่องด้วยเช่นกัน หาก file ถูกเปลี่ยนชื่อ
รูปที่ 1-10 แก้ไขข้อบกพร่องการกำหนดค่า
เปิดชื่อผู้ใช้-riscv-gpio-chain.cfg ต่อไปนี้คืออดีตampสิ่งที่ต้องดู:
รูปที่ 1-11 การกำหนดค่า MIV File
การตั้งค่าต่อไปนี้ใช้ได้กับการดีบักอุปกรณ์เดียวผ่าน GPIO สำหรับการดีบักเชน จำเป็นต้องเพิ่มคำสั่งเพิ่มเติม เพื่อให้อุปกรณ์ที่ไม่ได้ดีบั๊กอยู่ในโหมดบายพาส
สำหรับโปรเซสเซอร์สองตัวในสายโซ่ sampคำสั่ง le ถูกดำเนินการ:
ซึ่งช่วยให้สามารถดีบัก Target softcore Processor 1 ได้โดยการกำหนดให้ Target softcore Processor 0 เข้าสู่โหมดบายพาส ในการดีบัก Target softcore Processor 0 ให้ใช้คำสั่งต่อไปนี้:
บันทึก: ข้อแตกต่างเพียงอย่างเดียวระหว่างการกำหนดค่าทั้งสองนี้คือแหล่งที่มาซึ่งเรียกการกำหนดค่า Microsemi RISCV file (microsemi-riscv.cfg) อย่างใดอย่างหนึ่งมาก่อน เมื่อแก้ไขข้อบกพร่อง Target softcore Processor 0 หรือเป็นอย่างที่สอง เมื่อแก้ไขข้อบกพร่อง Target Softcore Processor 1 สำหรับอุปกรณ์มากกว่าสองเครื่องในเครือข่าย j เพิ่มเติมtag เพิ่มการแตะใหม่ สำหรับอดีตample หากมีโปรเซสเซอร์สามตัวในสายโซ่ คำสั่งต่อไปนี้จะถูกใช้:
รูปที่ 1-12 อดีตampระบบดีบัก
อินเทอร์เฟซ
ส่วนต่อไปนี้จะกล่าวถึงข้อมูลที่เกี่ยวข้องกับอินเตอร์เฟส
พารามิเตอร์การกำหนดค่า
ตัวเลือกการกำหนดค่าสำหรับ CoreJTAGดีบักอธิบายไว้ในตารางต่อไปนี้ หากจำเป็นต้องมีการกำหนดค่าอื่นที่ไม่ใช่ค่าเริ่มต้น ให้ใช้กล่องโต้ตอบการกำหนดค่าใน SmartDesign เพื่อเลือกค่าที่เหมาะสมสำหรับตัวเลือกการกำหนดค่า
ตารางที่ 2-1 คอร์เจTAGตัวเลือกการกำหนดค่าดีบัก
| ชื่อ | ช่วงที่ถูกต้อง | ค่าเริ่มต้น | คำอธิบาย |
| NUM_DEBUG_TGTS | 1-16 | 1 | จำนวนของเป้าหมายการดีบักที่พร้อมใช้งานผ่าน FlashPro (UJTAG_DEBUG = 0) คือ 1-16 จำนวนของเป้าหมายการแก้ไขจุดบกพร่องที่มีอยู่ผ่าน GPIO (UJTAG_DEBUG = 1) คือ 1-4 |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR Code หนึ่งรายการต่อเป้าหมายการดีบัก ค่าที่ระบุต้องไม่ซ้ำกับเป้าหมายการแก้ไขข้อบกพร่องนี้ ตัวควบคุมช่องสัญญาณที่เชื่อมโยงกับอินเทอร์เฟซเป้าหมายดีบักนี้จะขับเคลื่อน TDO และขับเคลื่อนอินเทอร์เฟซดีบักเป้าหมายเท่านั้น เมื่อเนื้อหาของรีจิสเตอร์ IR ตรงกับรหัส IR นี้ |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: เอาต์พุต TGT_TRSTN_x เชื่อมต่อกับรูปแบบส่วนกลางของเอาต์พุต URSTB ที่ใช้งานต่ำของ UJTAG macro.1: เอาต์พุต TGT_TRST เชื่อมต่อภายในกับรูปแบบกลับด้านส่วนกลางของเอาต์พุต URSTB ที่ใช้งานต่ำของ UJTAG มาโคร ทรัพยากรการกำหนดเส้นทางส่วนกลางเพิ่มเติมจะถูกใช้หากตั้งค่าพารามิเตอร์นี้เป็น 1 สำหรับเป้าหมายการแก้ไขจุดบกพร่องใดๆ |
| UJTAG_บายพาส | 0-1 | 0 | 0: GPIO Debug ถูกปิดใช้งาน, Debug พร้อมใช้งานผ่าน FlashPro Header หรือ Embedded FlashPro5.1: GPIO Debug ถูกเปิดใช้งาน, Debug พร้อมใช้งานผ่านพิน GPIO ที่ผู้ใช้เลือกไว้บนบอร์ดบันทึก: เมื่อการดีบักเสร็จสิ้นผ่าน GPIO คำสั่งดีบักต่อไปนี้จะถูกดำเนินการในตัวเลือกการดีบักของ SoftConsole: “—คำสั่ง “set FPGA_TAP N”“ |
| UJTAG_SEC_TH | 0-1 | 0 | 0: ยูเจTAG เลือกมาโครถ้า UJTAG_บายพาส = 0. 1: UJTAGแมโคร _SEC ถูกเลือกถ้า UJTAG_บายพาส= 0บันทึก: พารามิเตอร์นี้ใช้กับ PolarFire เท่านั้น นั่นคือ ครอบครัว = 26 |
คำอธิบายสัญญาณ
ตารางต่อไปนี้แสดงคำอธิบายสัญญาณสำหรับ CoreJTAGแก้ไขจุดบกพร่อง
ตารางที่ 2-2. คอร์เจTAGดีบักสัญญาณ I/O
| ชื่อ | ช่วงที่ถูกต้อง | ค่าเริ่มต้น | คำอธิบาย |
| NUM_DEBUG_TGTS | 1-16 | 1 | จำนวนของเป้าหมายการดีบักที่พร้อมใช้งานผ่าน FlashPro (UJTAG_DEBUG = 0) คือ 1-16 จำนวนของเป้าหมายการแก้ไขจุดบกพร่องที่มีอยู่ผ่าน GPIO (UJTAG_DEBUG = 1) คือ 1-4 |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR Code หนึ่งรายการต่อเป้าหมายการดีบัก ค่าที่ระบุต้องไม่ซ้ำกับเป้าหมายการแก้ไขข้อบกพร่องนี้ ตัวควบคุมช่องสัญญาณที่เชื่อมโยงกับอินเทอร์เฟซเป้าหมายดีบักนี้จะขับเคลื่อน TDO และขับเคลื่อนอินเทอร์เฟซดีบักเป้าหมายเท่านั้น เมื่อเนื้อหาของรีจิสเตอร์ IR ตรงกับรหัส IR นี้ |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: เอาต์พุต TGT_TRSTN_x เชื่อมต่อกับรูปแบบส่วนกลางของเอาต์พุต URSTB ที่ใช้งานต่ำของ UJTAG macro.1: เอาต์พุต TGT_TRST เชื่อมต่อภายในกับรูปแบบกลับด้านส่วนกลางของเอาต์พุต URSTB ที่ใช้งานต่ำของ UJTAG มาโคร ทรัพยากรการกำหนดเส้นทางส่วนกลางเพิ่มเติมจะถูกใช้หากตั้งค่าพารามิเตอร์นี้เป็น 1 สำหรับเป้าหมายการแก้ไขจุดบกพร่องใดๆ |
| UJTAG_บายพาส | 0-1 | 0 | 0: GPIO Debug ถูกปิดใช้งาน, Debug พร้อมใช้งานผ่าน FlashPro Header หรือ Embedded FlashPro5.1: GPIO Debug ถูกเปิดใช้งาน, Debug พร้อมใช้งานผ่านพิน GPIO ที่ผู้ใช้เลือกไว้บนบอร์ดบันทึก: เมื่อการดีบักเสร็จสิ้นผ่าน GPIO คำสั่งดีบักต่อไปนี้จะถูกดำเนินการในตัวเลือกการดีบักของ SoftConsole: “—คำสั่ง “set FPGA_TAP N”“ |
| UJTAG_SEC_TH | 0-1 | 0 | 0: ยูเจTAG เลือกมาโครถ้า UJTAG_บายพาส = 0. 1: UJTAGแมโคร _SEC ถูกเลือกถ้า UJTAG_บายพาส= 0บันทึก: พารามิเตอร์นี้ใช้กับ PolarFire เท่านั้น นั่นคือ ครอบครัว = 26 |
หมายเหตุ:
- สัญญาณทั้งหมดใน JTAG รายการพอร์ต TAP ด้านบนต้องเลื่อนระดับเป็นพอร์ตระดับบนสุดใน SmartDesign
- พอร์ต SEC ใช้ได้เฉพาะเมื่อ UJTAG_SEC_EN เปิดใช้งานผ่าน CoreJTAGGUI การกำหนดค่าของ Debug
- ใช้ความระมัดระวังเป็นพิเศษเมื่อเชื่อมต่ออินพุต EN_SEC หาก EN_SEC เลื่อนระดับเป็นพอร์ตระดับบนสุด (พินอินพุตของอุปกรณ์) คุณต้องเข้าถึงสถานะ Configure I/O ระหว่าง JTAG ส่วนการเขียนโปรแกรมของการออกแบบโปรแกรมในโฟลว์ Libero และตรวจสอบให้แน่ใจว่าสถานะ I/0 (เอาต์พุตเท่านั้น) สำหรับพอร์ต EN_SEC ถูกตั้งค่าเป็น 1
ลงทะเบียนแผนที่และคำอธิบาย
ไม่มีการลงทะเบียนสำหรับ CoreJTAGแก้ไขจุดบกพร่อง
การไหลของเครื่องมือ
ส่วนต่อไปนี้จะกล่าวถึงข้อมูลเกี่ยวกับการไหลของเครื่องมือ
ใบอนุญาต
ไม่จำเป็นต้องมีใบอนุญาตเพื่อใช้ IP Core นี้กับ Libero SoC
อาร์ทีแอล
รหัส RTL ที่สมบูรณ์มีให้สำหรับคอร์และชุดทดสอบ ช่วยให้คอร์สามารถสร้างอินสแตนซ์ด้วย SmartDesign การจำลอง การสังเคราะห์ และเค้าโครงสามารถทำได้ภายใน Libero SoC
สมาร์ทดีไซน์
อดีตample ยกตัวอย่าง view ของ CoreJTAGDebug แสดงในรูปต่อไปนี้ สำหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้ SmartDesign เพื่อสร้างอินสแตนซ์และสร้างแกน โปรดดูที่คู่มือผู้ใช้ DirectCore ใน Libero® SoC
รูปที่ 4-1 SmartDesign CoreJTAGดีบักอินสแตนซ์ View ใช้เจTAG ส่วนหัว
รูปที่ 4-2 SmartDesign CoreJTAGดีบักอินสแตนซ์โดยใช้ GPIO Pins
การกำหนดค่า CoreJTAGแก้ไขจุดบกพร่องใน SmartDesign
แกนหลักได้รับการกำหนดค่าโดยใช้ GUI การกำหนดค่าใน SmartDesign อดีตample ของ GUI จะแสดงในรูปต่อไปนี้
รูปที่ 4-3 การกำหนดค่า CoreJTAGแก้ไขจุดบกพร่องใน SmartDesign
สำหรับ PolarFire, UJTAG_SEC เลือก UJTAGแมโคร _SEC แทน UJTAG มาโครเมื่อ UJTAG_BYPASS ถูกปิดใช้งาน มันถูกละเว้นสำหรับครอบครัวอื่น ๆ ทั้งหมด
จำนวนเป้าหมายการแก้ไขข้อบกพร่องสามารถกำหนดค่าได้สูงสุด 16 เป้าหมายการแก้ไขข้อบกพร่องด้วย UJTAG_BYPASS ปิดใช้งานและเป้าหมายการดีบักสูงสุด 4 รายการพร้อม UJTAGเปิดใช้งาน _BYPASS
UJTAG_BYPASS เลือกการดีบักผ่าน UJTAG และส่วนหัวของ FlashPro และการดีบักผ่านพิน GPIO
รหัสเป้าหมาย # IR คือรหัส JTAG รหัส IR ให้กับเป้าหมายการดีบัก ต้องเป็นค่าที่ไม่ซ้ำกันภายในช่วงที่ระบุใน ตารางที่ 2-1.
กระแสการจำลอง
ผู้ใช้ทดสอบมาพร้อมกับ CoreJTAGดีบัก ในการเรียกใช้การจำลอง:
- เลือกลำดับขั้นตอนการทดสอบของผู้ใช้ภายใน SmartDesign
- คลิกบันทึกและสร้างในบานหน้าต่างสร้าง เลือก user testbench จาก Core Configuration GUI
เมื่อ SmartDesign สร้างโครงการ Libero จะติดตั้งชุดทดสอบผู้ใช้ fileส. ในการรัน user testbench:
- ตั้งค่ารูทการออกแบบเป็น CoreJTAGดีบักการสร้างอินสแตนซ์ในบานหน้าต่างลำดับชั้นการออกแบบ Libero
- คลิก ยืนยันการออกแบบก่อนสังเคราะห์ > จำลอง ในหน้าต่าง Libero Design Flow สิ่งนี้จะเริ่มต้น ModelSim และรันการจำลองโดยอัตโนมัติ
การสังเคราะห์ใน Libero
ในการเรียกใช้การสังเคราะห์:
- คลิกไอคอน Synthesize ในหน้าต่าง Libero SoC Design Flow เพื่อสังเคราะห์คอร์ หรือคลิกขวาที่ตัวเลือก Synthesize ในหน้าต่าง Design Flow แล้วเลือก Open Interactively หน้าต่างการสังเคราะห์แสดงโปรเจ็กต์ Synplify®
- คลิกไอคอนเรียกใช้
บันทึก: สำหรับ RTG4 มีการเตือนการลดเหตุการณ์ชั่วคราว (SET) ซึ่งสามารถละเว้นได้เนื่องจาก IP นี้ใช้เพื่อวัตถุประสงค์ในการพัฒนาเท่านั้นและจะไม่ใช้ในสภาพแวดล้อมที่มีการแผ่รังสี
สถานที่และเส้นทางใน Libero
เมื่อการสังเคราะห์เสร็จสิ้น ให้คลิกที่ไอคอน Place and Route ใน Libero SoC เพื่อเริ่มกระบวนการจัดวาง
การเขียนโปรแกรมอุปกรณ์
หากใช้คุณสมบัติ UJAG_SEC และ EN_SEC เลื่อนระดับเป็นพอร์ตระดับบนสุด (พินอินพุตอุปกรณ์) คุณต้องเข้าถึงสถานะ Configure I/O ระหว่าง JTAG ส่วนการเขียนโปรแกรมของการออกแบบโปรแกรมในโฟลว์ Libero และตรวจสอบให้แน่ใจว่าสถานะ I/0 (เอาต์พุตเท่านั้น) สำหรับพอร์ต EN_SEC ถูกตั้งค่าเป็น 1
การกำหนดค่านี้จำเป็นเพื่อรักษาการเข้าถึง JTAG พอร์ตสำหรับการตั้งโปรแกรมใหม่ของอุปกรณ์ เนื่องจากค่า Boundary Scan Register (BSR) ที่กำหนดไว้จะแทนที่ระดับลอจิกภายนอกใดๆ บน EN_SEC ในระหว่างการตั้งโปรแกรมใหม่
การรวมระบบ
ส่วนต่อไปนี้จะกล่าวถึงข้อมูลที่เกี่ยวข้องกับการรวมระบบ
การออกแบบระดับระบบสำหรับ IGLOO2/RTG4
รูปต่อไปนี้แสดงข้อกำหนดการออกแบบเพื่อดำเนินการ JTAG การดีบักของโปรเซสเซอร์ซอฟต์คอร์ซึ่งอยู่ในแฟบริคจาก SoftConsole ถึง JTAG อินเทอร์เฟซสำหรับอุปกรณ์ IGLOO2 และ RTG4
รูปที่ 5-1 RTG4/IGLOO2 เจTAG การออกแบบดีบัก
การออกแบบระดับระบบสำหรับ SmartFusion2
รูปต่อไปนี้แสดงข้อกำหนดการออกแบบเพื่อดำเนินการ JTAG การดีบักโปรเซสเซอร์ซอฟต์คอร์ซึ่งอยู่ในแฟบริคจาก SoftConsole ถึง JTAG อินเทอร์เฟซสำหรับอุปกรณ์ SmartFusion2
รูปที่ 5-2 สมาร์ทฟิวชั่น2 เจTAG การออกแบบดีบัก
UJTAG_วินาที
สำหรับอุปกรณ์ตระกูล PolarFire รุ่นนี้จะอนุญาตให้ผู้ใช้เลือกระหว่าง UJTAG และยูเจTAG_ก.ท.จTAGพารามิเตอร์ _SEC_EN ใน GUI จะถูกใช้เพื่อเลือกพารามิเตอร์ที่ต้องการ
รูปภาพต่อไปนี้แสดงไดอะแกรมอย่างง่ายที่แสดงถึงอินเทอร์เฟซทางกายภาพของ UJTAG/ยูเจTAG_SEC ในโพลาร์ไฟร์
รูปที่ 5-3 โพลาร์ไฟร์ UJTAG_SEC มาโคร
ข้อจำกัดในการออกแบบ
การออกแบบด้วย CoreJTAGการแก้ไขจุดบกพร่องต้องการให้แอปพลิเคชันปฏิบัติตามข้อจำกัดในขั้นตอนการออกแบบ เพื่ออนุญาตให้ใช้การวิเคราะห์เวลาบนโดเมนสัญญาณนาฬิกา TCK
ในการเพิ่มข้อจำกัด:
- หากใช้โฟลว์ข้อจำกัดขั้นสูงใน Libero v11.7 หรือสูงกว่า ให้ดับเบิลคลิกข้อจำกัด > จัดการข้อจำกัดในหน้าต่าง DesignFlow แล้วคลิกแท็บเวลา
- ในแท็บ Timing ของหน้าต่าง Constraint Manager ให้คลิก New เพื่อสร้าง SDC ใหม่ fileและตั้งชื่อว่า file. ข้อจำกัดการออกแบบรวมถึงข้อจำกัดแหล่งสัญญาณนาฬิกาที่สามารถป้อนใน SDC เปล่านี้ file.
- ถ้าใช้ Classic Constraint Flow ใน Libero v11.7 หรือสูงกว่า ให้คลิกขวาที่ Create Constraints > Timing Constraint ในหน้าต่าง Design Flow แล้วคลิก Create New Constraint มันสร้าง SDC ใหม่ file. ข้อจำกัดการออกแบบรวมถึงข้อจำกัดแหล่งสัญญาณนาฬิกา ซึ่งป้อนใน SDC เปล่านี้ file.
- คำนวณงวด TCK และครึ่งงวด TCK ถูกตั้งค่าเป็น 6 MHz เมื่อการดีบักเสร็จสิ้นด้วย FlashPro และตั้งค่าเป็นความถี่สูงสุด 30 MHz เมื่อการดีบักรองรับโดย FlashPro5 หลังจากที่คุณทำขั้นตอนนี้เสร็จแล้ว ให้ป้อนข้อจำกัดต่อไปนี้ใน SDC file:
create_clock - ชื่อ { TCK } \- ระยะเวลา TCK_PERIOD \
- รูปคลื่น { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] เช่นample ข้อจำกัดต่อไปนี้ใช้กับการออกแบบที่ใช้ความถี่ TCK 6 MHz
create_clock - ชื่อ { TCK } \ - งวด 166.67 \
- รูปคลื่น { 0 83.33 } \ [ get_ports { TCK } ]
- เชื่อมโยงข้อ จำกัด ทั้งหมด fileด้วยการสังเคราะห์ สถานที่และเส้นทาง และการตรวจสอบเวลาtagใน ผู้จัดการข้อจำกัด > แท็บเวลา เสร็จสิ้นโดยการเลือกกล่องกาเครื่องหมายที่เกี่ยวข้องสำหรับ SDC fileที่มีการป้อนข้อจำกัดเข้ามา
ประวัติการแก้ไข
| ชื่อพอร์ต | ความกว้าง | ทิศทาง | คำอธิบาย |
| JTAG พอร์ต TAP | |||
| ทีดีไอ | 1 | ป้อนข้อมูล | ทดสอบข้อมูลใน การป้อนข้อมูลแบบอนุกรมจาก TAP |
| ทีซีเค | 1 | ป้อนข้อมูล | ทดสอบนาฬิกา แหล่งสัญญาณนาฬิกาไปยังองค์ประกอบตามลำดับทั้งหมดภายใน CoreJTAGแก้ไขจุดบกพร่อง |
| ทีเอ็มเอส | 1 | ป้อนข้อมูล | เลือกโหมดการทดสอบ |
| TDO | 1 | เอาท์พุต | ทดสอบข้อมูลออก เอาต์พุตข้อมูลแบบอนุกรมไปยัง TAP |
| TRSTB | 1 | ป้อนข้อมูล | ทดสอบการรีเซ็ต อินพุตรีเซ็ตต่ำที่ใช้งานอยู่จาก TAP |
| JTAG พอร์ต X เป้าหมาย | |||
| TGT_TDO_x | 1 | ป้อนข้อมูล | ทดสอบข้อมูลจาก debug target x ไปยัง TAP เชื่อมต่อกับพอร์ต TDO เป้าหมาย |
| TGT_TCK_x | 1 | เอาท์พุต | ทดสอบสัญญาณนาฬิกาเพื่อดีบักเป้าหมาย x TCK ได้รับการเลื่อนระดับเป็น global, low skew net ภายใน CoreJTAGแก้ไขจุดบกพร่อง |
| TGT_TRST_x | 1 | เอาท์พุต | รีเซ็ตการทดสอบที่ใช้งานสูง ใช้เฉพาะเมื่อ TGT_ACTIVE_HIGH_RESET_x =1 |
| TGT_TRSTN_x | 1 | เอาท์พุต | รีเซ็ตการทดสอบ Active-Low ใช้เฉพาะเมื่อ TGT_ACTIVE_HIGH_RESET_x =0 |
| TGT_TMS_x | 1 | เอาท์พุต | โหมดทดสอบ เลือกเอาต์พุตเพื่อดีบักเป้าหมาย x |
| TGT_TDI_x | 1 | เอาท์พุต | ทดสอบข้อมูลใน อินพุตข้อมูลอนุกรมจากเป้าหมายการดีบัก x |
| UJTAG_บายพาส_TCK_x | 1 | ป้อนข้อมูล | ทดสอบอินพุตนาฬิกาเพื่อดีบักเป้าหมาย x จากพิน GPIO |
| UJTAG_BYPASS_TMS_x | 1 | ป้อนข้อมูล | โหมดทดสอบ เลือกเพื่อดีบักเป้าหมาย x จากพิน GPIO |
| UJTAG_บายพาส_TDI_x | 1 | ป้อนข้อมูล | ทดสอบ Data In, Serial data เพื่อ debug เป้าหมาย x จาก GPIO pin |
| UJTAG_บายพาส_TRSTB_x | 1 | ป้อนข้อมูล | ทดสอบการรีเซ็ต รีเซ็ตอินพุตเพื่อดีบักเป้าหมาย x จากพิน GPIO |
| UJTAG_บายพาส_TDO_x | 1 | เอาท์พุต | ทดสอบ Data Out, Serial data จาก debug target x จาก GPIO pin |
| พอร์ต ก.ล.ต | |||
| TH_SEC | 1 | ป้อนข้อมูล | เปิดใช้งานการรักษาความปลอดภัย เปิดใช้งานการออกแบบของผู้ใช้เพื่อแทนที่อินพุต TDI และ TRSTB ภายนอกไปยัง TAPคำเตือน: ใช้ความระมัดระวังเป็นพิเศษเมื่อเชื่อมต่อพอร์ตนี้ ดูหมายเหตุด้านล่างและการเขียนโปรแกรมอุปกรณ์สำหรับรายละเอียดเพิ่มเติม |
| TDI_SEC | 1 | ป้อนข้อมูล | การแทนที่ความปลอดภัย TDI แทนที่อินพุต TDI ภายนอกไปยัง TAP เมื่อ EN_SEC เป็น HIGH |
| TRSTB_SEC | 1 | ป้อนข้อมูล | การแทนที่ความปลอดภัย TRSTB แทนที่อินพุต TRSTB ภายนอกไปยัง TAP เมื่อ SEC_EN เป็น HIGH |
| UTRSTB | 1 | เอาท์พุต | ทดสอบการรีเซ็ตจอภาพ |
| ยูทีเอ็มเอส | 1 | เอาท์พุต | โหมดการทดสอบ เลือกจอภาพ |
ไมโครชิป Webเว็บไซต์
Microchip ให้การสนับสนุนออนไลน์ผ่านของเรา webไซต์ที่ www.ไมโครชิป.คอม/. นี้ webเว็บไซต์นี้ใช้ในการทำ fileและข้อมูลที่ลูกค้าเข้าถึงได้ง่าย เนื้อหาบางส่วนที่เข้าถึงได้ ได้แก่:
- การสนับสนุนผลิตภัณฑ์ – แผ่นข้อมูลและข้อผิดพลาด บันทึกการใช้งาน และ sampโปรแกรม ทรัพยากรการออกแบบ คู่มือผู้ใช้ และเอกสารสนับสนุนฮาร์ดแวร์ ซอฟต์แวร์รุ่นล่าสุด และซอฟต์แวร์ที่เก็บถาวร
- ฝ่ายสนับสนุนด้านเทคนิคทั่วไป – คำถามที่พบบ่อย (FAQ) คำขอรับการสนับสนุนทางเทคนิค กลุ่มสนทนาออนไลน์ รายชื่อสมาชิกโปรแกรมพันธมิตรด้านการออกแบบของไมโครชิพ
- ธุรกิจไมโครชิป – คู่มือการเลือกผลิตภัณฑ์และการสั่งซื้อ ข่าวประชาสัมพันธ์ล่าสุดของไมโครชิป รายชื่องานสัมมนาและกิจกรรมต่างๆ รายชื่อสำนักงานขายไมโครชิพ ผู้จัดจำหน่ายและตัวแทนโรงงาน
บริการแจ้งการเปลี่ยนแปลงผลิตภัณฑ์
บริการแจ้งเตือนการเปลี่ยนแปลงผลิตภัณฑ์ของไมโครชิปช่วยให้ลูกค้าทราบถึงผลิตภัณฑ์ของไมโครชิปในปัจจุบัน สมาชิกจะได้รับการแจ้งเตือนทางอีเมลทุกครั้งที่มีการเปลี่ยนแปลง อัปเดต การแก้ไข หรือข้อผิดพลาดที่เกี่ยวข้องกับตระกูลผลิตภัณฑ์ที่ระบุหรือเครื่องมือการพัฒนาที่สนใจ
หากต้องการลงทะเบียนให้ไปที่ www.ไมโครชิป.คอม/pcn และทำตามคำแนะนำในการลงทะเบียนฝ่ายสนับสนุนลูกค้า ผู้ใช้ผลิตภัณฑ์ Microchip สามารถรับความช่วยเหลือได้ผ่านช่องทางต่างๆ:
- ตัวแทนจำหน่ายหรือตัวแทน
- สำนักงานขายในพื้นที่
- Embedded Solutions Engineer (ESE) ฝ่ายสนับสนุนด้านเทคนิค ลูกค้าควรติดต่อผู้จัดจำหน่าย ตัวแทน หรือ ESE เพื่อขอรับการสนับสนุน สำนักงานขายในพื้นที่พร้อมให้ความช่วยเหลือลูกค้า รายชื่อสำนักงานขายและสถานที่รวมอยู่ในเอกสารนี้
การสนับสนุนด้านเทคนิคพร้อมให้บริการผ่าน webเว็บไซต์อยู่ที่: www.microchip.com/support
คุณสมบัติการป้องกันรหัสอุปกรณ์ไมโครชิป
สังเกตรายละเอียดต่อไปนี้ของคุณสมบัติการป้องกันโค้ดบนอุปกรณ์ Microchip:
- ผลิตภัณฑ์ Microchip ตรงตามข้อกำหนดที่ระบุไว้ในแผ่นข้อมูล Microchip เฉพาะของตน
- ไมโครชิปเชื่อว่ากลุ่มผลิตภัณฑ์ของบริษัทมีความปลอดภัยเมื่อใช้ในลักษณะที่กำหนดและภายใต้สภาวะปกติ
- มีการใช้วิธีการที่ไม่สุจริตและอาจผิดกฎหมายในความพยายามที่จะละเมิดคุณสมบัติการป้องกันรหัสของอุปกรณ์ไมโครชิพ เราเชื่อว่าวิธีการเหล่านี้จำเป็นต้องใช้ผลิตภัณฑ์ของไมโครชิปในลักษณะที่นอกเหนือไปจากข้อกำหนดการใช้งานที่มีอยู่ในเอกสารข้อมูลของไมโครชิป ความพยายามที่จะละเมิดคุณสมบัติการป้องกันรหัสเหล่านี้ มักจะไม่สามารถทำได้หากไม่ละเมิดสิทธิ์ในทรัพย์สินทางปัญญาของไมโครชิป
- ไมโครชิปยินดีที่จะทำงานร่วมกับลูกค้าทุกรายที่กังวลเกี่ยวกับความสมบูรณ์ของโค้ด
- ทั้งไมโครชิปและผู้ผลิตเซมิคอนดักเตอร์รายอื่นไม่สามารถรับประกันความปลอดภัยของรหัสได้ การป้องกันรหัสไม่ได้หมายความว่าเรารับประกันว่าผลิตภัณฑ์นั้น “ไม่แตกหัก” การป้องกันรหัสมีการพัฒนาอย่างต่อเนื่อง พวกเราที่ไมโครชิปมุ่งมั่นที่จะปรับปรุงคุณสมบัติการป้องกันรหัสของผลิตภัณฑ์ของเราอย่างต่อเนื่อง ความพยายามที่จะทำลายคุณสมบัติการป้องกันรหัสของ Microchip อาจเป็นการละเมิด Digital Millennium Copyright Act หากการกระทำดังกล่าวอนุญาตให้มีการเข้าถึงซอฟต์แวร์หรืองานที่มีลิขสิทธิ์อื่น ๆ ของคุณโดยไม่ได้รับอนุญาต คุณอาจมีสิทธิ์ฟ้องร้องเพื่อขอผ่อนผันตามพระราชบัญญัตินั้น
ประกาศทางกฎหมาย
ข้อมูลที่อยู่ในเอกสารฉบับนี้จัดทำขึ้นเพื่อวัตถุประสงค์ในการออกแบบและใช้งานผลิตภัณฑ์ของไมโครชิพเท่านั้น ข้อมูลเกี่ยวกับแอปพลิเคชันของอุปกรณ์และอื่นๆ ที่คล้ายคลึงกันมีไว้เพื่อความสะดวกของคุณเท่านั้น และอาจถูกแทนที่ด้วยการอัปเดต เป็นความรับผิดชอบของคุณในการตรวจสอบให้แน่ใจว่าใบสมัครของคุณตรงตามข้อกำหนดของคุณ
ข้อมูลนี้จัดทำโดยไมโครชิพ “ตามที่เป็น” ไมโครชิปไม่ได้เป็นตัวแทนใดๆ
หรือการรับประกันใด ๆ ไม่ว่าจะโดยชัดแจ้งหรือโดยนัย เป็นลายลักษณ์อักษรหรือโดยวาจาตามกฎหมาย
หรืออื่น ๆ ที่เกี่ยวข้องกับข้อมูล รวมถึงแต่ไม่จำกัดเพียงนัยใด ๆ
การรับประกันการไม่ละเมิด ความสามารถของผู้ค้า และความเหมาะสมสำหรับวัตถุประสงค์เฉพาะ หรือการรับประกันที่เกี่ยวข้องกับสภาพ คุณภาพ หรือประสิทธิภาพ ไม่ว่าในกรณีใดก็ตาม MICROCHIP จะไม่รับผิดต่อความสูญเสีย ความเสียหาย ต้นทุนหรือค่าใช้จ่ายใดๆ ที่เกิดขึ้นโดยบังเอิญหรือเป็นผลสืบเนื่องใดๆ ที่เกี่ยวข้องกับข้อมูลหรือการใช้งาน ไม่ว่าจะเกิดขึ้นก็ตาม แม้ว่า MICROCHIP จะได้รับคำแนะนำถึงความเป็นไปได้ก็ตาม หรือความเสียหายสามารถคาดการณ์ได้ ภายในขอบเขตสูงสุดที่กฎหมายอนุญาต ความรับผิดทั้งหมดของไมโครชิปต่อการเรียกร้องใดๆ ที่เกี่ยวข้องกับข้อมูลหรือการใช้งานจะไม่เกินจำนวนค่าธรรมเนียม (ถ้ามี) ที่คุณได้จ่ายโดยตรงให้กับไมโครชิพสำหรับข้อมูลดังกล่าว การใช้อุปกรณ์ Microchip ในการช่วยชีวิตและ/หรือการใช้งานด้านความปลอดภัยถือเป็นความเสี่ยงของผู้ซื้อทั้งหมด และผู้ซื้อตกลงที่จะปกป้อง ชดใช้ค่าเสียหาย และปกป้อง Microchip จากความเสียหาย การเรียกร้อง การฟ้องร้อง หรือค่าใช้จ่ายใดๆ ที่เกิดจากการใช้งานดังกล่าว ไม่มีการถ่ายทอดใบอนุญาต ไม่ว่าโดยปริยายหรืออย่างอื่น ภายใต้สิทธิ์ในทรัพย์สินทางปัญญาของไมโครชิป เว้นแต่จะระบุไว้เป็นอย่างอื่น
| อเมริกา | เอเชีย/แปซิฟิก | เอเชีย/แปซิฟิก | ยุโรป |
| สำนักงานใหญ่2355 เวสต์แชนด์เลอร์บูเลอวาร์ด Chandler, AZ 85224-6199โทรศัพท์: 480-792-7200แฟกซ์: 480-792-7277ฝ่ายสนับสนุนด้านเทคนิค: www.microchip.com/support Web ที่อยู่: www.ไมโครชิป.คอม แอตแลนตาดุลูท, เกตเทล: 678-957-9614แฟกซ์: 678-957-1455ออสติน, เท็กซัสโทร: 512-257-3370บอสตัน เวสต์โบโรห์ แมสซาชูเซตส์ โทรศัพท์: 774-760-0087แฟกซ์: 774-760-0088ชิคาโกอิทัสกา, อิลเทล: 630-285-0071แฟกซ์: 630-285-0075ดัลลาสแอดดิสัน เท็กซัสโทรศัพท์: 972-818-7423แฟกซ์: 972-818-2924ดีทรอยต์โนวี, มิเทล: 248-848-4000ฮูสตัน, เท็กซัสโทร: 281-894-5983อินเดียนาโพลิส โนเบิลสวิลล์ รัฐอินดีแอนา โทรศัพท์: 317-773-8323แฟกซ์: 317-773-5453โทรศัพท์: 317-536-2380ลอสแองเจลีส Mission Viejo, CA โทรศัพท์: 949-462-9523แฟกซ์: 949-462-9608โทรศัพท์: 951-273-7800ราลีห์, นอร์ทแคโรไลนาโทร: 919-844-7510นิวยอร์ก, นิวยอร์กโทร: 631-435-6000ซานโฮเซ แคลิฟอร์เนียโทร: 408-735-9110โทร: 408-436-4270แคนาดา – โตรอนโตโทรศัพท์: 905-695-1980แฟกซ์: 905-695-2078 | ออสเตรเลีย – ซิดนีย์โทร : 61-2-9868-6733ประเทศจีน – ปักกิ่งโทร : 86-10-8569-7000จีน – เฉิงตูโทร : 86-28-8665-5511ประเทศจีน – ฉงชิ่งโทร : 86-23-8980-9588จีน – ตงกวนโทร : 86-769-8702-9880ประเทศจีน – กว่างโจวโทร : 86-20-8755-8029จีน – หางโจวโทร : 86-571-8792-8115จีน – ฮ่องกง SARโทร: 852-2943-5100จีน – หนานจิงโทร : 86-25-8473-2460จีน – ชิงเต่าโทร : 86-532-8502-7355ประเทศจีน – เซี่ยงไฮ้โทร : 86-21-3326-8000จีน – เสิ่นหยางโทร : 86-24-2334-2829จีน – เซินเจิ้นโทร : 86-755-8864-2200จีน – ซูโจวโทร : 86-186-6233-1526จีน – หวู่ฮั่นโทร : 86-27-5980-5300จีน – ซีอานโทร : 86-29-8833-7252จีน – เซียะเหมินโทร: 86-592-2388138จีน – จูไห่โทร: 86-756-3210040 | อินเดีย – บังกาลอร์โทร : 91-80-3090-4444อินเดีย – นิวเดลีโทร : 91-11-4160-8631อินเดีย – ปูเน่โทร : 91-20-4121-0141ญี่ปุ่น – โอซาก้าโทร : 81-6-6152-7160ญี่ปุ่น – โตเกียวโทร: 81-3-6880-3770เกาหลี – แดกูโทร : 82-53-744-4301เกาหลี – โซลโทร : 82-2-554-7200มาเลเซีย - กัวลาลัมเปอร์โทร : 60-3-7651-7906มาเลเซีย – ปีนังโทร : 60-4-227-8870ฟิลิปปินส์ – มะนิลาโทร : 63-2-634-9065สิงคโปร์โทร: 65-6334-8870ไต้หวัน – Hsin Chuโทร : 886-3-577-8366ไต้หวัน – เกาสงโทร : 886-7-213-7830ไต้หวัน – ไทเปโทร : 886-2-2508-8600ประเทศไทย – กรุงเทพมหานครโทร : 66-2-694-1351เวียดนาม – โฮจิมินห์โทร : 84-28-5448-2100 | ออสเตรีย – เวลส์Tel: 43-7242-2244-39Fax: 43-7242-2244-393เดนมาร์ก – โคเปนเฮเกนTel: 45-4485-5910Fax: 45-4485-2829ฟินแลนด์ – เอสโปโทร : 358-9-4520-820ฝรั่งเศส – ปารีสTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79เยอรมนี – การชิงโทร: 49-8931-9700เยอรมนี – ฮานโทร: 49-2129-3766400เยอรมนี – ไฮลบรอนน์โทร: 49-7131-72400เยอรมนี – คาร์ลสรูเฮอโทร: 49-721-625370เยอรมนี – มิวนิคTel: 49-89-627-144-0Fax: 49-89-627-144-44เยอรมนี – โรเซนไฮม์โทร : 49-8031-354-560อิสราเอล – ราอานานาโทร : 972-9-744-7705อิตาลี – มิลานTel: 39-0331-742611Fax: 39-0331-466781อิตาลี – ปาโดวาโทร: 39-049-7625286เนเธอร์แลนด์ – ดรูเนนTel: 31-416-690399Fax: 31-416-690340นอร์เวย์ – ทรอนด์เฮมโทร : 47-72884388โปแลนด์ – วอร์ซอโทร: 48-22-3325737โรมาเนีย – บูคาเรสต์Tel: 40-21-407-87-50สเปน – มาดริดTel: 34-91-708-08-90Fax: 34-91-708-08-91สวีเดน – โกเธนเบิร์กTel: 46-31-704-60-40สวีเดน – สตอกโฮล์มโทร : 46-8-5090-4654สหราชอาณาจักร – วอคกิ้งแฮมTel: 44-118-921-5800Fax: 44-118-921-5820 |
เอกสาร / แหล่งข้อมูล
 |
ไมโครชิพ เทคโนโลยี CoreJTAGดีบักโปรเซสเซอร์ [พีดีเอฟ] คู่มือการใช้งาน คอร์เจTAGดีบักโปรเซสเซอร์ CoreJTAGดีบัก โปรเซสเซอร์ |
