Microchip Technology Core JTAG Ontfout verwerkers Gebruikersgids

Inleiding

Core JTAG Debug v4.0 facilitates the connection of Joint Test Action Group (JTAG) compatible soft core processors to the JTAG TAP or General Purpose Input/Output (GPIO) pins for debugging. This IP core facilitates the debugging of a maximum of 16 soft core processors within a single device, and also provides support for debugging of processors on four separate devices over GPIO.

Kenmerke

CoreJTAGDebug has the following key features:

• Provides the fabric access to the JTAG interface through the JTAG TAP.
• Provides the fabric access to the JTAG interface through the GPIO pins.
• Configures the IR Code support for the JTAG tunneling.
• Supports the linking of multiple devices through the JTAG TAP.
• Ondersteun die multi-verwerker ontfouting.
• Bevorder aparte klok en stel seine terug na die lae-skeef roetering hulpbronne.
• Ondersteun beide aktief-laag en aktief-hoë teikenherstel.
• Supports the JTAG Security Monitor Interface (UJTAG_SEC) for PolarFire devices.

Kern weergawe
This document applies to CoreJTAGDebug v4.0

Ondersteunde gesinne

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Toestelbenutting en -prestasie

Gebruik- en werkverrigtingdata word in die volgende tabel vir die ondersteunde toestelfamilies gelys. Die data wat in hierdie tabel gelys word, is slegs 'n aanduiding. Die algehele toestelgebruik en werkverrigting van die kern is stelselafhanklik.
Tabel 1. Toestelbenutting en -prestasie

Familie	Teëls Opeenvolgend	Kombinatories	Totaal	Benutting Toestel	Total %	Werkverrigting (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Let wel: Data in hierdie tabel is verkry met behulp van die Verilog RTL met tipiese sintese en uitleg instellings op -1 dele. Topvlakparameters of generieke is by verstekinstellings gelaat.

Funksionele beskrywing

CoreJTAGDebug uses the UJTAG hard macro to provide access to the JTAG interface from the FPGA fabric. The UJTAG hard macro facilitates connecting to the output of the MSS or ASIC TAP controller from the fabric. Only, one instance of the UJTAG macro is allowed in the fabric.
Figure 1-1. CoreJTAGDebug Block Diagram

CoreJTAGDebug contains an instantiation of the uj_jtag tunnel controller, which implements a JTAG tunnel controller to facilitate JTAG tunneling between a FlashPro programmer and a target softcore processor. The softcore processor is connected through the dedicated FPGA’s JTAG interface pins. IR scans from the JTAG interface are inaccessible in the FPGA fabric. Hence, the tunnel protocol is required to facilitate IR and DR scans to the debug target, which supports the industry standard JTAG interface. The tunnel controller decodes the tunnel packet transferred as a DR scan and generates a resultant IR or DR scan, based on the contents of the tunnel packet and the contents of the IR register provided through UIREG. The tunnel controller also decodes the tunnel packet, when the contents of the IR register matches its IR code.

Figuur 1-2. Tunnel Pakket Protokol

A configuration parameter provides configuration of the IR code used by the tunnel controller. To  facilitate the debugging of multiple softcore processors inside a single design, the number of tunnel controllers instantiated are configurable from 1-16, providing a JTAG compliant interface to each target processor. These target processors are each addressable through a unique IR code set at instantiation time.

'n CLKINT- of BFR-buffer word op die TGT_TCK-lyn van elke teikenverwerker-ontfout-koppelvlak geïnstantieer.

The URSTB line from the UJTAG macro (TRSTB) is promoted to a global resource within CoreJTAGDebug. An optional inverter is placed on the TGT_TRST line within CoreJTAGDebug for connection to a debug target, which is then expected to be connected to an active-high reset source. It is configured when it is assumed that the incoming TRSTB signal from the JTAG TAP is active low. If this configuration requires one or more debug targets, an additional global routing resource will be consumed.

The URSTB line from the UJTAG macro (TRSTB) is promoted to a global resource within CoreJTAGDebug. An optional inverter is placed on the TGT_TRST line within CoreJTAGDebug for connection to a debug target, which is then expected to be connected to an active-high reset source. It is configured when it is assumed that the incoming TRSTB signal from the JTAG TAP is active low. TGT_TRSTN is the default active low output for the  debug target. If this configuration requires one or more debug targets, an additional global routing resource will be consumed.

Figure 1-3. CoreJTAGDebug Serial Data and Clocking

Toestel ketting

Verwys na die FPGA-programmeringsgebruikersgidse vir die spesifieke ontwikkelingsbord of -familie. Elke ontwikkelingsraad kan op verskillende voltages, en jy kan kies om te verifieer of dit moontlik is met hul ontwikkelingsplatforms. Ook, as jy veelvuldige ontwikkelingsborde gebruik, maak seker dat hulle 'n gemeenskaplike grondslag deel.

Deur FlashPro Header
Om die ketting van verskeie toestelle in die stof te ondersteun met behulp van die FlashPro-kopskrif, verskeie gevalle van uj_jtag vereis word. Hierdie weergawe van die kern bied toegang tot die maksimum van 16 kerne sonder die behoefte om uj_j handmatig te instansieertag. Elke kern het 'n unieke IR-kode (van 0x55 tot 0x64) wat toegang sal bied tot die spesifieke kern wat by die ID-kode pas.

Figuur 1-4. Veelvuldige verwerkers in 'n enkele toestel Enkel toestel

To use CoreJTAGDebug across multiple devices, one of the devices needs to become the master. This device contains the CoreJTAGDebug core. Each processor is then connected as follows:
Figuur 1-5. Veelvuldige verwerkers oor twee toestelle

To debug a core on another board, the JTAG signals from CoreJTAGDebug are promoted to top-level pins in the SmartDesign. These are then connected to the JTAG signals directly on the processor.
Let wel: A CoreJTAGDebug, in the second board design, is optional Note that the UJ_JTAG macro and the FlashPro header are unused in the second board design.

Om 'n verwerker vir ontfouting in SoftConsole te kies, klik op die ontfoutingkonfigurasies en klik dan op die Debugger-oortjie.

Die opdrag, wat in die volgende prent gewys word, word uitgevoer.

Figure 1-6. Debugger Configuration UJ_JTAG_IRCODE

The UJ_JTAG_IRCODE can be changed depending on which processor you are debugging. For example: to debug a processor in Device 0, the UJ_JTAG_IRCODE can be set to 0x55 or 0x56.

Deur GPIO
To debug over GPIO, the parameter UJTAG _BYPASS is selected. One and four cores can be debugged over GPIO headers or pins. To run a debug session using GPIOs from SoftConsole v5.3 or higher, the Debug Configuration must be set up as follows:
Figuur 1-7. Ontfouterkonfigurasie GPIO

Let wel: As jy oor GPIO ontfout, kan jy nie die verwerker gelyktydig deur die FlashPro Header of die Embedded FlashPro5 op die ontwikkelingsborde ontfout nie. Byvoorbeeldample: FlashPro Header of Embedded FlashPro5 is beskikbaar om ontfouting te vergemaklik deur Identify of SmartDebug te gebruik.
Figuur 1-8. Ontfouting oor GPIO-penne

Toestelketting via GPIO-penne
To support the chaining of multiple devices through GPIO, the UJTAG_BYPASS parameter needs to be selected. Then the TCK, TMS, and TRSTb signals can be promoted to top-level ports. All target processors have TCK, TMS, and TRSTb. These are not shown below.
Figuur 1-9. Toestelketting deur GPIO-penne

In a basic JTAG chain, the TDO of a processor connects to the TDI of another processor, and it continues until all processors are chained, in this manner. The TDI of the first processor and the TDO of the last processor connects to the JTAG programmer chaining all the processors. The JTAG signals from the processors are routed to CoreJTAGDebug, where they can be chained. If the chaining across multiple devices is completed, the device with CoreJTAGDebug becomes the master device.

In 'n GPIO-ontfoutscenario, waar 'n IR-kode nie aan elke verwerker toegewys word nie, word 'n gewysigde OpenOCD-skrip gebruik om te kies watter toestel ontfout word. 'n OpenOCD-skrip word gewysig om te kies watter toestel ontfout word. Vir 'n Mi-V-ontwerp, die file word gevind in die SoftConsole-installasieligging, onder die openocd/scripts/board/microsemi-riscv.cfg. Vir die ander verwerkers, die files word op dieselfde oopocd-plek gevind.
Let wel:  Die Ontfoutopstelling-opsies moet ook opgedateer word, indien die file herdoop word

Figuur 1-10. Ontfout konfigurasie

Maak gebruikersnaam-riscv-gpio-chain.cfg oop, volgende is 'n example van wat gesien moet word:

Figure 1-11. MIV Configuration File

Die volgende instellings werk vir 'n enkele toestel wat oor GPIO ontfout. Om 'n ketting te ontfout, moet bykomende opdragte bygevoeg word, sodat die toestelle wat nie ontfout is nie, in die omseilmodus geplaas word.

Vir twee verwerkers in 'n ketting, die volgende aample opdrag word uitgevoer:

Dit laat ontfouting van Target-sagtekernverwerker 1 toe deur Target-sagtekernverwerker 0 in die omseilmodus te plaas. Om die Target softcore Processor 0 te ontfout, word die volgende opdrag gebruik:

Let wel:  Die enigste verskil tussen hierdie twee konfigurasies is dat die bron, wat die Microsemi RISCV-konfigurasie noem file (microsemi-riscv.cfg) kom óf eerste, wanneer teikensagtekernverwerker 0 ontfout word, óf tweede, wanneer teikensagtekernverwerker 1 ontfout word. Vir meer as twee toestelle in die ketting, addisionele jtag nuwe krane word bygevoeg. Byvoorbeeldample, as daar drie verwerkers in 'n ketting is, word die volgende opdrag gebruik:

Figuur 1-12. Bvampdie Debug-stelsel

Koppelvlak

Die volgende afdelings bespreek koppelvlakverwante inligting.

Konfigurasie parameters

The configuration options for CoreJTAGDebug are described in the following table. If a configuration other than the default is required, use the Configuration dialog box in SmartDesign to select the appropriate values for the configurable options.
Table 2-1. CoreJTAGDebug Configuration Options

Naam	Geldige reeks	Verstek	Beskrywing
NUM_DEBUG_TGTS	1-16	1	The number of available debug targets through FlashPro (UJTAG_DEBUG = 0) is 1-16. The number of available debug targets through GPIO (UJTAG_DEBUG = 1) is 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR Code, one per debug target. The value specified must be unique to this debug target. The tunnel controller associated with this debug target interface only drives TDO and drives the target debug interface, when the contents of the IR register matches this IR code.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x output is connected to a global form of the active-low URSTB output of the UJTAG macro.1: TGT_TRST output is internally connected to a global inverted form of the active-low URSTB output of the UJTAG macro. An extra global routing resource is consumed if this parameter is set to 1 for any debug target.
UJTAG_BYPASS	0-1	0	0: GPIO Debug is gedeaktiveer, Debug is beskikbaar deur die FlashPro Header of Embedded FlashPro5.1: GPIO Debug is geaktiveer, Debug is beskikbaar deur 'n gebruiker geselekteerde GPIO penne op die bord.Let wel:  Wanneer die ontfouting deur GPIO gedoen word, word die volgende ontfoutopdrag uitgevoer in die SoftConsole-ontfoutopsies: "-opdrag "stel FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG macro is selected if UJTAG_BYPASS = 0. 1: UJTAG_SEC macro is selected if UJTAG_BYPASS= 0.Let wel:  Hierdie parameter is slegs van toepassing op PolarFire. Dit wil sê, GESIN = 26.

Seinbeskrywings
The following table lists the signal descriptions for CoreJTAGDebug.
Tabel 2-2. CoreJTAGDebug I/O Signals

Naam	Geldige reeks	Verstek	Beskrywing
NUM_DEBUG_TGTS	1-16	1	The number of available debug targets through FlashPro (UJTAG_DEBUG = 0) is 1-16. The number of available debug targets through GPIO (UJTAG_DEBUG = 1) is 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG IR Code, one per debug target. The value specified must be unique to this debug target. The tunnel controller associated with this debug target interface only drives TDO and drives the target debug interface, when the contents of the IR register matches this IR code.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: TGT_TRSTN_x output is connected to a global form of the active-low URSTB output of the UJTAG macro.1: TGT_TRST output is internally connected to a global inverted form of the active-low URSTB output of the UJTAG macro. An extra global routing resource is consumed if this parameter is set to 1 for any debug target.
UJTAG_BYPASS	0-1	0	0: GPIO Debug is gedeaktiveer, Debug is beskikbaar deur die FlashPro Header of Embedded FlashPro5.1: GPIO Debug is geaktiveer, Debug is beskikbaar deur 'n gebruiker geselekteerde GPIO penne op die bord.Let wel:  Wanneer die ontfouting deur GPIO gedoen word, word die volgende ontfoutopdrag uitgevoer in die SoftConsole-ontfoutopsies: "-opdrag "stel FPGA_TAP N"".
UJTAG_SEC_EN	0-1	0	0: UJTAG macro is selected if UJTAG_BYPASS = 0. 1: UJTAG_SEC macro is selected if UJTAG_BYPASS= 0.Let wel:  Hierdie parameter is slegs van toepassing op PolarFire. Dit wil sê, GESIN = 26.

Notas:

• All signals in the JTAG TAP ports list above must be promoted to top-level ports in SmartDesign.
• The SEC Ports are available only when UJTAG_SEC_EN is enabled through CoreJTAGDebug’s configuration GUI.
• Take a particular care when connecting the EN_SEC input. If EN_SEC is promoted to a top-level port (device input pin), you must access the Configure I/O States During JTAG Programming section of Program Design in the Libero flow and ensure that the I/0 State (Output Only) for the EN_SEC port is set to 1.

Registreer kaart en beskrywings

There are no registers for CoreJTAGDebug.

Gereedskapvloei

Die volgende afdelings bespreek gereedskapvloeiverwante inligting.

Lisensie

'n Lisensie is nie nodig om hierdie IP Core met Libero SoC te gebruik nie.

RTL
Volledige RTL-kode word vir die kern en toetsbanke verskaf, sodat die kern met SmartDesign geïnstansieer kan word. Simulasie, sintese en uitleg kan binne Libero SoC uitgevoer word.

Slim Ontwerp
'N Example instansieer view of CoreJTAGDebug is shown in the following figure. For more information on using SmartDesign to instantiate and generate cores, refer to the Using DirectCore in Libero® SoC User Guide.
Figure 4-1. SmartDesign CoreJTAGDebug Instance View using JTAG Opskrif

Figure 4-2. SmartDesign CoreJTAGDebug Instance using GPIO Pins

Configuring CoreJTAGDebug in SmartDesign

Die kern word gekonfigureer met behulp van die konfigurasie-GUI in SmartDesign. 'n example van die GUI word in die volgende figuur getoon.
Figure 4-3. Configuring CoreJTAGDebug in SmartDesign

For PolarFire, UJTAG_SEC selects the UJTAG_SEC macro instead of the UJTAG macro when UJTAG_BYPASS is disabled. It is ignored for all other families.
The Number of Debug Targets is configurable up to 16 debug targets, with UJTAG_BYPASS disabled and up to 4 debug targets, with UJTAG_BYPASS enabled.
UJTAG_BYPASS selects debugging through UJTAG and the FlashPro header, and debugging through GPIO pins.
The Target # IR Code is the JTAG IR Code given to the debug target. This must be a unique value within the range specified in Tabel 2-1.

Simulasie vloei

A user testbench is provided with CoreJTAGDebug. To run simulations:

1. Kies die gebruiker-toetsbankvloei binne die SmartDesign.
2. Klik op Stoor en genereer in die Genereer-paneel. Kies die gebruikerstoetsbank uit die Core Configuration GUI.

Wanneer SmartDesign die Libero-projek genereer, installeer dit die gebruikerstoetsbank files. Om die gebruikerstoetsbank te laat loop:

1. Set the design root to the CoreJTAGDebug instantiation in the Libero design hierarchy pane.
2. Klik Verifieer voorafgesintetiseerde ontwerp > Simuleer in die Libero Design Flow-venster. Dit begin ModelSim en voer die simulasie outomaties uit.

Sintese in Libero

Om Sintese uit te voer:

1. Klik op die Sintetiseer-ikoon in die Libero SoC Design Flow-venster om die kern te sintetiseer. Alternatiewelik, regskliek op die Sintetiseer-opsie in die Ontwerpvloei-venster en kies Interaktief oop. Die Sintese-venster vertoon die Synplify®-projek.
2. Klik op die Run-ikoon.
   Let wel: Vir RTG4 is daar 'n gebeurtenis verbygaande (SET) versagde waarskuwing, wat geïgnoreer kan word aangesien hierdie IP slegs vir ontwikkelingsdoeleindes gebruik word en nie in 'n stralingsomgewing gebruik gaan word nie.

Plek-en-roete in Libero

Sodra Sintese voltooi is, klik die Plek en Roete-ikoon in Libero SoC om die plasingsproses te begin.

Toestelprogrammering

If the UJAG_SEC feature is used and EN_SEC is promoted to a top level port (device input pin), you must access the Configure I/O States During JTAG Programming section of Program Design in the Libero flow and ensure that the I/0 State (Output Only) for the EN_SEC port is set to 1.

This configuration is necessary to maintain access to the JTAG port for device reprogramming, because the defined Boundary Scan Register (BSR) value overrides any external logic level on EN_SEC during reprogramming.

Stelselintegrasie

Die volgende afdelings bespreek die stelselintegrasie-verwante inligting.

Stelselvlakontwerp vir IGLOO2/RTG4

The following figure shows the design requirements to perform JTAG debugging of a softcore processor, located in the fabric from SoftConsole to the JTAG interface for IGLOO2 and RTG4 devices.
Figure 5-1. RTG4/IGLOO2 JTAG Debug Design

Stelselvlakontwerp vir SmartFusion2

The following figure shows the design requirements to perform JTAG debugging of a softcore processor, located in fabric from SoftConsole to the JTAG interface for SmartFusion2 devices.
Figure 5-2. SmartFusion2 JTAG Debug Design

UJTAG_SEC

For the PolarFire family of devices, this release allows the user to choose between UJTAG and UJTAG_SEC, the UJTAG_SEC_EN parameter in the GUI will be used to select which one is desired.

The following figure shows a simple diagram that represents the physical interfaces of UJTAG/UJTAG_SEC in PolarFire.

Figure 5-3. PolarFire UJTAG_SEC Macro

Ontwerpbeperkings

The designs with CoreJTAGDebug require the application to follow the constraints, in the design flow, for allowing timing analysis to be used on the TCK clock domain.

Om die beperkings by te voeg:

1. As die Verbeterde beperkingsvloei in Libero v11.7 of hoër gebruik word, dubbelklik Beperkings > Bestuur beperkings in die DesignFlow-venster en klik op die Tydsberekening-oortjie.
2. In die Tydsberekening-oortjie van die Beperkingsbestuurder-venster, klik Nuut om 'n nuwe SDC te skep file, en noem die file. Die ontwerpbeperkings sluit die klokbronbeperkings in wat in hierdie leë SDC ingevoer kan word file.
3. As die Klassieke Beperking vloei in Libero v11.7 of hoër gebruik word, regs-kliek Skep Beperkings > Tydsbeperking, in die Ontwerpvloei-venster, en klik dan Skep Nuwe Beperking. Dit skep 'n nuwe SDC file. Die ontwerpbeperkings sluit die klokbronbeperkings in, wat in hierdie leë SDC ingevoer word file.
4. Bereken die TCK-periode en halfperiode. TCK is ingestel op 6 MHz wanneer ontfouting met FlashPro gedoen word, en is ingestel op 'n maksimum frekwensie van 30 MHz wanneer ontfouting deur FlashPro5 ondersteun word. Nadat jy hierdie stap voltooi het, voer die volgende beperkings in die SDC in file:
   skep_klok -naam { TCK } \
   • tydperk TCK_PERIOD \
   • golfvorm { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Bv.ample, word die volgende beperkings toegepas vir 'n ontwerp wat 'n TCK-frekwensie van 6 MHz gebruik.
     skep_klok -naam { TCK } \
   • tydperk 166.67 \
   • golfvorm { 0 83.33 } \ [ get_ports { TCK } ]
5. Assosieer al die beperkings files met die Sintese, Plek-en-Roete, en Tydsberekening Verifikasie stages in die Beperkingsbestuurder > Tydsberekening-oortjie. Dit word voltooi deur die verwante merkblokkies vir die SDC te kies files waarin die beperkings ingevoer is

Hersieningsgeskiedenis

Port Naam	Breedte	Rigting	Beskrywing
JTAG TAP Ports
TDI	1	Invoer	Toets data in. Reeksdata-invoer vanaf TAP.
TCK	1	Invoer	Test Clock. Clock source to all sequential elements within CoreJTAGDebug.
TMS	1	Invoer	Toetsmodus Kies.
TDO's	1	Uitset	Toets data uit. Reeksdata-uitvoer na TAP.
TRSTB	1	Invoer	Toetsherstel. Aktiewe lae-terugstelling-invoer vanaf TAP.
JTAG Target X Ports
TGT_TDO_x	1	Invoer	Toets data vanaf ontfoutteiken x na die TAP. Koppel aan die teiken TDO-poort.
TGT_TCK_x	1	Uitset	Test Clock output to debug target x. TCK is promoted to a global, low skew net internally within CoreJTAGDebug.
TGT_TRST_x	1	Uitset	Aktief-hoë toets-terugstelling. Slegs gebruik wanneer TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Uitset	Aktief-Lae Toetsherstel. Slegs gebruik wanneer TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Uitset	Toetsmodus Kies uitset om teiken x te ontfout.
TGT_TDI_x	1	Uitset	Toets data in. Reeksdata-invoer vanaf ontfoutteiken x.
UJTAG_BYPASS_TCK_x	1	Invoer	Toets klokinvoer om teiken x vanaf GPIO-pen te ontfout.
UJTAG_BYPASS_TMS_x	1	Invoer	Toetsmodus Kies om teiken x vanaf GPIO-pen te ontfout.
UJTAG_BYPASS_TDI_x	1	Invoer	Toets data in, reeksdata om teiken x vanaf GPIO-pen te ontfout.
UJTAG_BYPASS_TRSTB_x	1	Invoer	Toetsherstel. Stel invoer terug om teiken x vanaf GPIO-pen te ontfout.
UJTAG_BYPASS_TDO_x	1	Uitset	Toets data uit, reeksdata vanaf debug-teiken x vanaf GPIO-pen.
SEC-hawens
EN_SEC	1	Invoer	Aktiveer sekuriteit. Stel die gebruikerontwerp in staat om die eksterne TDI- en TRSTB-invoer na die TAP te ignoreer.Versigtig: Wees veral versigtig wanneer u hierdie poort koppel. Sien die nota hieronder en Toestelprogrammering vir meer besonderhede.
TDI_SEC	1	Invoer	TDI Sekuriteit ignoreer. Ignoreer die eksterne TDI-invoer na die TAP wanneer EN_SEC HOOG is.
TRSTB_SEC	1	Invoer	TRSTB Sekuriteit ignoreer. Ignoreer die eksterne TRSTB-invoer na die TAP wanneer SEC_EN HOOG is.
UTRSTB	1	Uitset	Toets Reset Monitor
UTMS	1	Uitset	Toetsmodus Kies Monitor

Die mikroskyfie Webwebwerf

Microchip bied aanlyn ondersteuning via ons webwebwerf by www.microchip.com/. Hierdie webwebwerf word gebruik om te maak files en inligting maklik beskikbaar vir kliënte. Sommige van die beskikbare inhoud sluit in:

• Produk Ondersteuning – Datablaaie en errata, aansoeknotas en aample-programme, ontwerphulpbronne, gebruikersgidse en hardeware-ondersteuningsdokumente, nuutste sagtewarevrystellings en argiefsagteware
• Algemene Tegniese Ondersteuning - Gereelde Vrae (Gereelde Vrae), tegniese ondersteuningsversoeke, aanlyn besprekingsgroepe, mikroskyfie-ontwerpvennootprogramledelys
• Besigheid van Microchip – Produkkieser- en bestelgidse, jongste Microchip-persvrystellings, lys van seminare en geleenthede, lyste van Microchip-verkoopskantore, verspreiders en fabrieksverteenwoordigers

Kennisgewingdiens vir produkverandering

Microchip se kennisgewingdiens vir produkverandering help om kliënte op hoogte te hou van Microchip-produkte. Intekenare sal e-poskennisgewing ontvang wanneer daar veranderinge, opdaterings, hersienings of foute is wat verband hou met 'n spesifieke produkfamilie of ontwikkelingsinstrument van belang.

Om te registreer, gaan na www.microchip.com/pcn en volg die registrasie-instruksies Kliëntediens  Gebruikers van Microchip-produkte kan bystand deur verskeie kanale ontvang:

• Verspreider of verteenwoordiger
• Plaaslike Verkoopskantoor
• Embedded Solutions Engineer (ESE) Tegniese Ondersteuning Kliënte moet hul verspreider, verteenwoordiger of ESE kontak vir ondersteuning. Plaaslike verkoopskantore is ook beskikbaar om kliënte te help. 'n Lys van verkoopskantore en liggings is by hierdie dokument ingesluit.

Tegniese ondersteuning is beskikbaar deur die webwebwerf by: www.microchip.com/support

Mikroskyfie-toestelle-kodebeskermingsfunksie

Let op die volgende besonderhede van die kodebeskermingsfunksie op Mikroskyfie-toestelle:

• Mikroskyfie-produkte voldoen aan die spesifikasies vervat in hul spesifieke mikroskyfie-datablad.
• Microchip glo dat sy familie produkte veilig is wanneer dit op die beoogde wyse en onder normale omstandighede gebruik word.
• Daar is oneerlike en moontlik onwettige metodes wat gebruik word in pogings om die kodebeskermingskenmerke van die Mikroskyfie-toestelle te oortree. Ons glo dat hierdie metodes vereis dat die Mikroskyfie-produkte op 'n manier buite die bedryfspesifikasies wat in Microchip se Datablaaie vervat is, gebruik word. Pogings om hierdie kodebeskermingskenmerke te oortree, kan heel waarskynlik nie bewerkstellig word sonder om Microchip se intellektuele eiendomsregte te skend nie.
• Microchip is bereid om met enige kliënt te werk wat bekommerd is oor die integriteit van sy kode.
• Nóg Microchip nóg enige ander halfgeleiervervaardiger kan die sekuriteit van sy kode waarborg. Kodebeskerming beteken nie dat ons waarborg dat die produk “onbreekbaar” is nie. Kodebeskerming ontwikkel voortdurend. Ons by Microchip is daartoe verbind om die kodebeskermingseienskappe van ons produkte voortdurend te verbeter. Pogings om Microchip se kodebeskermingkenmerk te verbreek, kan 'n oortreding van die Digital Millennium Copyright Act wees. As sulke handelinge ongemagtigde toegang tot jou sagteware of ander kopieregwerk toelaat, het jy dalk 'n reg om te dagvaar vir regshulp kragtens daardie Wet.

Regskennisgewing

Inligting vervat in hierdie publikasie word verskaf vir die uitsluitlike doel van ontwerp met en gebruik van Microchip produkte. Inligting rakende toesteltoepassings en dies meer word slegs vir u gerief verskaf en kan deur opdaterings vervang word. Dit is jou verantwoordelikheid om te verseker dat jou aansoek aan jou spesifikasies voldoen.
HIERDIE INLIGTING WORD VERSKAF DEUR MICROCHIP “AS IS”. MICROCHIP MAAK GEEN VERTOë NIE
OF WAARBORGE VAN ENIGE AARD, HETsy UITDRUKKELIJK OF IMPLISIES, SKRIFTELIK OF MONDELING, STATUTÊRE
OF ANDERS, VERWANT AAN DIE INLIGTING, INGESLUIT, MAAR NIE BEPERK TOT ENIGE GEÏMPLISEERDE
WAARBORGE VAN NIE-SKENNING, HANDELAAR VERMOË EN GESKIKTHEID VIR 'N SPESIFIEKE DOEL OF WAARBORGE VERWANTE MET DIE TOESTAND, KWALITEIT OF PRESTASIE. IN GEEN GEVAL SAL MICROCHIP AANSPREEKLIK WEES VIR ENIGE INDIREKTE, SPESIALE, STRAF-, TOEVALLE OF GEVOLGLIKE VERLIES, SKADE, KOSTE OF UITGAWE VAN ENIGE AARD WAT OOKAL VERWANT IS MET DIE INLIGTING OF DIE GEBRUIK DAARVAN, HOOFDAT MICROCHIL VEROORSAAK IS. OF DIE SKADE IS VOORSIENBAAR. IN DIE VOLSTE MAAT DEUR WET TOEGELAAT, SAL MICROCHIP SE TOTALE AANSPREEKLIKHEID OP ALLE EISE OP ENIGE MANIER VERBAND MET DIE INLIGTING OF DIE GEBRUIK DAARVAN NIE DIE BEDRAG FOOIE, INDIEN ENIGE, WAARVOOR U DIREKS AAN DIE INFORMASIE BETAAL HET, OORSKRYF NIE. Die gebruik van Mikroskyfie-toestelle in lewensondersteunings- en/of veiligheidstoepassings is geheel en al op die koper se risiko, en die koper stem in om Mikroskyfie te verdedig, te vrywaar en skadeloos te hou teen enige en alle skade, eise, regsgedinge of uitgawes wat uit sodanige gebruik voortspruit. Geen lisensies word, implisiet of andersins, onder enige mikroskyfie intellektuele eiendomsregte oorgedra nie, tensy anders vermeld.

AMERIKA	ASIA/PASIFIK	ASIA/PASIFIK	EUROPA
Korporatiewe Kantoor2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Faks: 480-792-7277Tegniese ondersteuning: www.microchip.com/support Web Adres: www.microchip.com AtlantaDuluth, GATel: 678-957-9614Faks: 678-957-1455Austin, TXTel: 512-257-3370Boston Westborough, MA Tel: 774-760-0087Faks: 774-760-0088ChicagoItasca, ILTel: 630-285-0071Faks: 630-285-0075DallasAddison, TXTel: 972-818-7423Faks: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTel: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Faks: 317-773-5453Tel: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Faks: 949-462-9608Tel: 951-273-7800Raleigh, NCTel: 919-844-7510New York, NYTel: 631-435-6000San Jose, CATel: 408-735-9110Tel: 408-436-4270Kanada – TorontoTel: 905-695-1980Faks: 905-695-2078	Australië – SydneyTel: 61-2-9868-6733China – BeijingTel: 86-10-8569-7000China – ChengduTel: 86-28-8665-5511China – ChongqingTel: 86-23-8980-9588China – DongguanTel: 86-769-8702-9880China – GuangzhouTel: 86-20-8755-8029China – HangzhouTel: 86-571-8792-8115China – Hong Kong SARTel: 852-2943-5100China – NanjingTel: 86-25-8473-2460China – QingdaoTel: 86-532-8502-7355China – SjanghaiTel: 86-21-3326-8000China – ShenyangTel: 86-24-2334-2829China – ShenzhenTel: 86-755-8864-2200China – SuzhouTel: 86-186-6233-1526China – WuhanTel: 86-27-5980-5300China – XianTel: 86-29-8833-7252China – XiamenTel: 86-592-2388138China – ZhuhaiTel: 86-756-3210040	Indië – BangaloreTel: 91-80-3090-4444Indië – Nieu-DelhiTel: 91-11-4160-8631Indië - PuneTel: 91-20-4121-0141Japan – OsakaTel: 81-6-6152-7160Japan – TokioTel: 81-3-6880- 3770Korea – DaeguTel: 82-53-744-4301Korea – SeoelTel: 82-2-554-7200Maleisië – Kuala LumpurTel: 60-3-7651-7906Maleisië – PenangTel: 60-4-227-8870Filippyne - ManilaTel: 63-2-634-9065SingapoerTel: 65-6334-8870Taiwan – Hsin ChuTel: 886-3-577-8366Taiwan – KaohsiungTel: 886-7-213-7830Taiwan – TaipeiTel: 886-2-2508-8600Thailand – BangkokTel: 66-2-694-1351Viëtnam – Ho Chi MinhTel: 84-28-5448-2100	Oostenryk – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Denemarke – KopenhagenTel: 45-4485-5910Fax: 45-4485-2829Finland – EspooTel: 358-9-4520-820Frankryk – ParysTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Duitsland – GarchingTel: 49-8931-9700Duitsland – HaanTel: 49-2129-3766400Duitsland – HeilbronnTel: 49-7131-72400Duitsland – KarlsruheTel: 49-721-625370Duitsland – MünchenTel: 49-89-627-144-0Fax: 49-89-627-144-44Duitsland – RosenheimTel: 49-8031-354-560Israel – Ra'ananaTel: 972-9-744-7705Italië - MilaanTel: 39-0331-742611Fax: 39-0331-466781Italië – PadovaTel: 39-049-7625286Nederland – DrunenTel: 31-416-690399Fax: 31-416-690340Noorweë – TrondheimTel: 47-72884388Pole - WarskouTel: 48-22-3325737Roemenië – BoekarestTel: 40-21-407-87-50Spanje - MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Swede – GotebergTel: 46-31-704-60-40Swede – StockholmTel: 46-8-5090-4654VK – WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Dokumente / Hulpbronne

Mikroskyfie Tegnologie CoreJTAGOntfout verwerkers [pdf] Gebruikersgids CoreJTAGDebug Processors, CoreJTAGDebug, Processors

Verwysings

• Gebruikershandleiding