Teknoloji Mikrochip Nwayo JTAG Debug processeurs Gid itilizatè

Entwodiksyon

Nwayo JTAG Debug v4.0 fasilite koneksyon Gwoup Aksyon Tès Konjwen an (JTAG) procesè nwayo mou konpatib ak J laTAG Broch TAP oubyen Jeneral Objektif Antre/Sòti (GPIO) pou debogaj. Nwayo IP sa a fasilite debogaj yon maksimòm 16 processeur nwayo mou nan yon sèl aparèy, epi li bay sipò tou pou debogaj processeur sou kat aparèy separe atravè GPIO.

Karakteristik

CoreJTAGDebug gen karakteristik prensipal sa yo:

• Bay twal la aksè nan J laTAG koòdone atravè J laTAG TAP.
• Bay twal la aksè nan J laTAG koòdone atravè broch GPIO yo.
• Konfigire sipò Kòd IR pou J laTAG tinèl.
• Sipòte koneksyon plizyè aparèy atravè J laTAG TAP.
• Sipòte debogaj milti-processeur la.
• Ankouraje siyal revèy ak réinitializasyon separe pou resous routage ki gen ti asimetri yo.
• Sipòte tou de reyinisyalizasyon sib aktif-ba ak aktif-wo.
• Sipòte J laTAG Entèfas Monitè Sekirite (UJ)TAG_SEC) pou aparèy PolarFire yo.

Nwayo Vèsyon
Dokiman sa a aplike pou CoreJTAGDebogaj v4.0

Fanmi sipòte

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Itilizasyon Aparèy ak Pèfòmans

Done sou itilizasyon ak pèfòmans yo nan tablo ki anba a pou fanmi aparèy ki sipòte yo. Done ki nan tablo sa a se sèlman yon endikasyon. Itilizasyon jeneral aparèy la ak pèfòmans nwayo a depann de sistèm nan.
Tablo 1. Itilizasyon ak Pèfòmans Aparèy la

Fanmi	Mozayik Sekansyèl	Konbinatwa	Total	Itilizasyon Aparèy	Total %	Pèfòmans (MHz)
PolarFire	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Nòt: Done ki nan tablo sa a te jwenn lè l sèvi avèk Verilog RTL la avèk sentèz tipik ak paramèt layout sou pati -1 yo. Paramèt nivo siperyè yo oswa jenerik yo te rete nan paramèt defo yo.

Deskripsyon Fonksyonèl

CoreJTAGDebogaj itilize UJ laTAG makro difisil pou bay aksè a J laTAG koòdone ki soti nan twal FPGA a. UJ laTAG Makro difisil la fasilite koneksyon ak pwodiksyon kontwolè MSS oswa ASIC TAP ki soti nan twal la. Se sèlman yon sèl egzanp UJ la.TAG Makro otorize nan twal la.
Figi 1-1. CoreJTAGDyagram Blòk Debogaj

CoreJTAGDebogaj la gen yon egzanpsyon uj_j la.tag kontwolè tinèl, ki aplike yon JTAG kontwolè tinèl pou fasilite JTAG tinèl ant yon pwogramè FlashPro ak yon processeur softcore sib. Processeur softcore la konekte atravè FPGA dedye J la.TAG broch entèfas yo. Eskane IR ki soti nan J laTAG koòdone yo pa aksesib nan twal FPGA a. Pakonsekan, pwotokòl tinèl la nesesè pou fasilite eskanè IR ak DR nan sib debogaj la, ki sipòte estanda endistri J laTAG koòdone. Kontwolè tinèl la dekode pake tinèl la ki transfere kòm yon eskanè DR epi li jenere yon eskanè IR oswa DR ki rezilta, ki baze sou sa ki nan pake tinèl la ak sa ki nan rejis IR ki bay nan UIREG la. Kontwolè tinèl la dekode pake tinèl la tou, lè sa ki nan rejis IR la koresponn ak kòd IR li a.

Figi 1-2. Pwotokòl Pake Tinèl

Yon paramèt konfigirasyon bay konfigirasyon kòd IR ke kontwolè tinèl la itilize. Pou fasilite debogaj plizyè processeur softcore andedan yon sèl konsepsyon, kantite kontwolè tinèl ki kreye yo ka konfigire ant 1 ak 16, sa ki bay yon JTAG yon koòdone konfòm pou chak processeur sib. Chak processeur sib ka adrese atravè yon kòd IR inik ki fikse nan moman enstansyasyon an.

Yon memwa tanpon CLKINT oswa BFR kreye sou liy TGT_TCK nan chak koòdone debogaj processeur sib la.

Liy URSTB ki soti nan UJ aTAG makro (TRSTB) a monte nan yon resous global nan CoreJTAGDebogaj. Yo mete yon envèstisè opsyonèl sou liy TGT_TRST nan CoreJ.TAGDebogaj pou koneksyon ak yon sib debogaj, ki Lè sa a, espere konekte ak yon sous reset aktif-wo. Li konfigire lè yo sipoze ke siyal TRSTB k ap rantre nan J laTAG TAP aktif ba. Si konfigirasyon sa a mande youn oubyen plizyè sib debogaj, yon lòt resous routaj mondyal ap konsome.

Liy URSTB ki soti nan UJ aTAG makro (TRSTB) a monte nan yon resous global nan CoreJTAGDebogaj. Yo mete yon envèstisè opsyonèl sou liy TGT_TRST nan CoreJ.TAGDebogaj pou koneksyon ak yon sib debogaj, ki Lè sa a, espere konekte ak yon sous reset aktif-wo. Li konfigire lè yo sipoze ke siyal TRSTB k ap rantre nan J laTAG TAP aktif ba. TGT_TRSTN se rezilta aktif ba pa defo pou sib debogaj la. Si konfigirasyon sa a mande youn oubyen plizyè sib debogaj, yon lòt resous routaj mondyal ap konsome.

Figi 1-3. CoreJTAGDebogaj Done Seri ak Revèy

Chèn Aparèy

Gade Gid Itilizatè Pwogramasyon FPGA yo pou kat devlopman espesifik oswa fanmi an. Chak kat devlopman ka opere nan diferan vòltaj.tages, epi ou ka chwazi verifye si li posib ak platfòm devlopman yo. Epitou, si w ap itilize plizyè tablo devlopman, asire w ke yo pataje yon tèren komen.

Atravè FlashPro Header la
Pou sipòte chennman plizyè aparèy nan fabric la lè l sèvi avèk header FlashPro a, plizyè enstans uj_jtag yo obligatwa. Vèsyon nwayo sa a bay aksè a yon maksimòm de 16 nwayo san nesesite pou kreye yon egzanp manyèl uj_j.tagChak nwayo gen yon Kòd IR inik (soti nan 0x55 rive nan 0x64) ki pral bay aksè a nwayo espesifik ki koresponn ak kòd ID a.

Figi 1-4. Plizyè Procesè nan yon Sèl Aparèy Yon Sèl Aparèy

Pou itilize CoreJTAGDebogaj sou plizyè aparèy, youn nan aparèy yo bezwen vin mèt la. Aparèy sa a gen CoreJ la.TAGNwayo debogaj la. Chak processeur konekte jan sa a:
Figi 1-5. Plizyè Procesè Sou De Aparèy

Pou debogaj yon nwayo sou yon lòt tablo, J laTAG siyal ki soti nan CoreJTAGYo monte nivo debogaj yo nan pi gwo pin yo nan SmartDesign la. Apre sa, yo konekte yo ak J la.TAG siyal yo dirèkteman sou processeur a.
Nòt: Yon CoreJTAGDebogaj, nan dezyèm konsepsyon tablo a, se opsyonèl. Remake byen ke UJ_J laTAG Makro a ak header FlashPro a pa itilize nan dezyèm konsepsyon kat la.

Pou chwazi yon processeur pou debogaj nan SoftConsole, klike sou konfigirasyon debogaj yo, epi klike sou onglet Debogè a.

Kòmandman an, jan yo montre l nan imaj ki anba a, ap egzekite.

Figi 1-6. Konfigirasyon Debogè UJ_JTAG_IRCODE

UJ_J laTAGOu ka chanje _IRCODE selon processeur w ap debogaj la. Pa egzanpampegzanp: pou debogaj yon processeur nan Aparèy 0, UJ_J laTAGOu ka mete _IRCODE a sou 0x55 oubyen 0x56.

Atravè GPIO
Pou debogaj sou GPIO, paramèt UJ laTAG Yo chwazi _BYPASS. Ou ka debogaj youn a kat nwayo sou tèt oswa broch GPIO. Pou w ka fè yon sesyon debogaj lè w ap itilize GPIO ki soti nan SoftConsole v5.3 oswa pi wo, ou dwe mete Konfigirasyon Debogaj la jan sa a:
Figi 1-7. Konfigirasyon Debogè GPIO

Nòt: Si w ap debogaj sou GPIO, ou pa ka debogaj processeur a an menm tan atravè FlashPro Header la oswa Embedded FlashPro5 la, sou kat devlopman yo. Pa egzanp.ampegzanp: FlashPro Header oubyen Embedded FlashPro5 disponib pou fasilite debogaj lè l sèvi avèk Identify oubyen SmartDebug.
Figi 1-8. Debogaj sou broch GPIO yo

Chèn Aparèy atravè Pin GPIO yo
Pou sipòte koneksyon plizyè aparèy atravè GPIO, UJ laTAGOu dwe chwazi paramèt _BYPASS la. Apre sa, siyal TCK, TMS, ak TRSTb yo ka monte nan pò nivo siperyè yo. Tout processeur sib yo gen TCK, TMS, ak TRSTb. Nou pa montre sa yo anba a.
Figi 1-9. Chèn Aparèy Atravè Broch GPIO yo

Nan yon J debazTAG chèn, TDO yon processeur konekte ak TDI yon lòt processeur, epi li kontinye jiskaske tout processeur yo konekte nan chèn, nan fason sa a. TDI premye processeur a ak TDO dènye processeur a konekte ak J laTAG pwogramè ki konekte tout procesè yo an chèn. J laTAG siyal ki soti nan processeur yo dirije nan CoreJTAGDebogaj, kote yo ka mare yo an chèn. Si chennman an atravè plizyè aparèy fini, aparèy ki gen CoreJ laTAGDebug vin tounen aparèy mèt la.

Nan yon senaryo debogaj GPIO, kote yon Kòd IR pa asiyen a chak processeur, yo itilize yon script OpenOCD modifye pou chwazi ki aparèy ki pral debogaj la. Yo modifye yon script OpenOCD pou chwazi ki aparèy ki pral debogaj la. Pou yon konsepsyon Mi-V, file ou ka jwenn li nan kote enstalasyon SoftConsole a, anba openocd/scripts/board/microsemi-riscv.cfg la. Pou lòt procesè yo, files yo jwenn nan menm kote openocd la.
Nòt:  Opsyon konfigirasyon debogaj yo bezwen mete ajou tou, si file chanje non

Figi 1-10. Konfigirasyon Debogaj

Louvri non itilizatè-riscv-gpio-chain.cfg, sa ki annapre a se yon egzanpampsa ou dwe wè a:

Figi 1-11. Konfigirasyon MIV File

Paramèt sa yo fonksyone pou yon sèl aparèy debogaj sou GPIO. Pou debogaj yon chèn, ou bezwen ajoute lòt kòmand, pou aparèy ki pa debogaj yo ka mete nan mòd bypass la.

Pou de procesè nan yon chèn, sa ki annapre yoampKòmand lan egzekite:

Sa pèmèt debogaj Target softcore Processor 1 la lè yo mete Target softcore Processor 0 la nan mòd bypass la. Pou debogaj Target softcore Processor 0 la, yo itilize kòmand sa a:

Nòt:  Sèl diferans ki genyen ant de konfigirasyon sa yo se sous la, k ap rele konfigirasyon Microsemi RISCV la. file (microsemi-riscv.cfg) swa vini an premye, lè w ap debogaj Target softcore Processor 0, oswa an dezyèm, lè w ap debogaj Target Softcore Processor 1. Pou plis pase de aparèy nan chèn nan, j adisyonèltag yo ajoute newtaps. Pa egzanpampPa egzanp, si gen twa procesè nan yon chèn, lè sa a yo itilize kòmand sa a:

Figi 1-12. EgzampSistèm Debogaj la

Entèfas

Seksyon ki vin apre yo diskite sou enfòmasyon ki gen rapò ak koòdone a.

Paramèt Konfigirasyon

Opsyon konfigirasyon pou CoreJTAGYo dekri debogaj yo nan tablo ki anba la a. Si ou bezwen yon konfigirasyon diferan de sa ki pa defo a, sèvi ak bwat dyalòg Konfigirasyon an nan SmartDesign pou chwazi valè ki apwopriye yo pou opsyon konfigirasyon yo.
Tablo 2-1. CoreJTAGOpsyon Konfigirasyon Debogaj

Non	Ranje Valab	Default	Deskripsyon
NUM_DEBUG_TGTS	1-16	1	Kantite sib debogaj ki disponib atravè FlashPro (UJTAG_DEBUG = 0) se 1-16. Kantite sib debogaj ki disponib atravè GPIO (UJTAG_DEBUG = 1) se 1-4.
KÒD_IR_TGT_x	0X55-0X64	0X55	JTAG Kòd IR, youn pou chak sib debogaj. Valè ki espesifye a dwe inik pou sib debogaj sa a. Kontwolè tinèl ki asosye ak koòdone sib debogaj sa a sèlman kontwole TDO epi kontwole koòdone debogaj sib la, lè kontni rejis IR la koresponn ak kòd IR sa a.
TGT_AKTIF_WO_RESET_x	0-1	0	0: Sòti TGT_TRSTN_x la konekte ak yon fòm global nan sòti URSTB aktif-ba UJ la.TAG makro.1: Sòti TGT_TRST a konekte entènman ak yon fòm mondyal envèse nan sòti URSTB aktif-ba UJ la.TAG makro. Yon resous routaj mondyal anplis konsome si paramèt sa a mete sou 1 pou nenpòt sib debogaj.
UJTAG_Kontoune	0-1	0	0: Debogaj GPIO a enfim, Debogaj la disponib atravè FlashPro Header la oswa FlashPro entegre a.5.1: Debogaj GPIO a aktive, Debogaj la disponib atravè yon broch GPIO itilizatè a chwazi sou tablo a.Nòt:  Lè debogaj la fèt atravè GPIO, kòmand debogaj sa a egzekite nan opsyon debogaj SoftConsole yo: "—kòmand "set FPGA_TAP N"".
UJTAG_SEK_EN	0-1	0	0: UJTAG makro chwazi si UJTAG_BYPASS = 0. 1: UJTAGMakro _SEC la chwazi si UJTAG_DEVIYASYON= 0.Nòt:  Paramèt sa a sèlman aplike pou PolarFire. Sa vle di, FAMILY = 26.

Deskripsyon siyal
Tablo ki anba la a bay lis deskripsyon siyal pou CoreJTAGDebogaj.
Tablo 2-2. CoreJTAGDebogaj Siyal Antre/Sòti yo

Non	Ranje Valab	Default	Deskripsyon
NUM_DEBUG_TGTS	1-16	1	Kantite sib debogaj ki disponib atravè FlashPro (UJTAG_DEBUG = 0) se 1-16. Kantite sib debogaj ki disponib atravè GPIO (UJTAG_DEBUG = 1) se 1-4.
KÒD_IR_TGT_x	0X55-0X64	0X55	JTAG Kòd IR, youn pou chak sib debogaj. Valè ki espesifye a dwe inik pou sib debogaj sa a. Kontwolè tinèl ki asosye ak koòdone sib debogaj sa a sèlman kontwole TDO epi kontwole koòdone debogaj sib la, lè kontni rejis IR la koresponn ak kòd IR sa a.
TGT_AKTIF_WO_RESET_x	0-1	0	0: Sòti TGT_TRSTN_x la konekte ak yon fòm global nan sòti URSTB aktif-ba UJ la.TAG makro.1: Sòti TGT_TRST a konekte entènman ak yon fòm mondyal envèse nan sòti URSTB aktif-ba UJ la.TAG makro. Yon resous routaj mondyal anplis konsome si paramèt sa a mete sou 1 pou nenpòt sib debogaj.
UJTAG_Kontoune	0-1	0	0: Debogaj GPIO a enfim, Debogaj la disponib atravè FlashPro Header la oswa FlashPro entegre a.5.1: Debogaj GPIO a aktive, Debogaj la disponib atravè yon broch GPIO itilizatè a chwazi sou tablo a.Nòt:  Lè debogaj la fèt atravè GPIO, kòmand debogaj sa a egzekite nan opsyon debogaj SoftConsole yo: "—kòmand "set FPGA_TAP N"".
UJTAG_SEK_EN	0-1	0	0: UJTAG makro chwazi si UJTAG_BYPASS = 0. 1: UJTAGMakro _SEC la chwazi si UJTAG_DEVIYASYON= 0.Nòt:  Paramèt sa a sèlman aplike pou PolarFire. Sa vle di, FAMILY = 26.

Nòt:

• Tout siyal nan J laTAG Lis pò TAP ki anwo yo dwe monte an pò nivo siperyè nan SmartDesign.
• Pò SEC yo disponib sèlman lè UJTAG_SEC_EN aktive atravè CoreJTAGGUI konfigirasyon Debug la.
• Fè anpil atansyon lè w ap konekte antre EN_SEC la. Si yo monte EN_SEC nan yon pò nivo siperyè (pin antre aparèy), ou dwe jwenn aksè nan seksyon Konfigire Eta E/S Pandan J.TAG Seksyon pwogramasyon nan Konsepsyon Pwogram nan koule Libero a epi asire w ke Eta I/0 (Sòti Sèlman) pou pò EN_SEC la fikse sou 1.

Enskri kat ak deskripsyon yo

Pa gen okenn rejis pou CoreJTAGDebogaj.

Koule zouti

Seksyon ki vin apre yo diskite sou enfòmasyon ki gen rapò ak koule zouti a.

Lisans

Ou pa bezwen yon lisans pou itilize IP Core sa a ak Libero SoC.

RTL
Yo bay kòd RTL konplè pou nwayo a ak ban tès yo, sa ki pèmèt kreye nwayo a avèk SmartDesign. Similasyon, Sentèz, ak Layout ka fèt nan Libero SoC.

SmartDesign
Yon ansyenample egzanpye view nan CoreJTAGDebogaj la montre nan figi ki anba la a. Pou plis enfòmasyon sou itilizasyon SmartDesign pou kreye egzanp epi jenere nwayo, gade Gid Itilizatè Itilizasyon DirectCore nan Libero® SoC la.
Figi 4-1. SmartDesign CoreJTAGEnstans Debogaj View lè l sèvi avèk JTAG Header

Figi 4-2. SmartDesign CoreJTAGDebogaj Enstans lè l sèvi avèk Pin GPIO yo

Konfigirasyon CoreJTAGDebogaj nan SmartDesign

Nwayo a konfigire lè l sèvi avèk koòdone itilizatè grafik konfigirasyon an nan SmartDesign. Yon ansyenampPati koòdone itilizatè grafik la montre nan figi ki anba la a.
Figi 4-3. Konfigirasyon CoreJTAGDebogaj nan SmartDesign

Pou PolarFire, UJTAG_SEC chwazi UJ aTAGMakro _SEC olye de UJ laTAG makro lè UJTAG_BYPASS enfim. Li inyore pou tout lòt fanmi yo.
Kantite Sib Debogaj yo ka konfigire jiska 16 sib debogaj, ak UJ.TAG_BYPASS enfim epi jiska 4 sib debogaj, ak UJTAG_BYPASS aktive.
UJTAG_BYPASS chwazi debogaj atravè UJTAG ak header FlashPro a, ak debogaj atravè broch GPIO yo.
Kòd IR Sib la se J la.TAG Kòd IR yo bay sib debogaj la. Sa dwe yon valè inik nan seri ki espesifye nan Tablo 2-1.

Koule simulation

Yon ban tès itilizatè disponib ak CoreJ.TAGDebogaj. Pou fè similasyon:

1. Chwazi koule ban tès itilizatè a nan SmartDesign la.
2. Klike sou Save and Generate nan fenèt Generate a. Chwazi ban tès itilizatè a nan koòdone itilizatè konfigirasyon debaz la.

Lè SmartDesign jenere pwojè Libero a, li enstale ban tès itilizatè a. files. Pou egzekite ban tès itilizatè a:

1. Mete rasin konsepsyon an sou CoreJ laTAGDebogaj enstansyasyon nan fenèt yerachi konsepsyon Libero a.
2. Klike sou Verifye Konsepsyon Pre-Sentetize > Simile nan fenèt Libero Design Flow la. Sa kòmanse ModelSim epi li egzekite similasyon an otomatikman.

Sentèz nan Libero

Pou egzekite Sentèz la:

1. Klike sou ikòn Sentetize a nan fenèt Libero SoC Design Flow la pou sentetize nwayo a. Sinon, klike sou opsyon Sentetize a ak bouton dwat sourit la nan fenèt Design Flow la, epi chwazi Ouvri Entèaktivman. Fenèt Sentetize a montre pwojè Synplify® la.
2. Klike sou ikòn Kouri a.
   Nòt: Pou RTG4, gen yon avètisman pou evènman tanporè (SET) ki diminye, ke yo ka inyore paske IP sa a sèlman itilize pou rezon devlopman epi li pa pral itilize nan yon anviwònman radyasyon.

Kote-ak-Wout nan Libero

Yon fwa Sentèz la fini, klike sou ikòn Plase ak Itinere a nan Libero SoC pou kòmanse pwosesis plasman an.

Pwogramasyon aparèy

Si w ap itilize karakteristik UJAG_SEC la epi yo monte EN_SEC nan yon pò nivo siperyè (pin antre aparèy), ou dwe jwenn aksè nan seksyon Konfigire Eta I/O Pandan J.TAG Seksyon pwogramasyon nan Konsepsyon Pwogram nan koule Libero a epi asire w ke Eta I/0 (Sòti Sèlman) pou pò EN_SEC la fikse sou 1.

Konfigirasyon sa a nesesè pou kenbe aksè a J la.TAG pò pou reprogramasyon aparèy, paske valè Rejis Eskane Limit (BSR) ki defini an ranplase nenpòt nivo lojik ekstèn sou EN_SEC pandan reprogramasyon an.

Entegrasyon sistèm

Seksyon ki vin apre yo diskite sou enfòmasyon ki gen rapò ak entegrasyon sistèm lan.

Konsepsyon Nivo Sistèm pou IGLOO2/RTG4

Figi sa a montre egzijans konsepsyon pou fè JTAG debogaj yon processeur softcore, ki sitiye nan twal la soti nan SoftConsole rive nan J laTAG koòdone pou aparèy IGLOO2 ak RTG4.
Figi 5-1. RTG4/IGLOO2 JTAG Konsepsyon Debogaj

Konsepsyon Nivo Sistèm pou SmartFusion2

Figi sa a montre egzijans konsepsyon pou fè JTAG debogaj yon processeur softcore, ki sitiye nan twal soti nan SoftConsole rive nan J laTAG koòdone pou aparèy SmartFusion2 yo.
Figi 5-2. SmartFusion2 JTAG Konsepsyon Debogaj

UJTAG_SEK

Pou fanmi aparèy PolarFire yo, vèsyon sa a pèmèt itilizatè a chwazi ant UJTAG ak UJTAG_SEC, UJ laTAGParamèt _SEC_EN nan GUI a pral itilize pou chwazi youn ki vle.

Figi sa a montre yon dyagram senp ki reprezante interfaces fizik UJ yo.TAG/UJTAG_SEC nan PolarFire.

Figi 5-3. PolarFire UJTAGMakro _SEC

Kontrent Design

Desen yo ak CoreJTAGDebogaj la egzije pou aplikasyon an swiv kontrent yo, nan koule konsepsyon an, pou pèmèt analiz tan an dwe itilize sou domèn revèy TCK la.

Pou ajoute restriksyon yo:

1. Si w ap itilize koule Enhanced Constraint nan Libero v11.7 oswa pi wo a, double-klike sou Constraints > Manage Constraints nan fenèt DesignFlow la epi klike sou onglet Timing lan.
2. Nan onglet Timing nan fenèt Constraint Manager la, klike sou New pou kreye yon nouvo SDC. file, epi bay non fileKontrent Konsepsyon yo gen ladan yo kontrent sous revèy ki ka antre nan SDC vid sa a. file.
3. Si w ap itilize koule Kontrent Klasik ki nan Libero v11.7 oswa pi wo a, klike sou bouton dwat sourit la sou Kreye Kontrent > Kontrent Tan, nan fenèt Koule Konsepsyon an, epi klike sou Kreye Nouvo Kontrent. Sa kreye yon nouvo SDC. fileKontrent konsepsyon yo gen ladan kontrent sous revèy la, ki antre nan SDC vid sa a. file.
4. Kalkile peryòd TCK a ak demi-peryòd la. TCK a fikse sou 6 MHz lè debogaj la fèt ak FlashPro, epi li fikse sou yon frekans maksimòm 30 MHz lè FlashPro5 sipòte debogaj la. Apre ou fin konplete etap sa a, antre kontrent sa yo nan SDC a. file:
   kreye_revèy -non { TCK } \
   • peryòd TCK_PERIOD \
   • fòm vag { 0 TCK_HALF_PERIOD } \ [ jwenn_pò { TCK } ] Pa egzanpampSa vle di, kontrent sa yo aplike pou yon konsepsyon ki itilize yon frekans TCK 6 MHz.
     kreye_revèy -non { TCK } \
   • peryòd 166.67 \
   • fòm vag { 0 83.33 } \ [ jwenn_pò { TCK } ]
5. Asosye tout kontrent yo files ak Sentèz, Plas-ak-Itinerè, ak Verifikasyon Tantages nan la Manadjè Kontrent > Onglet Tan. Ou ka fè sa lè w chwazi kaz ki gen rapò ak SDC a. filekote yo te antre kontrent yo

Istwa revizyon

Non Port	Lajè	Direksyon	Deskripsyon
JTAG Pò TAP yo
TDI	1	Antre	Antre Done Tès. Antre done seri ki soti nan TAP.
TCK	1	Antre	Tès Revèy. Sous revèy pou tout eleman sekansyèl nan CoreJTAGDebogaj.
TMS	1	Antre	Seleksyon Mòd Tès la.
TDO	1	Sòti	Done tès yo soti. Sòti done seri nan TAP.
TRSTB	1	Antre	Tès Reyajisteman. Antre reyajisteman ba aktif ki soti nan TAP.
JTAG Pò Sib X yo
TGT_TDO_x	1	Antre	Teste done yo soti nan sib debogaj x la pou rive nan TAP la. Konekte ak pò TDO sib la.
TGT_TCK_x	1	Sòti	Teste pwodiksyon revèy la pou debogaj sib x la. TCK monte nan yon rezo mondyal ki gen ti asimetri anndan CoreJ.TAGDebogaj.
TGT_TRST_x	1	Sòti	Reyajisteman Tès Aktif-Wo. Sèlman itilize lè TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Sòti	Reyajisteman Tès Aktif-Ba. Sèlman itilize lè TGT_ACTIVE_HIGH_RESET_x =0
TGT_TMS_x	1	Sòti	Mòd Tès Chwazi pwodiksyon pou debogaj sib x la.
TGT_TDI_x	1	Sòti	Done Tès Antre. Antre done seri ki soti nan sib debogaj x.
UJTAG_BYPASS_TCK_x	1	Antre	Teste antre revèy la pou debogaj sib x la soti nan pin GPIO a.
UJTAG_BYPASS_TMS_x	1	Antre	Mòd Tès Chwazi pou debogaj sib x la nan pin GPIO a.
UJTAG_BYPASS_TDI_x	1	Antre	Done Tès Antre, Done seri pou debogaj sib x soti nan pin GPIO.
UJTAG_BYPASS_TRSTB_x	1	Antre	Tès Reyajisteman. Reyajiste antre a pou debogaj sib x la soti nan pin GPIO a.
UJTAG_BYPASS_TDO_x	1	Sòti	Done Tès Soti, Done seri ki soti nan sib debogaj x ki soti nan pin GPIO.
Pò SEC yo
EN_SEC	1	Antre	Aktive Sekirite. Pèmèt konsepsyon itilizatè a ranplase antre TDI ak TRSTB ekstèn yo nan TAP la.AtansyonFè anpil atansyon lè w ap konekte pò sa a. Gade nòt ki anba a ak Pwogramasyon Aparèy pou plis detay.
TDI_SEC	1	Antre	Anilasyon Sekirite TDI. Anile antre TDI ekstèn nan TAP la lè EN_SEC la HIGH.
TRSTB_SEC	1	Antre	Anilasyon sekirite TRSTB. Anile antre ekstèn TRSTB a nan TAP la lè SEC_EN an wo.
UTRSTB	1	Sòti	Tès Reyajiste Monitè a
UTMS	1	Sòti	Mòd Tès Chwazi Monitè

Microchip la Websit

Microchip bay sipò sou entènèt atravè nou an websit nan www.microchip.com/. Sa a websit ki itilize pou fè files ak enfòmasyon fasil disponib pou kliyan. Gen kèk nan kontni ki disponib yo enkli:

• Sipò pou pwodwi – Done fèy ak errata, nòt aplikasyon ak sample pwogram, resous konsepsyon, gid itilizatè a ak dokiman sipò pyès ki nan konpitè, dènye degaje lojisyèl ak lojisyèl achiv
• Sipò teknik jeneral – Kesyon yo poze souvan (FAQs), demann sipò teknik, gwoup diskisyon sou entènèt, lis manm pwogram patnè konsepsyon Microchip
• Biznis nan Microchip – Seleksyon pwodwi ak gid kòmande, dènye communiqués pou laprès Microchip, lis seminè ak evènman, lis biwo lavant Microchip, distribitè ak reprezantan faktori yo.

Sèvis Notifikasyon Chanjman pwodwi

Sèvis notifikasyon chanjman pwodwi Microchip la ede kenbe kliyan yo kouran sou pwodwi Microchip yo. Abònen yo pral resevwa yon notifikasyon imel chak fwa gen chanjman, mizajou, revizyon oswa erè ki gen rapò ak yon fanmi pwodwi espesifik oswa zouti devlopman ki enterese yo.

Pou anrejistre, ale nan www.microchip.com/pcn epi swiv enstriksyon enskripsyon yo Sipò Kliyan  Itilizatè pwodwi Microchip ka resevwa asistans atravè plizyè chanèl:

• Distribitè oswa Reprezantan
• Biwo Komèsyal Lokal
• Kliyan Enjenyè Solisyon Entegre (ESE) Sipò Teknik Kliyan yo ta dwe kontakte distribitè yo, reprezantan yo oswa ESE pou sipò. Biwo lavant lokal yo disponib tou pou ede kliyan yo. Yon lis biwo lavant ak kote yo enkli nan dokiman sa a.

Gen sipò teknik ki disponib atravè la websit nan: www.microchip.com/support

Aparèy Microchip Kòd Pwoteksyon Karakteristik

Remake detay sa yo sou karakteristik pwoteksyon kòd sou aparèy Microchip:

• Pwodwi Microchip satisfè espesifikasyon yo nan Fich Done Microchip yo.
• Microchip kwè ke fanmi li nan pwodwi yo an sekirite lè yo itilize nan fason ki gen entansyon an ak nan kondisyon nòmal.
• Gen metòd malonèt e petèt ilegal ke yo te itilize pou eseye vyole karakteristik pwoteksyon kòd nan aparèy Microchip yo. Nou kwè ke metòd sa yo mande pou itilize pwodwi Microchip yo nan yon fason andeyò espesifikasyon fonksyònman ki nan Fich Done Microchip yo. Tantativ pou vyole karakteristik pwoteksyon kòd sa yo, gen plis chans, pa ka akonpli san yo pa vyole dwa pwopriyete entelektyèl Microchip.
• Microchip vle travay ak nenpòt kliyan ki konsène sou entegrite kòd li a.
• Ni Microchip ni okenn lòt manifakti semi-conducteurs ka garanti sekirite kòd li a. Pwoteksyon Kòd pa vle di ke nou garanti pwodwi a "ka kase." Pwoteksyon Kòd toujou ap evolye. Nou menm nan Microchip, nou pran angajman pou amelyore kontinyèlman karakteristik pwoteksyon kòd pwodwi nou yo. Tantativ pou kraze karakteristik pwoteksyon kòd Microchip a ka yon vyolasyon Digital Millennium Copyright Act. Si zak sa yo pèmèt aksè san otorizasyon nan lojisyèl ou a oswa lòt travay ki gen dwadotè, ou ka gen dwa rele yon pwosè pou sekou dapre Lwa sa a.

Avi Legal

Enfòmasyon ki nan piblikasyon sa a se pou rezon sèl pou konsepsyon ak itilizasyon pwodwi Microchip yo. Enfòmasyon konsènan aplikasyon aparèy ak bagay menm jan an se sèlman pou konvenyans ou epi yo ka ranplase pa mizajou. Se responsablite w pou asire w ke aplikasyon w lan satisfè espesifikasyon ou yo.
MICROCHIP BAY ENFÒMASYON SA A "JAN L YE A". MICROCHIP PA FÈ OKENN REPREZANTASYON.
OSWA GARANTI NENPÒT KALITE KIT EKSPRÈS OSWA ENPLISITE, EKRI OSWA ORAL, LEGAL
OSWA OTREMAN, KI GEN RAPÒ AK ENFÒMASYON YO, KI GEN LADAN MEN PA LIMITE A, NENPÒT ENPLISITE
GARANTI SOU ABSANS VYOLASYON, KAPASITE KOMÈSYAL, AK ADAPTASYON POU YON OBJEKTIF PATIKILYE OSWA GARANTI KI GEN RAPÒ AK KONDISYON, KALITE, OSWA PÈFÒMANS LI. NAN OKENN KA MICROCHIP PA PRAL RESPONSAB POU OKENN PÈT, DOMAJ, PRIX OSWA DEPANS ENDIRÈK, ESPESYAL, PINITIF, AKSIDANTÈL OSWA KONSEKWANSYÈL NAN OKENN KALITE KI GEN RAPÒ AK ENFÒMASYON AN OSWA ITILIZASYON LI, KELKESWA KÒZ LI, MENM SI MICROCHIP TE AVIZE SOU POSIBILITE A OSWA DOMAJ YO PREVISIB. NAN LIMITE LALWA OTORIZE, RESPONSABLITE TOTAL MICROCHIP SOU TOUT REKLAMASYON NAN OKENN FASON KI GEN RAPÒ AK ENFÒMASYON AN OSWA ITILIZASYON LI PA PRAL DEPASE MONTAN FRÈ YO, SI GENYEN, KE OU TE PEYE DIRÈKTEMAN BAY MICROCHIP POU ENFÒMASYON AN. Itilizasyon aparèy Microchip nan aplikasyon pou sipò lavi ak/oswa sekirite se antyèman sou risk achtè a, epi achtè a dakò pou defann, dedomaje epi pwoteje Microchip kont nenpòt domaj, reklamasyon, pwosè oswa depans ki soti nan itilizasyon sa a. Pa gen okenn lisans ki transmèt, enplisitman oswa otreman, anba okenn dwa pwopriyete entelektyèl Microchip sof si gen lòt endikasyon.

AMERIK	AZI / PASIFIK	AZI / PASIFIK	EWÒP
Biwo Corporate2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200 Faks: 480-792-7277 Sipò teknik: www.microchip.com/support Web Adrès: www.microchip.com AtlantaDuluth, GATel: 678-957-9614 Faks: 678-957-1455Austin, TXTel: 512-257-3370Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088ChicagoItasca, IL Tel: 630-285-0071 Faks: 630-285-0075DallasAddison, TXTel: 972-818-7423Faks: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTel: 281-894-5983Indianapolis Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380Los Angeles Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: 951-273-7800Raleigh, NCTel: 919-844-7510New York, NYTel: 631-435-6000San Jose, CATel: 408-735-9110Tel: 408-436-4270Kanada – TorontoTel: 905-695-1980 Faks: 905-695-2078	Ostrali - SydneyTel: 61-2-9868-6733Lachin - BeijingTel: 86-10-8569-7000Lachin - ChengduTel: 86-28-8665-5511Lachin - ChongqingTel: 86-23-8980-9588Lachin - DongguanTel: 86-769-8702-9880Lachin - GuangzhouTel: 86-20-8755-8029Lachin - HangzhouTel: 86-571-8792-8115Lachin - Hong Kong SARTel: 852-2943-5100Lachin - NankinTel: 86-25-8473-2460Lachin - KendaoTel: 86-532-8502-7355Lachin - ShanghaiTel: 86-21-3326-8000Lachin - ShenyangTel: 86-24-2334-2829Lachin - ShenzhenTel: 86-755-8864-2200Lachin - SuzhouTel: 86-186-6233-1526Lachin - WuhanTel: 86-27-5980-5300Lachin - XianTel: 86-29-8833-7252Lachin - ksiamènTel: 86-592-2388138Lachin - ZhuhaiTel: 86-756-3210040	Lend - BangaloreTel: 91-80-3090-4444Lend - New DelhiTel: 91-11-4160-8631Lend - PuneTel: 91-20-4121-0141Japon - OsakaTel: 81-6-6152-7160Japon - TokyoTel: 81-3-6880- 3770Kore di - DaeguTel: 82-53-744-4301Kore di - SeoulTel: 82-2-554-7200Malezi - Kuala LumpurTel: 60-3-7651-7906Malezi - PenangTel: 60-4-227-8870Filipin - ManilaTel: 63-2-634-9065SingaporeTel: 65-6334-8870Taiwan - Hsin ChuTel: 886-3-577-8366Taiwan - KaohsiungTel: 886-7-213-7830Taiwan – TaipeiTel: 886-2-2508-8600Thailand - BangkokTel: 66-2-694-1351Vyetnam - Ho Chi MinhTel: 84-28-5448-2100	Otrich – WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Denmark - CopenhagenTel: 45-4485-5910Fax: 45-4485-2829Fenlann – EspooTel: 358-9-4520-820Frans - PariTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Almay – GarchingTel: 49-8931-9700Almay – HaanTel: 49-2129-3766400Almay - HeilbronnTel: 49-7131-72400Almay - KarlsruheTel: 49-721-625370Almay - MinikTel: 49-89-627-144-0Fax: 49-89-627-144-44Almay - RosenheimTel: 49-8031-354-560Izrayèl - Ra'ananaTel: 972-9-744-7705Itali - MilanTel: 39-0331-742611Fax: 39-0331-466781Itali - PadovaTel: 39-049-7625286Netherlands - DrunenTel: 31-416-690399Fax: 31-416-690340Nòvèj - TrondheimTel: 47-72884388Polòy - WarsawTel: 48-22-3325737Woumani - BucharestTel: 40-21-407-87-50Espay – MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Syèd - GothenbergTel: 46-31-704-60-40Syèd - StockholmTel: 46-8-5090-4654UK - WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Dokiman / Resous

Teknoloji Microchip CoreJTAGDebug processeurs [pdfGid Itilizatè CoreJTAGProcesseur Debogaj, CoreJTAGDebogaj, Processeur

Referans

• Manyèl itilizatè