एफ-टाइल डिस्प्लेपोर्ट एफपीजीए आईपी डिजाइन एक्सample
उपयोगकर्ता गाइड

एफ-टाइल डिस्प्लेपोर्ट एफपीजीए आईपी डिजाइन एक्सample

Intel® Quartus® प्राइम डिज़ाइन सुइट के लिए अपडेट किया गया: 22.2 IP संस्करण: 21.0.1

डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिजाइन एक्सample त्वरित प्रारंभ मार्गदर्शिका

DisplayPort Intel® F-टाइल उपकरणों में एक सिमुलेटिंग टेस्टबेंच और एक हार्डवेयर डिज़ाइन है जो संकलन और हार्डवेयर परीक्षण FPGA IP डिज़ाइन पूर्व का समर्थन करता हैampIntel Agilex™ के लिए लेस
DisplayPort Intel FPGA IP निम्न डिज़ाइन प्रदान करता है, जैसे:ampलेस:

• पिक्सेल क्लॉक रिकवरी (पीसीआर) मॉड्यूल के बिना डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक
• एक्सिस वीडियो इंटरफेस के साथ डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक

जब आप एक डिज़ाइन पूर्व उत्पन्न करते हैंampले, पैरामीटर संपादक स्वचालित रूप से बनाता है fileहार्डवेयर में डिज़ाइन का अनुकरण, संकलन और परीक्षण करना आवश्यक है।
चित्र 1. विकास एसtagesसंबंधित जानकारी

• डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी यूजर गाइड
• इंटेल क्वार्टस प्राइम प्रो संस्करण में माइग्रेट करना

इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या इसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल द्वारा लिखित रूप में स्पष्ट रूप से सहमति के अलावा, यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। इंटेल ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।
*अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।
आईएसओ 9001:2015 पंजीकृत
1.1. निर्देशिका संरचना
चित्र 2. निर्देशिका संरचना

तालिका 1. डिजाइन पूर्वampले अवयव

फ़ोल्डर	Files
आरटीएल/कोर	dp_core.ip
	dp_rx। आईपी
	dp_tx। आईपी
आरटीएल/आरएक्स_फी	dp_gxb_rx/ ((डीपी पीएमए यूएक्स बिल्डिंग ब्लॉक)
	dp_rx_data_fifo। आईपी
	rx_top_phy। एसवी
आरटीएल/tx_phy	dp_gxb_rx/ ((डीपी पीएमए यूएक्स बिल्डिंग ब्लॉक)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2। हार्डवेयर और सॉफ्टवेयर आवश्यकताएँ
डिज़ाइन पूर्व के परीक्षण के लिए इंटेल निम्नलिखित हार्डवेयर और सॉफ़्टवेयर का उपयोग करता हैampपर:
हार्डवेयर

• Intel Agilex I-Series विकास किट
• डिस्प्लेपोर्ट सोर्स जीपीयू
• डिस्प्लेपोर्ट सिंक (मॉनिटर)
• बीटेक डिस्प्लेपोर्ट एफएमसी बेटी कार्ड संशोधन 8सी
• डिस्प्लेपोर्ट केबल

सॉफ़्टवेयर

• इंटेल क्वार्टस® प्राइम
• Synopsys * VCS सिम्युलेटर

1.3। डिजाइन बनाना
डिज़ाइन पूर्व उत्पन्न करने के लिए Intel Quartus Prime सॉफ़्टवेयर में DisplayPort Intel FPGA IP पैरामीटर संपादक का उपयोग करेंampले.
चित्रा 3. डिजाइन प्रवाह उत्पन्न करना

1.  टूल्स ➤ आईपी कैटलॉग का चयन करें, और लक्ष्य डिवाइस परिवार के रूप में इंटेल एजाइलेक्स एफ-टाइल का चयन करें।
   टिप्पणी: डिजाइन पूर्वample केवल Intel Agilex F-टाइल उपकरणों का समर्थन करता है।
2. आईपी ​​​​कैटलॉग में, डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी को ढूंढें और डबल-क्लिक करें। नई आईपी विविधता विंडो प्रकट होती है।
3. अपनी कस्टम IP विविधता के लिए एक शीर्ष-स्तरीय नाम निर्दिष्ट करें। पैरामीटर संपादक आईपी भिन्नता सेटिंग्स को a . में सहेजता है file नामित आईपी।
4. डिवाइस फ़ील्ड में Intel Agilex F-टाइल डिवाइस का चयन करें, या डिफ़ॉल्ट Intel Quartus Prime सॉफ़्टवेयर डिवाइस चयन को रखें।
5. ओके पर क्लिक करें। पैरामीटर संपादक प्रकट होता है।
6. TX और RX दोनों के लिए वांछित पैरामीटर कॉन्फ़िगर करें।
7. डिजाइन पूर्व के तहतampटैब पर, पीसीआर के बिना डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक का चयन करें।
8. टेस्टबेंच उत्पन्न करने के लिए सिमुलेशन का चयन करें, और हार्डवेयर डिज़ाइन पूर्व उत्पन्न करने के लिए संश्लेषण का चयन करेंampले। डिज़ाइन पूर्व बनाने के लिए आपको इनमें से कम से कम एक विकल्प चुनना होगाample fileएस। यदि आप दोनों का चयन करते हैं, तो जनरेशन समय अधिक हो जाता है।
9. टारगेट डेवलपमेंट किट के लिए, Intel Agilex I-Series SOC डेवलपमेंट किट चुनें। यह विकास किट पर डिवाइस से मेल खाने के लिए चरण 4 में चयनित लक्ष्य डिवाइस को बदलने का कारण बनता है। Intel Agilex I-Series SOC डेवलपमेंट किट के लिए, डिफ़ॉल्ट डिवाइस AGIB027R31B1E2VR0 है।
10. जनरेट एक्स पर क्लिक करेंampले डिजाइन।

1.4। डिजाइन का अनुकरण
डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिजाइन पूर्वample testbench एक TX उदाहरण से एक RX उदाहरण के लिए एक सीरियल लूपबैक डिज़ाइन का अनुकरण करता है। एक आंतरिक वीडियो पैटर्न जनरेटर मॉड्यूल डिस्प्लेपोर्ट TX ​​इंस्टेंस को चलाता है और RX इंस्टेंस वीडियो आउटपुट टेस्टबेंच में सीआरसी चेकर्स से जुड़ता है।
चित्रा 4. डिजाइन सिमुलेशन प्रवाह

1. Synopsys सिम्युलेटर फोल्डर में जाएं और VCS चुनें।
2. सिमुलेशन स्क्रिप्ट चलाएँ।
   स्रोत vcs_sim.sh
3. स्क्रिप्ट क्वार्टस टीएलजी करती है, सिम्युलेटर में टेस्टबेंच को संकलित और चलाती है।
4. परिणाम का विश्लेषण करें।
   एक सफल अनुकरण स्रोत और सिंक एसआरसी तुलना के साथ समाप्त होता है।

1.5। डिजाइन का संकलन और परीक्षण
चित्र 5. डिजाइन का संकलन और अनुकरणहार्डवेयर पर एक प्रदर्शन परीक्षण को संकलित करने और चलाने के लिए उदाampले डिजाइन, इन चरणों का पालन करें:

1. हार्डवेयर पूर्व सुनिश्चित करेंampले डिजाइन पीढ़ी पूरी हो गई है।
2. Intel Quartus Prime Pro Edition सॉफ़्टवेयर लॉन्च करें और खोलें / क्वार्टस/agi_dp_demo.qpf.
3. प्रसंस्करण पर क्लिक करें ➤ संकलन शुरू करें।
4. सफल संकलन के बाद, Intel Quartus Prime Pro Edition सॉफ़्टवेयर एक .sof उत्पन्न करता है file आपकी निर्दिष्ट निर्देशिका में।
5. बीटेक बेटी कार्ड पर डिस्प्लेपोर्ट आरएक्स कनेक्टर को बाहरी डिस्प्लेपोर्ट स्रोत से कनेक्ट करें, जैसे पीसी पर ग्राफिक्स कार्ड।
6. Bitec बेटी कार्ड पर DisplayPort TX कनेक्टर को DisplayPort सिंक डिवाइस से कनेक्ट करें, जैसे कि वीडियो एनालाइज़र या PC मॉनिटर।
7.  सुनिश्चित करें कि विकास बोर्ड पर सभी स्विच डिफ़ॉल्ट स्थिति में हैं।
8. उत्पन्न .sof का उपयोग करके विकास बोर्ड पर चयनित Intel Agilex F-Tile डिवाइस को कॉन्फ़िगर करें file (उपकरण ➤ प्रोग्रामर)।
9. डिस्प्लेपोर्ट सिंक डिवाइस वीडियो स्रोत से उत्पन्न वीडियो को प्रदर्शित करता है।

संबंधित जानकारी
Intel Agilex I-Series FPGA डेवलपमेंट किट यूजर गाइड/
1.5.1। पुनर्जीवित ईएलएफ File
डिफ़ॉल्ट रूप से, ELF file जब आप डायनेमिक डिज़ाइन पूर्व उत्पन्न करते हैं तो उत्पन्न होता हैampले.
हालाँकि, कुछ मामलों में, आपको ELF को फिर से बनाना होगा file अगर आप सॉफ्टवेयर में बदलाव करते हैं file या dp_core.qsys को पुन: उत्पन्न करें file. dp_core.qsys को पुन: उत्पन्न कर रहा है file .sopcinfo को अपडेट करता है file, जिसके लिए आपको ELF को फिर से बनाना होगा file.

1. के लिए जाओ / सॉफ्टवेयर और यदि आवश्यक हो तो कोड संपादित करें।
2. के लिए जाओ / स्क्रिप्ट और निम्न बिल्ड स्क्रिप्ट निष्पादित करें: स्रोत build_sw.sh
   • विंडोज पर, Nios II कमांड शेल को खोजें और खोलें। Nios II कमांड शेल में, पर जाएँ / स्क्रिप्ट और निष्पादित करें स्रोत build_sw.sh.
   टिप्पणी: विंडोज 10 पर बिल्ड स्क्रिप्ट को निष्पादित करने के लिए, आपके सिस्टम को लिनक्स (डब्लूएसएल) के लिए विंडोज सबसिस्टम की आवश्यकता होती है। WSL स्थापना चरणों के बारे में अधिक जानकारी के लिए, Nios II सॉफ़्टवेयर डेवलपर हैंडबुक देखें।
   • Linux पर, प्लेटफ़ॉर्म डिज़ाइनर लॉन्च करें, और टूल्स ➤ Nios II कमांड शेल खोलें। Nios II कमांड शेल में, पर जाएँ / स्क्रिप्ट और निष्पादित करें स्रोत build_sw.sh.
3. एक योगिनी सुनिश्चित करें file में उत्पन्न होता है /सॉफ्टवेयर/ dp_demo.
4. उत्पन्न .elf डाउनलोड करें file .sof को फिर से संकलित किए बिना FPGA में file निम्न स्क्रिप्ट चलाकर: nios2-download /सॉफ्टवेयर/dp_demo/*.elf
5. नए सॉफ़्टवेयर के प्रभावी होने के लिए FPGA बोर्ड पर रीसेट बटन दबाएं।

1.6. डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिजाइन एक्सampले पैरामीटर्स
टेबल 2. डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिजाइन एक्सampIntel Agilex Ftile डिवाइस के लिए QSF बाधा

क्यूएसएफ प्रतिबंध	विवरण
सेट_ग्लोबल_असाइनमेंट -नाम VERILOG_MACRO "__DISPLAYPORT_support__=1"	क्वार्टस 22.2 के बाद से, डिस्प्लेपोर्ट कस्टम एसआरसी (सॉफ्ट रीसेट कंट्रोलर) प्रवाह को सक्षम करने के लिए इस क्यूएसएफ बाधा की आवश्यकता है

टेबल 3. डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिजाइन एक्सampIntel Agilex F-टाइल डिवाइस के लिए पैरामीटर्स

पैरामीटर	कीमत	विवरण
उपलब्ध डिजाइन पूर्वample
डिजाइन का चयन करें	•कोई भी नहीं पीसीआर के बिना डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक • एक्सिस वीडियो इंटरफेस के साथ डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक	डिजाइन पूर्व का चयन करेंampली उत्पन्न होना है। •कोई नहीं: कोई डिज़ाइन नहीं पूर्वampले वर्तमान पैरामीटर चयन के लिए उपलब्ध है। • पीसीआर के बिना डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक: यह डिजाइन पूर्वampजब आप सक्षम वीडियो इनपुट छवि पोर्ट पैरामीटर को चालू करते हैं तो le बिना पिक्सेल क्लॉक रिकवरी (पीसीआर) मॉड्यूल के डिस्प्लेपोर्ट सिंक से डिस्प्लेपोर्ट स्रोत तक समानांतर लूपबैक प्रदर्शित करता है। एक्सिस वीडियो इंटरफेस के साथ डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक: यह डिजाइन पूर्वampसक्रिय वीडियो डेटा प्रोटोकॉल सक्षम करें AXIS-VVP पूर्ण पर सेट होने पर le AXIS वीडियो इंटरफ़ेस के साथ DisplayPort सिंक से DisplayPort स्रोत तक समानांतर लूपबैक प्रदर्शित करता है।
डिजाइन पूर्वample Files
सिमुलेशन	बंद	आवश्यक उत्पन्न करने के लिए इस विकल्प को चालू करें fileसिमुलेशन टेस्टबेंच के लिए एस।
संश्लेषण	बंद	आवश्यक उत्पन्न करने के लिए इस विकल्प को चालू करें fileइंटेल क्वार्टस प्राइम संकलन और हार्डवेयर डिजाइन के लिए।
उत्पन्न एचडीएल प्रारूप
उत्पन्न File प्रारूप	वेरिलॉग, वीएचडीएल	जेनरेट किए गए डिज़ाइन के लिए अपना पसंदीदा एचडीएल प्रारूप चुनेंample fileतय करना। नोट: यह विकल्प केवल जनरेट किए गए शीर्ष स्तर के IP के लिए प्रारूप निर्धारित करता है fileएस। अन्य सभी fileएस (उदाampले टेस्टबेंच और शीर्ष स्तर files हार्डवेयर प्रदर्शन के लिए) वेरिलॉग एचडीएल प्रारूप में हैं।
लक्ष्य विकास किट
बोर्ड का चयन करें	• कोई विकास किट नहीं • इंटेल एजिलेक्स आई-सीरीज़ विकास किट	लक्षित डिजाइन पूर्व के लिए बोर्ड का चयन करेंampले.

पैरामीटर	कीमत	विवरण
		• कोई विकास किट नहीं: यह विकल्प डिज़ाइन के सभी हार्डवेयर पहलुओं को शामिल नहीं करता हैampले। P कोर सभी पिन असाइनमेंट को वर्चुअल पिन पर सेट करता है। •Intel Agilex I-Series FPGA Development Kit: यह विकल्प स्वचालित रूप से इस विकास किट पर डिवाइस से मिलान करने के लिए प्रोजेक्ट के लक्ष्य डिवाइस का चयन करता है। यदि आपके बोर्ड संशोधन में एक अलग डिवाइस संस्करण है, तो आप चेंज टार्गेट डिवाइस पैरामीटर का उपयोग करके लक्ष्य डिवाइस को बदल सकते हैं। IP कोर डेवलपमेंट किट के अनुसार सभी पिन असाइनमेंट सेट करता है। नोट: प्रारंभिक डिजाइन पूर्वample इस क्वार्टस रिलीज़ में हार्डवेयर पर कार्यात्मक रूप से सत्यापित नहीं है। •कस्टम विकास किट: यह विकल्प पूर्व डिजाइन की अनुमति देता हैampइंटेल एफपीजीए के साथ तीसरे पक्ष के विकास किट पर परीक्षण किया जाना है। आपको अपने आप पिन असाइनमेंट सेट करने की आवश्यकता हो सकती है।
लक्ष्य डिवाइस
लक्ष्य डिवाइस बदलें	बंद	इस विकल्प को चालू करें और डेवलपमेंट किट के लिए डिवाइस के पसंदीदा संस्करण का चयन करें।

समानांतर लूपबैक डिजाइन उदाampलेस

डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिजाइन पूर्वampलेस पिक्सेल क्लॉक रिकवरी (पीसीआर) मॉड्यूल के बिना डिस्प्लेपोर्ट आरएक्स इंस्टेंस से डिस्प्लेपोर्ट TX ​​इंस्टेंस तक समानांतर लूपबैक प्रदर्शित करता है।
टेबल 4. डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिजाइन एक्सample Intel Agilex F-टाइल डिवाइस के लिए

डिजाइन पूर्वample	पद का नाम	आधार - सामग्री दर	चैनल मोड	लूपबैक प्रकार
पीसीआर के बिना डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक	डिस्प्लेपोर्ट एसएसटी	आरबीआर, एचआरबी, एचआरबी2, एचबीआर3	सिंप्लेक्स	पीसीआर के बिना समानांतर
एक्सिस वीडियो इंटरफेस के साथ डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक	डिस्प्लेपोर्ट एसएसटी	आरबीआर, एचआरबी, एचआरबी2, एचबीआर3	सिंप्लेक्स	एक्सिस वीडियो इंटरफेस के साथ समानांतर

2.1। Intel Agilex F-टाइल डिस्प्लेपोर्ट SST समानांतर लूपबैक डिज़ाइन विशेषताएँ
एसएसटी समानांतर लूपबैक डिजाइन पूर्वampलेस डिस्प्लेपोर्ट सिंक से डिस्प्लेपोर्ट स्रोत तक एकल वीडियो स्ट्रीम के प्रसारण को प्रदर्शित करता है।
इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या उसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना किसी सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या दायित्व नहीं लेता है, सिवाय इसके कि इंटेल द्वारा लिखित रूप से सहमति व्यक्त की गई है। Intel ग्राहकों को सलाह दी जाती है कि किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें। *अन्य नामों और ब्रांडों पर दूसरों की संपत्ति के रूप में दावा किया जा सकता है।
आईएसओ 9001:2015 पंजीकृत
चित्रा 6. पीसीआर के बिना इंटेल एजीलेक्स एफ-टाइल डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक

• इस संस्करण में, डिस्प्लेपोर्ट स्रोत का पैरामीटर, TX_SUPPORT_IM_ENABLE चालू है और वीडियो छवि इंटरफ़ेस का उपयोग किया जाता है।
• डिस्प्लेपोर्ट सिंक बाहरी वीडियो स्रोत जैसे जीपीयू से वीडियो और या ऑडियो स्ट्रीमिंग प्राप्त करता है और इसे समानांतर वीडियो इंटरफेस में डीकोड करता है।
• डिस्प्लेपोर्ट सिंक वीडियो आउटपुट सीधे डिस्प्लेपोर्ट सोर्स वीडियो इंटरफेस को ड्राइव करता है और मॉनिटर पर ट्रांसमिट करने से पहले डिस्प्लेपोर्ट मेन लिंक को एन्कोड करता है।
• IOPLL एक निश्चित आवृत्ति पर डिस्प्लेपोर्ट सिंक और सोर्स वीडियो क्लॉक दोनों को चलाता है।
• यदि DisplayPort सिंक और स्रोत का MAX_LINK_RATE पैरामीटर HBR3 के लिए कॉन्फ़िगर किया गया है और PIXELS_PER_CLOCK क्वाड के लिए कॉन्फ़िगर किया गया है, तो वीडियो घड़ी 300Kp8 पिक्सेल दर (30/1188 = 4 MHz) का समर्थन करने के लिए 297 MHz पर चलती है।

चित्र 7. एक्सिस वीडियो के साथ इंटेल एजिलेक्स एफ-टाइल डिस्प्लेपोर्ट एसएसटी समानांतर लूपबैक इंटरफ़ेस

• इस संस्करण में, डिस्प्लेपोर्ट स्रोत और सिंक पैरामीटर, एक्सिस वीडियो डेटा इंटरफ़ेस को सक्षम करने के लिए सक्रिय वीडियो डेटा प्रोटोकॉल में एक्सिस-वीवीपी पूर्ण का चयन करें।
• डिस्प्लेपोर्ट सिंक बाहरी वीडियो स्रोत जैसे जीपीयू से वीडियो और या ऑडियो स्ट्रीमिंग प्राप्त करता है और इसे समानांतर वीडियो इंटरफेस में डीकोड करता है।
• डिस्प्लेपोर्ट सिंक वीडियो डेटा स्ट्रीम को एक्सिस वीडियो डेटा में कनवर्ट करता है और वीवीपी वीडियो फ्रेम बफर के माध्यम से डिस्प्लेपोर्ट सोर्स एक्सिस वीडियो डेटा इंटरफेस को ड्राइव करता है। डिस्प्लेपोर्ट सोर्स एक्सिस वीडियो डेटा को मॉनिटर पर ट्रांसमिट करने से पहले डिस्प्लेपोर्ट मेन लिंक में कनवर्ट करता है।
• इस डिज़ाइन संस्करण में, तीन मुख्य वीडियो घड़ियाँ हैं, अर्थात् rx/tx_axi4s_clk, rx_vid_clk, और tx_vid_clk। स्रोत और सिंक दोनों एक्सिस मॉड्यूल के लिए axi4s_clk 300 मेगाहर्ट्ज पर चलता है। rx_vid_clk 300 मेगाहर्ट्ज पर DP सिंक वीडियो पाइपलाइन चलाता है (8Kp30 4PIP तक किसी भी रिज़ॉल्यूशन का समर्थन करने के लिए), जबकि tx_vid_clk वास्तविक पिक्सेल क्लॉक फ़्रीक्वेंसी (PIP द्वारा विभाजित) पर DP स्रोत वीडियो पाइपलाइन चलाता है।
• जब डिज़ाइन रिज़ॉल्यूशन में एक स्विच का पता लगाता है तो यह डिज़ाइन वेरिएंट I2C प्रोग्रामिंग के माध्यम से tx_vid_clk फ़्रीक्वेंसी को ऑन-बोर्ड SI5391B OSC में कॉन्फ़िगर करता है।
• यह डिज़ाइन वैरिएंट केवल डिस्प्लेपोर्ट सॉफ़्टवेयर में पूर्वनिर्धारित संकल्पों की एक निश्चित संख्या को प्रदर्शित करता है, अर्थात्:
  - 720p60, आरजीबी
  - 1080p60, आरजीबी
  - 4K30, आरजीबी
  - 4K60, आरजीबी

2.2। क्लॉकिंग स्कीम
क्लॉकिंग योजना डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिज़ाइन उदा में क्लॉक डोमेन को दर्शाती हैampले.
चित्र 8. Intel Agilex F-टाइल डिस्प्लेपोर्ट ट्रांसीवर क्लॉकिंग स्कीमतालिका 5. क्लॉकिंग स्कीम सिग्नल

आरेख में घड़ी	विवरण
एसआईएसपीएलएल रिफक्लक	एफ-टाइल सिस्टम पीएलएल संदर्भ घड़ी जो किसी भी घड़ी की आवृत्ति हो सकती है जो उस आउटपुट आवृत्ति के लिए सिस्टम पीएलएल द्वारा विभाज्य है। इस डिजाइन में पूर्वample, system_pll_clk_link और rx/tx refclk_link समान 150 MHz SysPLL refclk साझा करते हैं।

आरेख में घड़ी	विवरण
	यह एक मुफ्त चलने वाली घड़ी होनी चाहिए जो डिस्प्लेपोर्ट Phy Top से संबंधित आउटपुट पोर्ट को जोड़ने से पहले एक समर्पित ट्रांसीवर रेफरेंस क्लॉक पिन से संदर्भ और सिस्टम PLL क्लॉक आईपी के इनपुट क्लॉक पोर्ट से जुड़ी हो। नोट: इस डिजाइन के लिए पूर्वampले, क्लॉक कंट्रोलर GUI Si5391A OUT6 को 150 MHz पर कॉन्फ़िगर करें।
सिस्टम पीएलएल क्लिक लिंक	सभी डिस्प्लेपोर्ट दर का समर्थन करने के लिए न्यूनतम सिस्टम पीएलएल आउटपुट फ्रीक्वेंसी 320 मेगाहर्ट्ज है। यह डिजाइन पूर्वample 900 MHz (उच्चतम) आउटपुट आवृत्ति का उपयोग करता है ताकि SysPLL refclk को rx/tx refclk_link के साथ साझा किया जा सके जो कि 150 MHz है।
rx_cdr_refclk_link / tx_pll_refclk_link	आरएक्स सीडीआर और टीएक्स पीएलएल लिंक रिफक्लक जो सभी डिस्प्लेपोर्ट डेटा दर का समर्थन करने के लिए 150 मेगाहट्र्ज पर तय किया गया है।
rx_ls_clkout / tx_ls_clkout	डिस्प्लेपोर्ट लिंक स्पीड क्लॉक टू क्लॉक डिस्प्लेपोर्ट आईपी कोर। डेटा दर के समतुल्य आवृत्ति समानांतर डेटा चौड़ाई से विभाजित होती है। Exampपर: आवृत्ति = डेटा दर / डेटा चौड़ाई = 8.1G (HBR3) / 40 बिट्स = 202.5 मेगाहर्ट्ज

2.3। सिमुलेशन टेस्टबेंच
सिमुलेशन टेस्टबेंच डिस्प्लेपोर्ट TX ​​सीरियल लूपबैक को RX में अनुकरण करता है।
चित्र 9. डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी सिम्पलेक्स मोड सिमुलेशन टेस्टबेंच ब्लॉक डायग्रामतालिका 6. टेस्टबेंच घटक

अवयव	विवरण
वीडियो पैटर्न जेनरेटर	यह जनरेटर कलर बार पैटर्न बनाता है जिसे आप कॉन्फ़िगर कर सकते हैं। आप वीडियो प्रारूप समय को पैरामीटर कर सकते हैं।
टेस्टबेंच नियंत्रण	यह ब्लॉक सिमुलेशन के परीक्षण अनुक्रम को नियंत्रित करता है और TX कोर के लिए आवश्यक उत्तेजना संकेत उत्पन्न करता है। टेस्टबेंच कंट्रोल ब्लॉक भी तुलना करने के लिए स्रोत और सिंक दोनों से सीआरसी मान पढ़ता है।
आरएक्स लिंक स्पीड क्लॉक फ्रीक्वेंसी चेकर	यह चेकर सत्यापित करता है कि क्या RX ट्रांसीवर बरामद घड़ी की आवृत्ति वांछित डेटा दर से मेल खाती है।
TX लिंक स्पीड क्लॉक फ्रीक्वेंसी चेकर	यह चेकर सत्यापित करता है कि क्या TX ट्रांसीवर की घड़ी की आवृत्ति वांछित डेटा दर से मेल खाती है।

सिमुलेशन टेस्टबेंच निम्नलिखित सत्यापन करता है:
तालिका 7. टेस्टबेंच सत्यापन

परीक्षण मानदंड	सत्यापन
• डेटा दर HBR3 पर लिंक प्रशिक्षण • DPCD रजिस्टरों को पढ़कर देखें कि क्या DP स्थिति TX और RX लिंक गति आवृत्ति दोनों को सेट और मापती है।	लिंक स्पीड को मापने के लिए फ्रीक्वेंसी चेकर को एकीकृत करता है TX और RX ट्रांसीवर से घड़ी की आवृत्ति आउटपुट।
• वीडियो पैटर्न को TX से RX पर चलाएं। • स्रोत और सिंक दोनों के लिए सीआरसी सत्यापित करें कि वे मेल खाते हैं या नहीं	• वीडियो पैटर्न उत्पन्न करने के लिए वीडियो पैटर्न जनरेटर को डिस्प्लेपोर्ट स्रोत से जोड़ता है। • टेस्टबेंच नियंत्रण आगे DPTX और DPRX रजिस्टरों से स्रोत और सिंक CRC दोनों को पढ़ता है और यह सुनिश्चित करने के लिए तुलना करता है कि दोनों CRC मान समान हैं। नोट: सीआरसी की गणना सुनिश्चित करने के लिए, आपको सीटीएस परीक्षण स्वचालन पैरामीटर का समर्थन करना चाहिए।

F-Tile DisplayPort Intel FPGA IP Design Ex के लिए दस्तावेज़ संशोधन इतिहासampले उपयोगकर्ता गाइड

दस्तावेज़ संस्करण	इंटेल क्वार्टस प्राइम संस्करण	आईपी ​​संस्करण	परिवर्तन
2022.09.02	22.	20.0.1	• DisplayPort Intel Agilex F-Tile FPGA IP Design Ex से दस्तावेज़ का शीर्षक बदला गयाampएफ-टाइल डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिजाइन एक्स के लिए यूजर गाइडampले उपयोगकर्ता गाइड। • सक्षम एक्सिस वीडियो डिज़ाइन उदाampले संस्करण। • स्टैटिक रेट डिज़ाइन को हटा दिया गया और इसे मल्टी रेट डिज़ाइन Ex से बदल दिया गयाampले. • डिस्प्लेपोर्ट इंटेल एफपीजीए आईपी डिजाइन एक्स में नोट को हटा दियाample त्वरित प्रारंभ मार्गदर्शिका जो कहती है कि Intel Quartus Prime 21.4 सॉफ़्टवेयर संस्करण केवल प्रारंभिक डिज़ाइन Ex का समर्थन करता हैampलेस. • डायरेक्ट्री स्ट्रक्चर फिगर को सही फिगर से बदल दिया। • ईएलएफ को पुनर्जीवित करने वाला एक खंड जोड़ा गया File डिजाइन के संकलन और परीक्षण के तहत। • अतिरिक्त हार्डवेयर शामिल करने के लिए हार्डवेयर और सॉफ़्टवेयर आवश्यकताएँ अनुभाग को अपडेट किया गया है आवश्यकताएं।
2021.12.13	21.	20.0.0	प्रारंभिक रिहाई।

इंटेल कॉर्पोरेशन। सर्वाधिकार सुरक्षित। Intel, Intel लोगो और अन्य Intel चिह्न Intel Corporation या इसकी सहायक कंपनियों के ट्रेडमार्क हैं। Intel अपने FPGA और सेमीकंडक्टर उत्पादों के प्रदर्शन को Intel की मानक वारंटी के अनुसार वर्तमान विनिर्देशों के अनुसार वारंट करता है, लेकिन बिना सूचना के किसी भी समय किसी भी उत्पाद और सेवाओं में परिवर्तन करने का अधिकार सुरक्षित रखता है। इंटेल द्वारा लिखित रूप में स्पष्ट रूप से सहमति के अलावा, यहां वर्णित किसी भी जानकारी, उत्पाद या सेवा के आवेदन या उपयोग से उत्पन्न होने वाली कोई जिम्मेदारी या उत्तरदायित्व नहीं लेता है। इंटेल ग्राहकों को सलाह दी जाती है कि वे किसी भी प्रकाशित जानकारी पर भरोसा करने से पहले और उत्पादों या सेवाओं के लिए ऑर्डर देने से पहले डिवाइस विनिर्देशों का नवीनतम संस्करण प्राप्त करें।
*अन्य नामों और ब्रांडों पर दूसरों की संपत्ति होने का दावा किया जा सकता है।
आईएसओ 9001:2015 पंजीकृत

ऑनलाइन संस्करण
प्रतिक्रिया भेजें
यूजी -20347
आईडी: 709308
संस्करण: 2022.09.02

दस्तावेज़ / संसाधन

इंटेल एफ-टाइल डिस्प्लेपोर्ट एफपीजीए आईपी डिजाइन एक्सample [पीडीएफ] उपयोगकर्ता गाइड एफ-टाइल डिस्प्लेपोर्ट एफपीजीए आईपी डिजाइन एक्सampले, एफ-टाइल डिस्प्लेपोर्ट, डिस्प्लेपोर्ट, एफपीजीए आईपी डिजाइन एक्सampले, आईपी डिजाइन पूर्वampले, यूजी-20347, 709308

संदर्भ

• उपयोगकर्ता पुस्तिका