F-ਟਾਈਲ ਡਿਸਪਲੇਅਪੋਰਟ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample
ਯੂਜ਼ਰ ਗਾਈਡ

F-ਟਾਈਲ ਡਿਸਪਲੇਅਪੋਰਟ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample

Intel® Quartus® Prime Design Suite ਲਈ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ: 22.2 IP ਸੰਸਕਰਣ: 21.0.1

ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਤੇਜ਼ ਸ਼ੁਰੂਆਤ ਗਾਈਡ

ਡਿਸਪਲੇਪੋਰਟ Intel® F-ਟਾਈਲ ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਇੱਕ ਸਿਮੂਲੇਟਿੰਗ ਟੈਸਟਬੈਂਚ ਅਤੇ ਇੱਕ ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਵਿਸ਼ੇਸ਼ਤਾ ਹੈ ਜੋ ਸੰਕਲਨ ਅਤੇ ਹਾਰਡਵੇਅਰ ਟੈਸਟਿੰਗ FPGA IP ਡਿਜ਼ਾਈਨ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।ampIntel Agilex™ ਲਈ les
ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਹੇਠਾਂ ਦਿੱਤੇ ਡਿਜ਼ਾਈਨ ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦਾ ਹੈamples:

• ਪਿਕਸਲ ਕਲਾਕ ਰਿਕਵਰੀ (ਪੀਸੀਆਰ) ਮੋਡੀਊਲ ਤੋਂ ਬਿਨਾਂ ਡਿਸਪਲੇਅਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ
• AXIS ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ ਡਿਸਪਲੇਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ

ਜਦੋਂ ਤੁਸੀਂ ਇੱਕ ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਦੇ ਹੋ ਸਾਬਕਾample, ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ ਆਟੋਮੈਟਿਕਲੀ ਬਣਾਉਂਦਾ ਹੈ fileਹਾਰਡਵੇਅਰ ਵਿੱਚ ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ, ਕੰਪਾਇਲ ਅਤੇ ਜਾਂਚ ਕਰਨ ਲਈ ਜ਼ਰੂਰੀ ਹੈ।
ਚਿੱਤਰ 1. ਵਿਕਾਸ ਐੱਸtagesਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ

• ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ FPGA IP ਉਪਭੋਗਤਾ ਗਾਈਡ
• Intel Quartus Prime Pro ਐਡੀਸ਼ਨ 'ਤੇ ਮਾਈਗ੍ਰੇਟ ਕੀਤਾ ਜਾ ਰਿਹਾ ਹੈ

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਦੀ ਵਾਰੰਟੀ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਕਰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਐਪਲੀਕੇਸ਼ਨ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ ਕਿ ਉਹ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ।
*ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ISO 9001:2015 ਰਜਿਸਟਰਡ
1.1 ਡਾਇਰੈਕਟਰੀ ਬਣਤਰ
ਚਿੱਤਰ 2. ਡਾਇਰੈਕਟਰੀ ਢਾਂਚਾ

ਸਾਰਣੀ 1. ਡਿਜ਼ਾਈਨ ਐਕਸample ਭਾਗ

ਫੋਲਡਰ	Files
rtl/core	dp_core.ip
	dp_rx . ਆਈਪੀ
	dp_tx . ਆਈਪੀ
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX ਬਿਲਡਿੰਗ ਬਲਾਕ)
	dp_rx_data_fifo . ਆਈਪੀ
	rx_top_phy . sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX ਬਿਲਡਿੰਗ ਬਲਾਕ)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2 ਹਾਰਡਵੇਅਰ ਅਤੇ ਸਾਫਟਵੇਅਰ ਲੋੜਾਂ
ਇੰਟੇਲ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਦੀ ਜਾਂਚ ਕਰਨ ਲਈ ਹੇਠਾਂ ਦਿੱਤੇ ਹਾਰਡਵੇਅਰ ਅਤੇ ਸੌਫਟਵੇਅਰ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈampLe:
ਹਾਰਡਵੇਅਰ

• Intel Agilex I-ਸੀਰੀਜ਼ ਵਿਕਾਸ ਕਿੱਟ
• ਡਿਸਪਲੇਅਪੋਰਟ ਸਰੋਤ GPU
• ਡਿਸਪਲੇਅਪੋਰਟ ਸਿੰਕ (ਮਾਨੀਟਰ)
• Bitec ਡਿਸਪਲੇਪੋਰਟ FMC ਬੇਟੀ ਕਾਰਡ ਰੀਵਿਜ਼ਨ 8C
• ਡਿਸਪਲੇਅਪੋਰਟ ਕੇਬਲ

ਸਾਫਟਵੇਅਰ

• Intel Quartus® Prime
• Synopsys* VCS ਸਿਮੂਲੇਟਰ

1.3 ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨਾ
ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨ ਲਈ ਇੰਟੈਲ ਕੁਆਰਟਸ ਪ੍ਰਾਈਮ ਸੌਫਟਵੇਅਰ ਵਿੱਚ ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਪੈਰਾਮੀਟਰ ਐਡੀਟਰ ਦੀ ਵਰਤੋਂ ਕਰੋample.
ਚਿੱਤਰ 3. ਡਿਜ਼ਾਈਨ ਫਲੋ ਤਿਆਰ ਕਰਨਾ

1.  ਟੂਲਜ਼ ➤ IP ਕੈਟਾਲਾਗ ਚੁਣੋ, ਅਤੇ ਟੀਚਾ ਡਿਵਾਈਸ ਪਰਿਵਾਰ ਦੇ ਤੌਰ 'ਤੇ Intel Agilex F-tile ਚੁਣੋ।
   ਨੋਟ: ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਸਿਰਫ Intel Agilex F-ਟਾਈਲ ਡਿਵਾਈਸਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।
2. IP ਕੈਟਾਲਾਗ ਵਿੱਚ, ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ FPGA IP ਲੱਭੋ ਅਤੇ ਡਬਲ-ਕਲਿਕ ਕਰੋ। ਨਵੀਂ IP ਪਰਿਵਰਤਨ ਵਿੰਡੋ ਦਿਖਾਈ ਦਿੰਦੀ ਹੈ।
3. ਆਪਣੇ ਕਸਟਮ IP ਪਰਿਵਰਤਨ ਲਈ ਇੱਕ ਉੱਚ-ਪੱਧਰ ਦਾ ਨਾਮ ਦਿਓ। ਪੈਰਾਮੀਟਰ ਸੰਪਾਦਕ IP ਪਰਿਵਰਤਨ ਸੈਟਿੰਗਾਂ ਨੂੰ ਏ ਵਿੱਚ ਸੁਰੱਖਿਅਤ ਕਰਦਾ ਹੈ file ਨਾਮ ਦਿੱਤਾ ਗਿਆ .ਆਈ.ਪੀ.
4. ਡਿਵਾਈਸ ਫੀਲਡ ਵਿੱਚ ਇੱਕ Intel Agilex F-ਟਾਈਲ ਡਿਵਾਈਸ ਚੁਣੋ, ਜਾਂ ਡਿਫੌਲਟ Intel Quartus Prime ਸਾਫਟਵੇਅਰ ਡਿਵਾਈਸ ਚੋਣ ਰੱਖੋ।
5. ਕਲਿਕ ਕਰੋ ਠੀਕ ਹੈ. ਪੈਰਾਮੀਟਰ ਐਡੀਟਰ ਦਿਸਦਾ ਹੈ।
6. TX ਅਤੇ RX ਦੋਵਾਂ ਲਈ ਲੋੜੀਂਦੇ ਮਾਪਦੰਡਾਂ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ।
7. ਡਿਜ਼ਾਈਨ ਦੇ ਤਹਿਤ ਸਾਬਕਾample ਟੈਬ 'ਤੇ, ਡਿਸਪਲੇਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ PCR ਤੋਂ ਬਿਨਾਂ ਚੁਣੋ।
8. ਟੈਸਟਬੈਂਚ ਬਣਾਉਣ ਲਈ ਸਿਮੂਲੇਸ਼ਨ ਦੀ ਚੋਣ ਕਰੋ, ਅਤੇ ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਤਿਆਰ ਕਰਨ ਲਈ ਸਿੰਥੇਸਿਸ ਦੀ ਚੋਣ ਕਰੋ।ample. ਡਿਜ਼ਾਈਨ ਐਕਸ ਬਣਾਉਣ ਲਈ ਤੁਹਾਨੂੰ ਇਹਨਾਂ ਵਿੱਚੋਂ ਘੱਟੋ-ਘੱਟ ਇੱਕ ਵਿਕਲਪ ਦੀ ਚੋਣ ਕਰਨੀ ਚਾਹੀਦੀ ਹੈample fileਐੱਸ. ਜੇਕਰ ਤੁਸੀਂ ਦੋਵਾਂ ਨੂੰ ਚੁਣਦੇ ਹੋ, ਤਾਂ ਪੀੜ੍ਹੀ ਦਾ ਸਮਾਂ ਲੰਬਾ ਹੋ ਜਾਵੇਗਾ।
9. ਟਾਰਗੇਟ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਲਈ, Intel Agilex I-Series SOC ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਚੁਣੋ। ਇਹ ਵਿਕਾਸ ਕਿੱਟ 'ਤੇ ਡਿਵਾਈਸ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ ਕਦਮ 4 ਵਿੱਚ ਚੁਣਿਆ ਗਿਆ ਟੀਚਾ ਡਿਵਾਈਸ ਨੂੰ ਬਦਲਣ ਦਾ ਕਾਰਨ ਬਣਦਾ ਹੈ। Intel Agilex I-Series SOC ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ ਲਈ, ਡਿਫੌਲਟ ਡਿਵਾਈਸ AGIB027R31B1E2VR0 ਹੈ।
10. ਜਨਰੇਟ ਐਕਸ 'ਤੇ ਕਲਿੱਕ ਕਰੋample ਡਿਜ਼ਾਈਨ.

1.4 ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਨਾ
ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample testbench ਇੱਕ TX ਉਦਾਹਰਨ ਤੋਂ ਇੱਕ RX ਉਦਾਹਰਨ ਤੱਕ ਇੱਕ ਸੀਰੀਅਲ ਲੂਪਬੈਕ ਡਿਜ਼ਾਈਨ ਦੀ ਨਕਲ ਕਰਦਾ ਹੈ। ਇੱਕ ਅੰਦਰੂਨੀ ਵੀਡੀਓ ਪੈਟਰਨ ਜਨਰੇਟਰ ਮੋਡੀਊਲ ਡਿਸਪਲੇਪੋਰਟ TX ਉਦਾਹਰਣ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ ਅਤੇ RX ਉਦਾਹਰਣ ਵੀਡੀਓ ਆਉਟਪੁੱਟ ਟੈਸਟਬੈਂਚ ਵਿੱਚ CRC ਚੈਕਰਾਂ ਨਾਲ ਜੁੜਦਾ ਹੈ।
ਚਿੱਤਰ 4. ਡਿਜ਼ਾਈਨ ਸਿਮੂਲੇਸ਼ਨ ਫਲੋ

1. Synopsys ਸਿਮੂਲੇਟਰ ਫੋਲਡਰ 'ਤੇ ਜਾਓ ਅਤੇ VCS ਚੁਣੋ।
2. ਸਿਮੂਲੇਸ਼ਨ ਸਕ੍ਰਿਪਟ ਚਲਾਓ।
   ਸਰੋਤ vcs_sim.sh
3. ਸਕ੍ਰਿਪਟ Quartus TLG ਕਰਦੀ ਹੈ, ਸਿਮੂਲੇਟਰ ਵਿੱਚ ਟੈਸਟਬੈਂਚ ਨੂੰ ਕੰਪਾਇਲ ਕਰਦੀ ਹੈ ਅਤੇ ਚਲਾਉਂਦੀ ਹੈ।
4. ਨਤੀਜੇ ਦਾ ਵਿਸ਼ਲੇਸ਼ਣ ਕਰੋ.
   ਇੱਕ ਸਫਲ ਸਿਮੂਲੇਸ਼ਨ ਸਰੋਤ ਅਤੇ ਸਿੰਕ SRC ਤੁਲਨਾ ਨਾਲ ਖਤਮ ਹੁੰਦਾ ਹੈ।

1.5 ਡਿਜ਼ਾਈਨ ਨੂੰ ਕੰਪਾਇਲ ਕਰਨਾ ਅਤੇ ਟੈਸਟ ਕਰਨਾ
ਚਿੱਤਰ 5. ਡਿਜ਼ਾਈਨ ਨੂੰ ਕੰਪਾਇਲ ਕਰਨਾ ਅਤੇ ਸਿਮੂਲੇਟ ਕਰਨਾਹਾਰਡਵੇਅਰ ਸਾਬਕਾ 'ਤੇ ਇੱਕ ਪ੍ਰਦਰਸ਼ਨ ਟੈਸਟ ਨੂੰ ਕੰਪਾਇਲ ਅਤੇ ਚਲਾਉਣ ਲਈampਡਿਜ਼ਾਈਨ ਕਰਨ ਲਈ, ਇਹਨਾਂ ਕਦਮਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ:

1. ਹਾਰਡਵੇਅਰ ਸਾਬਕਾ ਨੂੰ ਯਕੀਨੀ ਬਣਾਓample ਡਿਜ਼ਾਇਨ ਪੀੜ੍ਹੀ ਪੂਰੀ ਹੋ ਗਈ ਹੈ.
2. Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਸੌਫਟਵੇਅਰ ਲਾਂਚ ਕਰੋ ਅਤੇ ਖੋਲ੍ਹੋ / quartus/agi_dp_demo.qpf.
3. ਪ੍ਰੋਸੈਸਿੰਗ 'ਤੇ ਕਲਿੱਕ ਕਰੋ ➤ ਸੰਕਲਨ ਸ਼ੁਰੂ ਕਰੋ।
4. ਸਫਲ ਸੰਕਲਨ ਤੋਂ ਬਾਅਦ, Intel Quartus Prime Pro ਐਡੀਸ਼ਨ ਸੌਫਟਵੇਅਰ ਇੱਕ .sof ਤਿਆਰ ਕਰਦਾ ਹੈ file ਤੁਹਾਡੀ ਨਿਰਧਾਰਤ ਡਾਇਰੈਕਟਰੀ ਵਿੱਚ.
5. Bitec ਬੇਟੀ ਕਾਰਡ 'ਤੇ ਡਿਸਪਲੇਪੋਰਟ RX ਕਨੈਕਟਰ ਨੂੰ ਕਿਸੇ ਬਾਹਰੀ ਡਿਸਪਲੇਅਪੋਰਟ ਸਰੋਤ ਨਾਲ ਕਨੈਕਟ ਕਰੋ, ਜਿਵੇਂ ਕਿ PC 'ਤੇ ਗ੍ਰਾਫਿਕਸ ਕਾਰਡ।
6. Bitec ਬੇਟੀ ਕਾਰਡ 'ਤੇ ਡਿਸਪਲੇਪੋਰਟ TX ਕਨੈਕਟਰ ਨੂੰ ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਡਿਵਾਈਸ ਨਾਲ ਕਨੈਕਟ ਕਰੋ, ਜਿਵੇਂ ਕਿ ਵੀਡੀਓ ਐਨਾਲਾਈਜ਼ਰ ਜਾਂ ਪੀਸੀ ਮਾਨੀਟਰ।
7.  ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਵਿਕਾਸ ਬੋਰਡ 'ਤੇ ਸਾਰੇ ਸਵਿੱਚ ਡਿਫੌਲਟ ਸਥਿਤੀ ਵਿੱਚ ਹਨ।
8. ਤਿਆਰ ਕੀਤੇ .sof ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਵਿਕਾਸ ਬੋਰਡ 'ਤੇ ਚੁਣੇ ਗਏ Intel Agilex F-Tile ਡਿਵਾਈਸ ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ file (ਟੂਲ ➤ ਪ੍ਰੋਗਰਾਮਰ)।
9. ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਡਿਵਾਈਸ ਵੀਡੀਓ ਸਰੋਤ ਤੋਂ ਤਿਆਰ ਵੀਡੀਓ ਨੂੰ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰਦੀ ਹੈ।

ਸੰਬੰਧਿਤ ਜਾਣਕਾਰੀ
Intel Agilex I-ਸੀਰੀਜ਼ FPGA ਵਿਕਾਸ ਕਿੱਟ ਉਪਭੋਗਤਾ ਗਾਈਡ/
1.5.1. ELF ਨੂੰ ਮੁੜ ਪੈਦਾ ਕਰਨਾ File
ਮੂਲ ਰੂਪ ਵਿੱਚ, ELF file ਉਦੋਂ ਉਤਪੰਨ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਤੁਸੀਂ ਡਾਇਨਾਮਿਕ ਡਿਜ਼ਾਈਨ ਐਕਸample.
ਹਾਲਾਂਕਿ, ਕੁਝ ਮਾਮਲਿਆਂ ਵਿੱਚ, ਤੁਹਾਨੂੰ ELF ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਉਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ file ਜੇਕਰ ਤੁਸੀਂ ਸਾਫਟਵੇਅਰ ਨੂੰ ਸੋਧਦੇ ਹੋ file ਜਾਂ dp_core.qsys ਨੂੰ ਦੁਬਾਰਾ ਤਿਆਰ ਕਰੋ file. dp_core.qsys ਨੂੰ ਮੁੜ ਤਿਆਰ ਕੀਤਾ ਜਾ ਰਿਹਾ ਹੈ file .sopcinfo ਨੂੰ ਅੱਪਡੇਟ ਕਰਦਾ ਹੈ file, ਜਿਸ ਲਈ ਤੁਹਾਨੂੰ ELF ਨੂੰ ਦੁਬਾਰਾ ਬਣਾਉਣ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ file.

1. ਵੱਲ ਜਾ /ਸਾਫਟਵੇਅਰ ਅਤੇ ਜੇ ਲੋੜ ਹੋਵੇ ਤਾਂ ਕੋਡ ਨੂੰ ਸੋਧੋ।
2. ਵੱਲ ਜਾ /script ਅਤੇ ਹੇਠ ਦਿੱਤੀ ਬਿਲਡ ਸਕ੍ਰਿਪਟ ਨੂੰ ਚਲਾਓ: ਸਰੋਤ build_sw.sh
   • ਵਿੰਡੋਜ਼ 'ਤੇ, Nios II ਕਮਾਂਡ ਸ਼ੈੱਲ ਖੋਜੋ ਅਤੇ ਖੋਲ੍ਹੋ। ਨਿਓਸ II ਕਮਾਂਡ ਸ਼ੈੱਲ ਵਿੱਚ, 'ਤੇ ਜਾਓ /ਸਕ੍ਰਿਪਟ ਅਤੇ ਐਗਜ਼ੀਕਿਊਟ ਸਰੋਤ build_sw.sh.
   ਨੋਟ: ਵਿੰਡੋਜ਼ 10 'ਤੇ ਬਿਲਡ ਸਕ੍ਰਿਪਟ ਨੂੰ ਚਲਾਉਣ ਲਈ, ਤੁਹਾਡੇ ਸਿਸਟਮ ਨੂੰ Linux (WSL) ਲਈ ਵਿੰਡੋਜ਼ ਸਬਸਿਸਟਮ ਦੀ ਲੋੜ ਹੈ। WSL ਇੰਸਟਾਲੇਸ਼ਨ ਪੜਾਵਾਂ ਬਾਰੇ ਹੋਰ ਜਾਣਕਾਰੀ ਲਈ, Nios II ਸਾਫਟਵੇਅਰ ਡਿਵੈਲਪਰ ਹੈਂਡਬੁੱਕ ਵੇਖੋ।
   • ਲੀਨਕਸ 'ਤੇ, ਪਲੇਟਫਾਰਮ ਡਿਜ਼ਾਈਨਰ ਨੂੰ ਲਾਂਚ ਕਰੋ, ਅਤੇ ਟੂਲਸ ➤ Nios II ਕਮਾਂਡ ਸ਼ੈੱਲ ਖੋਲ੍ਹੋ। ਨਿਓਸ II ਕਮਾਂਡ ਸ਼ੈੱਲ ਵਿੱਚ, 'ਤੇ ਜਾਓ /ਸਕ੍ਰਿਪਟ ਅਤੇ ਐਗਜ਼ੀਕਿਊਟ ਸਰੋਤ build_sw.sh.
3. ਯਕੀਨੀ ਬਣਾਓ ਕਿ ਇੱਕ .elf file ਵਿੱਚ ਪੈਦਾ ਹੁੰਦਾ ਹੈ /ਸਾਫਟਵੇਅਰ/ dp_demo.
4. ਤਿਆਰ ਕੀਤੀ .elf ਨੂੰ ਡਾਊਨਲੋਡ ਕਰੋ file .sof ਨੂੰ ਮੁੜ ਕੰਪਾਇਲ ਕੀਤੇ ਬਿਨਾਂ FPGA ਵਿੱਚ file ਹੇਠ ਲਿਖੀ ਸਕ੍ਰਿਪਟ ਚਲਾ ਕੇ: nios2-ਡਾਊਨਲੋਡ /software/dp_demo/*.elf
5. ਨਵੇਂ ਸੌਫਟਵੇਅਰ ਦੇ ਪ੍ਰਭਾਵੀ ਹੋਣ ਲਈ FPGA ਬੋਰਡ 'ਤੇ ਰੀਸੈਟ ਬਟਨ ਨੂੰ ਦਬਾਓ।

1.6 ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਪੈਰਾਮੀਟਰ
ਟੇਬਲ 2. ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ ਐੱਫਪੀਜੀਏ ਆਈਪੀ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampIntel Agilex Ftile ਡਿਵਾਈਸ ਲਈ QSF ਪਾਬੰਦੀ

QSF ਪਾਬੰਦੀ	ਵਰਣਨ
set_global_assignment -ਨਾਮ VERILOG_MACRO "__DISPLAYPORT_support__=1"	ਕੁਆਰਟਸ 22.2 ਤੋਂ ਬਾਅਦ, ਡਿਸਪਲੇਪੋਰਟ ਕਸਟਮ SRC (ਸਾਫਟ ਰੀਸੈਟ ਕੰਟਰੋਲਰ) ਪ੍ਰਵਾਹ ਨੂੰ ਸਮਰੱਥ ਬਣਾਉਣ ਲਈ ਇਸ QSF ਰੁਕਾਵਟ ਦੀ ਲੋੜ ਹੈ।

ਟੇਬਲ 3. ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ ਐੱਫਪੀਜੀਏ ਆਈਪੀ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampIntel Agilex F-ਟਾਈਲ ਡਿਵਾਈਸ ਲਈ ਪੈਰਾਮੀਟਰ

ਪੈਰਾਮੀਟਰ	ਮੁੱਲ	ਵਰਣਨ
ਉਪਲਬਧ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample
ਡਿਜ਼ਾਈਨ ਚੁਣੋ	• ਕੋਈ ਨਹੀਂ • PCR ਤੋਂ ਬਿਨਾਂ ਡਿਸਪਲੇਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ • AXIS ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ ਡਿਸਪਲੇਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ	ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਦੀ ਚੋਣ ਕਰੋampਤਿਆਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। • ਕੋਈ ਨਹੀਂ: ਕੋਈ ਡਿਜ਼ਾਈਨ ਨਹੀਂample ਮੌਜੂਦਾ ਪੈਰਾਮੀਟਰ ਚੋਣ ਲਈ ਉਪਲਬਧ ਹੈ। •PCR ਤੋਂ ਬਿਨਾਂ ਡਿਸਪਲੇਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ: ਇਹ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampਜਦੋਂ ਤੁਸੀਂ ਵੀਡੀਓ ਇਨਪੁਟ ਚਿੱਤਰ ਪੋਰਟ ਪੈਰਾਮੀਟਰ ਨੂੰ ਚਾਲੂ ਕਰਦੇ ਹੋ ਤਾਂ le ਡਿਸਪਲੇਅਪੋਰਟ ਸਿੰਕ ਤੋਂ ਡਿਸਪਲੇਅਪੋਰਟ ਸਰੋਤ ਤੱਕ ਪਿਕਸਲ ਕਲਾਕ ਰਿਕਵਰੀ (ਪੀਸੀਆਰ) ਮੋਡੀਊਲ ਦੇ ਸਮਾਨਾਂਤਰ ਲੂਪਬੈਕ ਦਾ ਪ੍ਰਦਰਸ਼ਨ ਕਰਦਾ ਹੈ। • AXIS ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ ਡਿਸਪਲੇਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ: ਇਹ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample AXIS ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਤੋਂ ਡਿਸਪਲੇਪੋਰਟ ਸਰੋਤ ਤੱਕ ਸਮਾਨੰਤਰ ਲੂਪਬੈਕ ਦਾ ਪ੍ਰਦਰਸ਼ਨ ਕਰਦਾ ਹੈ ਜਦੋਂ ਕਿਰਿਆਸ਼ੀਲ ਵੀਡੀਓ ਡੇਟਾ ਪ੍ਰੋਟੋਕੋਲ ਨੂੰ AXIS-VVP ਫੁੱਲ 'ਤੇ ਸੈੱਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample Files
ਸਿਮੂਲੇਸ਼ਨ	ਚਾਲੂ ਬੰਦ	ਲੋੜੀਂਦਾ ਬਣਾਉਣ ਲਈ ਇਸ ਵਿਕਲਪ ਨੂੰ ਚਾਲੂ ਕਰੋ fileਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ ਲਈ s.
ਸੰਸਲੇਸ਼ਣ	ਚਾਲੂ ਬੰਦ	ਲੋੜੀਂਦਾ ਬਣਾਉਣ ਲਈ ਇਸ ਵਿਕਲਪ ਨੂੰ ਚਾਲੂ ਕਰੋ files Intel Quartus Prime ਕੰਪਾਇਲੇਸ਼ਨ ਅਤੇ ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਲਈ।
ਤਿਆਰ ਕੀਤਾ HDL ਫਾਰਮੈਟ
ਪੈਦਾ ਕਰੋ File ਫਾਰਮੈਟ	ਵੇਰੀਲੋਗ, VHDL	ਤਿਆਰ ਕੀਤੇ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਆਪਣਾ ਤਰਜੀਹੀ HDL ਫਾਰਮੈਟ ਚੁਣੋample fileਸੈੱਟ ਨੋਟ: ਇਹ ਵਿਕਲਪ ਸਿਰਫ਼ ਤਿਆਰ ਕੀਤੇ ਸਿਖਰਲੇ ਪੱਧਰ ਦੇ IP ਲਈ ਫਾਰਮੈਟ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ fileਐੱਸ. ਹੋਰ ਸਾਰੇ files (ਉਦਾਹਰਨ ਲਈample testbenches ਅਤੇ ਚੋਟੀ ਦੇ ਪੱਧਰ files ਹਾਰਡਵੇਅਰ ਪ੍ਰਦਰਸ਼ਨ ਲਈ) ਵੇਰੀਲੌਗ HDL ਫਾਰਮੈਟ ਵਿੱਚ ਹਨ।
ਟੀਚਾ ਵਿਕਾਸ ਕਿੱਟ
ਬੋਰਡ ਚੁਣੋ	• ਕੋਈ ਵਿਕਾਸ ਕਿੱਟ ਨਹੀਂ •Intel Agilex I-ਸੀਰੀਜ਼ ਵਿਕਾਸ ਕਿੱਟ	ਨਿਸ਼ਾਨਾ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਬੋਰਡ ਦੀ ਚੋਣ ਕਰੋample.

ਪੈਰਾਮੀਟਰ	ਮੁੱਲ	ਵਰਣਨ
		•ਕੋਈ ਵਿਕਾਸ ਕਿੱਟ ਨਹੀਂ: ਇਹ ਵਿਕਲਪ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਸਾਰੇ ਹਾਰਡਵੇਅਰ ਪਹਿਲੂਆਂ ਨੂੰ ਸ਼ਾਮਲ ਨਹੀਂ ਕਰਦਾ ਹੈample. ਪੀ ਕੋਰ ਸਾਰੀਆਂ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟਾਂ ਨੂੰ ਵਰਚੁਅਲ ਪਿੰਨ 'ਤੇ ਸੈੱਟ ਕਰਦਾ ਹੈ। •Intel Agilex I-Series FPGA ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ: ਇਹ ਵਿਕਲਪ ਇਸ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ 'ਤੇ ਡਿਵਾਈਸ ਨਾਲ ਮੇਲ ਕਰਨ ਲਈ ਆਪਣੇ ਆਪ ਪ੍ਰੋਜੈਕਟ ਦੇ ਟਾਰਗੇਟ ਡਿਵਾਈਸ ਨੂੰ ਚੁਣਦਾ ਹੈ। ਜੇਕਰ ਤੁਹਾਡੇ ਬੋਰਡ ਸੰਸ਼ੋਧਨ ਦਾ ਕੋਈ ਵੱਖਰਾ ਡਿਵਾਈਸ ਵੇਰੀਐਂਟ ਹੈ ਤਾਂ ਤੁਸੀਂ ਬਦਲੋ ਟਾਰਗੇਟ ਡਿਵਾਈਸ ਪੈਰਾਮੀਟਰ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਟਾਰਗੇਟ ਡਿਵਾਈਸ ਨੂੰ ਬਦਲ ਸਕਦੇ ਹੋ। IP ਕੋਰ ਵਿਕਾਸ ਕਿੱਟ ਦੇ ਅਨੁਸਾਰ ਸਾਰੀਆਂ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟਾਂ ਨੂੰ ਸੈੱਟ ਕਰਦਾ ਹੈ। ਨੋਟ: ਸ਼ੁਰੂਆਤੀ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਇਸ ਕੁਆਰਟਸ ਰੀਲੀਜ਼ ਵਿੱਚ ਹਾਰਡਵੇਅਰ ਉੱਤੇ ਕਾਰਜਸ਼ੀਲ ਤੌਰ 'ਤੇ ਪ੍ਰਮਾਣਿਤ ਨਹੀਂ ਹੈ। • ਕਸਟਮ ਡਿਵੈਲਪਮੈਂਟ ਕਿੱਟ: ਇਹ ਵਿਕਲਪ ਡਿਜ਼ਾਈਨ ਦੀ ਆਗਿਆ ਦਿੰਦਾ ਹੈampਇੱਕ Intel FPGA ਨਾਲ ਤੀਜੀ-ਧਿਰ ਵਿਕਾਸ ਕਿੱਟ 'ਤੇ ਟੈਸਟ ਕੀਤਾ ਜਾਵੇਗਾ। ਤੁਹਾਨੂੰ ਆਪਣੇ ਆਪ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਸੈਟ ਕਰਨ ਦੀ ਲੋੜ ਹੋ ਸਕਦੀ ਹੈ।
ਟਾਰਗੇਟ ਡਿਵਾਈਸ
ਟਾਰਗੇਟ ਡਿਵਾਈਸ ਬਦਲੋ	ਚਾਲੂ ਬੰਦ	ਇਸ ਵਿਕਲਪ ਨੂੰ ਚਾਲੂ ਕਰੋ ਅਤੇ ਵਿਕਾਸ ਕਿੱਟ ਲਈ ਤਰਜੀਹੀ ਡਿਵਾਈਸ ਵੇਰੀਐਂਟ ਦੀ ਚੋਣ ਕਰੋ।

ਪੈਰਲਲ ਲੂਪਬੈਕ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾamples

ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾamples ਡਿਸਪਲੇਪੋਰਟ ਆਰਐਕਸ ਇੰਸਟੈਂਸ ਤੋਂ ਡਿਸਪਲੇਪੋਰਟ ਟੀਐਕਸ ਇੰਸਟੈਂਸ ਤੱਕ ਪਿਕਸਲ ਕਲਾਕ ਰਿਕਵਰੀ (ਪੀਸੀਆਰ) ਮੋਡੀਊਲ ਤੋਂ ਬਿਨਾਂ ਸਮਾਨੰਤਰ ਲੂਪਬੈਕ ਦਾ ਪ੍ਰਦਰਸ਼ਨ ਕਰਦਾ ਹੈ।
ਟੇਬਲ 4. ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ ਐੱਫਪੀਜੀਏ ਆਈਪੀ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾampIntel Agilex F-ਟਾਈਲ ਡਿਵਾਈਸ ਲਈ le

ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample	ਅਹੁਦਾ	ਡਾਟਾ ਦਰ	ਚੈਨਲ ਮੋਡ	ਲੂਪਬੈਕ ਕਿਸਮ
ਡਿਸਪਲੇਅਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ PCR ਤੋਂ ਬਿਨਾਂ	ਡਿਸਪਲੇਅਪੋਰਟ SST	RBR, HRB, HRB2, HBR3	ਸਿੰਪਲੈਕਸ	ਪੀਸੀਆਰ ਤੋਂ ਬਿਨਾਂ ਸਮਾਂਤਰ
AXIS ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਦੇ ਨਾਲ ਡਿਸਪਲੇਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ	ਡਿਸਪਲੇਅਪੋਰਟ SST	RBR, HRB, HRB2, HBR3	ਸਿੰਪਲੈਕਸ	AXIS ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਦੇ ਸਮਾਨਾਂਤਰ

2.1 Intel Agilex F-ਟਾਈਲ ਡਿਸਪਲੇਅਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ ਡਿਜ਼ਾਈਨ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ
SST ਪੈਰਲਲ ਲੂਪਬੈਕ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾamples ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਤੋਂ ਡਿਸਪਲੇਪੋਰਟ ਸਰੋਤ ਤੱਕ ਸਿੰਗਲ ਵੀਡੀਓ ਸਟ੍ਰੀਮ ਦੇ ਪ੍ਰਸਾਰਣ ਦਾ ਪ੍ਰਦਰਸ਼ਨ ਕਰਦਾ ਹੈ।
ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਨੂੰ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਲਈ ਵਾਰੰਟ ਦਿੰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਅਰਜ਼ੀ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ ਦੀ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। *ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ISO 9001:2015 ਰਜਿਸਟਰਡ
ਚਿੱਤਰ 6. Intel Agilex F-ਟਾਈਲ ਡਿਸਪਲੇਅਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ ਬਿਨਾਂ PCR

• ਇਸ ਵੇਰੀਐਂਟ ਵਿੱਚ, ਡਿਸਪਲੇਪੋਰਟ ਸਰੋਤ ਦਾ ਪੈਰਾਮੀਟਰ, TX_SUPPORT_IM_ENABLE, ਚਾਲੂ ਹੈ ਅਤੇ ਵੀਡੀਓ ਚਿੱਤਰ ਇੰਟਰਫੇਸ ਵਰਤਿਆ ਗਿਆ ਹੈ।
• ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਬਾਹਰੀ ਵੀਡੀਓ ਸਰੋਤ ਜਿਵੇਂ ਕਿ GPU ਤੋਂ ਵੀਡੀਓ ਅਤੇ ਜਾਂ ਆਡੀਓ ਸਟ੍ਰੀਮਿੰਗ ਪ੍ਰਾਪਤ ਕਰਦਾ ਹੈ ਅਤੇ ਇਸਨੂੰ ਸਮਾਨਾਂਤਰ ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਵਿੱਚ ਡੀਕੋਡ ਕਰਦਾ ਹੈ।
• ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਵੀਡੀਓ ਆਉਟਪੁੱਟ ਸਿੱਧੇ ਡਿਸਪਲੇਪੋਰਟ ਸਰੋਤ ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ ਅਤੇ ਮਾਨੀਟਰ ਨੂੰ ਸੰਚਾਰਿਤ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਡਿਸਪਲੇਪੋਰਟ ਮੁੱਖ ਲਿੰਕ ਨੂੰ ਏਨਕੋਡ ਕਰਦਾ ਹੈ।
• IOPLL ਇੱਕ ਨਿਸ਼ਚਿਤ ਬਾਰੰਬਾਰਤਾ 'ਤੇ ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਅਤੇ ਸਰੋਤ ਵੀਡੀਓ ਘੜੀਆਂ ਦੋਵਾਂ ਨੂੰ ਚਲਾਉਂਦਾ ਹੈ।
• ਜੇਕਰ ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਅਤੇ ਸਰੋਤ ਦੇ MAX_LINK_RATE ਪੈਰਾਮੀਟਰ ਨੂੰ HBR3 ਅਤੇ PIXELS_PER_CLOCK ਨੂੰ Quad ਲਈ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਤਾਂ ਵੀਡੀਓ ਘੜੀ 300Kp8 ਪਿਕਸਲ ਰੇਟ (30/1188 = 4 MHz) ਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ 297 MHz 'ਤੇ ਚੱਲਦੀ ਹੈ।

ਚਿੱਤਰ 7. AXIS ਵੀਡੀਓ ਦੇ ਨਾਲ Intel Agilex F-ਟਾਈਲ ਡਿਸਪਲੇਅਪੋਰਟ SST ਪੈਰਲਲ ਲੂਪਬੈਕ ਇੰਟਰਫੇਸ

• ਇਸ ਵੇਰੀਐਂਟ ਵਿੱਚ, ਡਿਸਪਲੇਪੋਰਟ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਪੈਰਾਮੀਟਰ, ਐਕਸਿਸ ਵੀਡੀਓ ਡੇਟਾ ਇੰਟਰਫੇਸ ਨੂੰ ਸਮਰੱਥ ਕਰਨ ਲਈ ਐਕਟਿਵ ਵੀਡੀਓ ਡੇਟਾ ਪ੍ਰੋਟੋਕੋਲ ਨੂੰ ਸਮਰੱਥ ਵਿੱਚ AXIS-VVP FULL ਚੁਣੋ।
• ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਬਾਹਰੀ ਵੀਡੀਓ ਸਰੋਤ ਜਿਵੇਂ ਕਿ GPU ਤੋਂ ਵੀਡੀਓ ਅਤੇ ਜਾਂ ਆਡੀਓ ਸਟ੍ਰੀਮਿੰਗ ਪ੍ਰਾਪਤ ਕਰਦਾ ਹੈ ਅਤੇ ਇਸਨੂੰ ਸਮਾਨਾਂਤਰ ਵੀਡੀਓ ਇੰਟਰਫੇਸ ਵਿੱਚ ਡੀਕੋਡ ਕਰਦਾ ਹੈ।
• ਡਿਸਪਲੇਪੋਰਟ ਸਿੰਕ ਵੀਡੀਓ ਡੇਟਾ ਸਟ੍ਰੀਮ ਨੂੰ ਐਕਸਿਸ ਵੀਡੀਓ ਡੇਟਾ ਵਿੱਚ ਬਦਲਦਾ ਹੈ ਅਤੇ ਡਿਸਪਲੇਪੋਰਟ ਸਰੋਤ ਐਕਸਿਸ ਵੀਡੀਓ ਡੇਟਾ ਇੰਟਰਫੇਸ ਨੂੰ ਵੀਵੀਪੀ ਵੀਡੀਓ ਫਰੇਮ ਬਫਰ ਦੁਆਰਾ ਚਲਾਉਂਦਾ ਹੈ। ਡਿਸਪਲੇਪੋਰਟ ਸਰੋਤ ਮਾਨੀਟਰ ਨੂੰ ਸੰਚਾਰਿਤ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਐਕਸਿਸ ਵੀਡੀਓ ਡੇਟਾ ਨੂੰ ਡਿਸਪਲੇਪੋਰਟ ਮੁੱਖ ਲਿੰਕ ਵਿੱਚ ਬਦਲਦਾ ਹੈ।
• ਇਸ ਡਿਜ਼ਾਈਨ ਵੇਰੀਐਂਟ ਵਿੱਚ, ਤਿੰਨ ਮੁੱਖ ਵੀਡੀਓ ਘੜੀਆਂ ਹਨ, ਅਰਥਾਤ rx/tx_axi4s_clk, rx_vid_clk, ਅਤੇ tx_vid_clk। axi4s_clk ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਵਿੱਚ ਦੋਵੇਂ AXIS ਮੋਡੀਊਲਾਂ ਲਈ 300 MHz 'ਤੇ ਚੱਲਦਾ ਹੈ। rx_vid_clk 300 MHz (8Kp30 4PIPs ਤੱਕ ਕਿਸੇ ਵੀ ਰੈਜ਼ੋਲਿਊਸ਼ਨ ਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ) 'ਤੇ ਡੀਪੀ ਸਿੰਕ ਵੀਡੀਓ ਪਾਈਪਲਾਈਨ ਚਲਾਉਂਦਾ ਹੈ, ਜਦੋਂ ਕਿ tx_vid_clk ਅਸਲ Pixel ਕਲਾਕ ਬਾਰੰਬਾਰਤਾ (PIPs ਦੁਆਰਾ ਵੰਡਿਆ) 'ਤੇ DP ਸਰੋਤ ਵੀਡੀਓ ਪਾਈਪਲਾਈਨ ਚਲਾਉਂਦਾ ਹੈ।
• ਇਹ ਡਿਜ਼ਾਇਨ ਵੇਰੀਐਂਟ tx_vid_clk ਬਾਰੰਬਾਰਤਾ ਨੂੰ I2C ਪ੍ਰੋਗਰਾਮਿੰਗ ਦੁਆਰਾ ਔਨ-ਬੋਰਡ SI5391B OSC ਵਿੱਚ ਕੌਂਫਿਗਰ ਕਰਦਾ ਹੈ ਜਦੋਂ ਡਿਜ਼ਾਈਨ ਰੈਜ਼ੋਲਿਊਸ਼ਨ ਵਿੱਚ ਇੱਕ ਸਵਿੱਚ ਦਾ ਪਤਾ ਲਗਾਉਂਦਾ ਹੈ।
• ਇਹ ਡਿਜ਼ਾਈਨ ਵੇਰੀਐਂਟ ਡਿਸਪਲੇਅਪੋਰਟ ਸੌਫਟਵੇਅਰ ਵਿੱਚ ਪਹਿਲਾਂ ਤੋਂ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤੇ ਗਏ ਰੈਜ਼ੋਲੂਸ਼ਨਾਂ ਦੀ ਇੱਕ ਨਿਸ਼ਚਿਤ ਸੰਖਿਆ ਨੂੰ ਹੀ ਪ੍ਰਦਰਸ਼ਿਤ ਕਰਦਾ ਹੈ, ਅਰਥਾਤ:
  - 720p60, RGB
  - 1080p60, RGB
  - 4K30, RGB
  - 4K60, RGB

2.2 ਕਲਾਕਿੰਗ ਸਕੀਮ
ਕਲਾਕਿੰਗ ਸਕੀਮ ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ ਐਫਪੀਜੀਏ ਆਈਪੀ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਵਿੱਚ ਕਲਾਕ ਡੋਮੇਨਾਂ ਨੂੰ ਦਰਸਾਉਂਦੀ ਹੈample.
ਚਿੱਤਰ 8. Intel Agilex F-ਟਾਈਲ ਡਿਸਪਲੇਅਪੋਰਟ ਟ੍ਰਾਂਸਸੀਵਰ ਕਲਾਕਿੰਗ ਸਕੀਮਸਾਰਣੀ 5. ਕਲਾਕਿੰਗ ਸਕੀਮ ਸਿਗਨਲ

ਚਿੱਤਰ ਵਿੱਚ ਘੜੀ	ਵਰਣਨ
SysPLL refclk	F-ਟਾਈਲ ਸਿਸਟਮ PLL ਹਵਾਲਾ ਘੜੀ ਜੋ ਕਿ ਕੋਈ ਵੀ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਹੋ ਸਕਦੀ ਹੈ ਜੋ ਉਸ ਆਉਟਪੁੱਟ ਬਾਰੰਬਾਰਤਾ ਲਈ ਸਿਸਟਮ PLL ਦੁਆਰਾ ਵੰਡਣ ਯੋਗ ਹੈ। ਇਸ ਡਿਜ਼ਾਈਨ ਵਿਚ ਸਾਬਕਾample, system_pll_clk_link ਅਤੇ rx/tx refclk_link ਇੱਕੋ ਜਿਹੇ 150 MHz SysPLL refclk ਨੂੰ ਸਾਂਝਾ ਕਰਦੇ ਹਨ।

ਚਿੱਤਰ ਵਿੱਚ ਘੜੀ	ਵਰਣਨ
	ਇਹ ਇੱਕ ਮੁਫਤ ਚੱਲ ਰਹੀ ਘੜੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ ਜੋ ਸੰਬੰਧਿਤ ਆਉਟਪੁੱਟ ਪੋਰਟ ਨੂੰ ਡਿਸਪਲੇਪੋਰਟ ਫਾਈ ਟੌਪ ਨਾਲ ਕਨੈਕਟ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ, ਇੱਕ ਸਮਰਪਿਤ ਟ੍ਰਾਂਸਸੀਵਰ ਸੰਦਰਭ ਘੜੀ ਪਿੰਨ ਤੋਂ ਸੰਦਰਭ ਅਤੇ ਸਿਸਟਮ PLL ਘੜੀਆਂ ਆਈਪੀ ਦੇ ਇਨਪੁਟ ਕਲਾਕ ਪੋਰਟ ਨਾਲ ਜੁੜੀ ਹੋਵੇ। ਨੋਟ: ਇਸ ਡਿਜ਼ਾਈਨ ਲਈ ਸਾਬਕਾample, ਘੜੀ ਕੰਟਰੋਲਰ GUI Si5391A OUT6 ਤੋਂ 150 MHz ਨੂੰ ਕੌਂਫਿਗਰ ਕਰੋ।
ਸਿਸਟਮ pll clk ਲਿੰਕ	ਸਾਰੀਆਂ ਡਿਸਪਲੇਅਪੋਰਟ ਦਰਾਂ ਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ ਘੱਟੋ ਘੱਟ ਸਿਸਟਮ PLL ਆਉਟਪੁੱਟ ਬਾਰੰਬਾਰਤਾ 320 MHz ਹੈ। ਇਹ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਇੱਕ 900 MHz (ਉੱਚਤਮ) ਆਉਟਪੁੱਟ ਬਾਰੰਬਾਰਤਾ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ ਤਾਂ ਜੋ SysPLL refclk ਨੂੰ rx/tx refclk_link ਨਾਲ ਸਾਂਝਾ ਕੀਤਾ ਜਾ ਸਕੇ ਜੋ ਕਿ 150 MHz ਹੈ।
rx_cdr_refclk_link / tx_pll_refclk_link	Rx CDR ਅਤੇ Tx PLL ਲਿੰਕ refclk ਜੋ ਸਾਰੇ ਡਿਸਪਲੇਅਪੋਰਟ ਡੇਟਾ ਰੇਟ ਨੂੰ ਸਮਰਥਨ ਦੇਣ ਲਈ 150 MHz ਤੱਕ ਫਿਕਸ ਕੀਤਾ ਗਿਆ ਹੈ।
rx_ls_clkout / tx_ls_clkout	ਡਿਸਪਲੇਪੋਰਟ ਲਿੰਕ ਸਪੀਡ ਕਲਾਕ ਤੋਂ ਘੜੀ ਡਿਸਪਲੇਪੋਰਟ IP ਕੋਰ। ਸਮਾਨਾਂਤਰ ਡੇਟਾ ਚੌੜਾਈ ਦੁਆਰਾ ਡੇਟਾ ਦਰ ਨੂੰ ਵੰਡਣ ਦੇ ਬਰਾਬਰ ਬਾਰੰਬਾਰਤਾ। ExampLe: ਬਾਰੰਬਾਰਤਾ = ਡੇਟਾ ਦਰ / ਡੇਟਾ ਚੌੜਾਈ = 8.1G (HBR3) / 40 ਬਿੱਟ = 202.5 MHz

2.3 ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ
ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ ਡਿਸਪਲੇਅਪੋਰਟ TX ਸੀਰੀਅਲ ਲੂਪਬੈਕ ਨੂੰ RX ਲਈ ਸਿਮੂਲੇਟ ਕਰਦਾ ਹੈ।
ਚਿੱਤਰ 9. ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ FPGA IP ਸਿੰਪਲੈਕਸ ਮੋਡ ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ ਬਲਾਕ ਡਾਇਗ੍ਰਾਮਟੇਬਲ 6. ਟੈਸਟਬੈਂਚ ਕੰਪੋਨੈਂਟਸ

ਕੰਪੋਨੈਂਟ	ਵਰਣਨ
ਵੀਡੀਓ ਪੈਟਰਨ ਜਨਰੇਟਰ	ਇਹ ਜਨਰੇਟਰ ਕਲਰ ਬਾਰ ਪੈਟਰਨ ਤਿਆਰ ਕਰਦਾ ਹੈ ਜੋ ਤੁਸੀਂ ਕੌਂਫਿਗਰ ਕਰ ਸਕਦੇ ਹੋ। ਤੁਸੀਂ ਵੀਡੀਓ ਫਾਰਮੈਟ ਟਾਈਮਿੰਗ ਨੂੰ ਪੈਰਾਮੀਟਰਾਈਜ਼ ਕਰ ਸਕਦੇ ਹੋ।
ਟੈਸਟਬੈਂਚ ਕੰਟਰੋਲ	ਇਹ ਬਲਾਕ ਸਿਮੂਲੇਸ਼ਨ ਦੇ ਟੈਸਟ ਕ੍ਰਮ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਦਾ ਹੈ ਅਤੇ TX ਕੋਰ ਲਈ ਲੋੜੀਂਦੇ ਉਤੇਜਕ ਸਿਗਨਲ ਤਿਆਰ ਕਰਦਾ ਹੈ। ਟੈਸਟਬੈਂਚ ਕੰਟਰੋਲ ਬਲਾਕ ਤੁਲਨਾ ਕਰਨ ਲਈ ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਦੋਵਾਂ ਤੋਂ CRC ਮੁੱਲ ਨੂੰ ਵੀ ਪੜ੍ਹਦਾ ਹੈ।
RX ਲਿੰਕ ਸਪੀਡ ਕਲਾਕ ਫ੍ਰੀਕੁਐਂਸੀ ਚੈਕਰ	ਇਹ ਚੈਕਰ ਤਸਦੀਕ ਕਰਦਾ ਹੈ ਕਿ ਕੀ RX ਟ੍ਰਾਂਸਸੀਵਰ ਬਰਾਮਦ ਕੀਤੀ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਲੋੜੀਦੀ ਡਾਟਾ ਦਰ ਨਾਲ ਮੇਲ ਖਾਂਦੀ ਹੈ।
TX ਲਿੰਕ ਸਪੀਡ ਕਲਾਕ ਫ੍ਰੀਕੁਐਂਸੀ ਚੈਕਰ	ਇਹ ਚੈਕਰ ਪੁਸ਼ਟੀ ਕਰਦਾ ਹੈ ਕਿ ਕੀ TX ਟ੍ਰਾਂਸਸੀਵਰ ਬਰਾਮਦ ਕੀਤੀ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਲੋੜੀਦੀ ਡਾਟਾ ਦਰ ਨਾਲ ਮੇਲ ਖਾਂਦੀ ਹੈ।

ਸਿਮੂਲੇਸ਼ਨ ਟੈਸਟਬੈਂਚ ਹੇਠ ਲਿਖੀਆਂ ਜਾਂਚਾਂ ਕਰਦਾ ਹੈ:
ਸਾਰਣੀ 7. ਟੈਸਟਬੈਂਚ ਪੁਸ਼ਟੀਕਰਨ

ਟੈਸਟ ਮਾਪਦੰਡ	ਪੁਸ਼ਟੀਕਰਨ
• ਡੇਟਾ ਰੇਟ HBR3 'ਤੇ ਲਿੰਕ ਸਿਖਲਾਈ • ਇਹ ਦੇਖਣ ਲਈ DPCD ਰਜਿਸਟਰ ਪੜ੍ਹੋ ਕਿ ਕੀ DP ਸਥਿਤੀ TX ਅਤੇ RX ਲਿੰਕ ਸਪੀਡ ਬਾਰੰਬਾਰਤਾ ਨੂੰ ਸੈੱਟ ਕਰਦੀ ਹੈ ਅਤੇ ਮਾਪਦੀ ਹੈ।	ਲਿੰਕ ਸਪੀਡ ਨੂੰ ਮਾਪਣ ਲਈ ਬਾਰੰਬਾਰਤਾ ਜਾਂਚਕਰਤਾ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਦਾ ਹੈ TX ਅਤੇ RX ਟ੍ਰਾਂਸਸੀਵਰ ਤੋਂ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਆਉਟਪੁੱਟ।
• TX ਤੋਂ RX ਤੱਕ ਵੀਡੀਓ ਪੈਟਰਨ ਚਲਾਓ। • ਸਰੋਤ ਅਤੇ ਸਿੰਕ ਦੋਵਾਂ ਲਈ CRC ਦੀ ਪੁਸ਼ਟੀ ਕਰੋ ਕਿ ਕੀ ਉਹ ਮੇਲ ਖਾਂਦੇ ਹਨ	• ਵੀਡੀਓ ਪੈਟਰਨ ਜਨਰੇਟਰ ਨੂੰ ਡਿਸਪਲੇਪੋਰਟ ਸਰੋਤ ਨਾਲ ਜੋੜਦਾ ਹੈ ਤਾਂ ਜੋ ਵੀਡੀਓ ਪੈਟਰਨ ਤਿਆਰ ਕੀਤਾ ਜਾ ਸਕੇ। • ਟੈਸਟਬੈਂਚ ਕੰਟਰੋਲ ਅਗਲਾ DPTX ਅਤੇ DPRX ਰਜਿਸਟਰਾਂ ਤੋਂ ਸਰੋਤ ਅਤੇ ਸਿੰਕ CRC ਦੋਵਾਂ ਨੂੰ ਪੜ੍ਹਦਾ ਹੈ ਅਤੇ ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਤੁਲਨਾ ਕਰਦਾ ਹੈ ਕਿ ਦੋਵੇਂ CRC ਮੁੱਲ ਇੱਕੋ ਜਿਹੇ ਹਨ। ਨੋਟ: ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਕਿ CRC ਦੀ ਗਣਨਾ ਕੀਤੀ ਗਈ ਹੈ, ਤੁਹਾਨੂੰ Support CTS ਟੈਸਟ ਆਟੋਮੇਸ਼ਨ ਪੈਰਾਮੀਟਰ ਨੂੰ ਸਮਰੱਥ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ।

F-Tile DisplayPort Intel FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਦਸਤਾਵੇਜ਼ ਸੰਸ਼ੋਧਨ ਇਤਿਹਾਸampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ

ਦਸਤਾਵੇਜ਼ ਸੰਸਕਰਣ	Intel Quartus Prime ਸੰਸਕਰਣ	IP ਸੰਸਕਰਣ	ਤਬਦੀਲੀਆਂ
2022.09.02	22.	20.0.1	• DisplayPort Intel Agilex F-Tile FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਤੋਂ ਦਸਤਾਵੇਜ਼ ਦਾ ਸਿਰਲੇਖ ਬਦਲਿਆ ਗਿਆampF-ਟਾਈਲ ਡਿਸਪਲੇਪੋਰਟ ਇੰਟੇਲ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਲਈ ਉਪਭੋਗਤਾ ਗਾਈਡampਲੇ ਯੂਜ਼ਰ ਗਾਈਡ। • ਸਮਰਥਿਤ AXIS ਵੀਡੀਓ ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample ਵੇਰੀਐਂਟ। • ਸਟੈਟਿਕ ਰੇਟ ਡਿਜ਼ਾਈਨ ਨੂੰ ਹਟਾ ਦਿੱਤਾ ਗਿਆ ਅਤੇ ਇਸ ਨੂੰ ਮਲਟੀ ਰੇਟ ਡਿਜ਼ਾਈਨ ਐਕਸ ਨਾਲ ਬਦਲ ਦਿੱਤਾ ਗਿਆample. • DisplayPort Intel FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾ ਵਿੱਚ ਨੋਟ ਹਟਾਇਆ ਗਿਆampਲੇ ਕਵਿੱਕ ਸਟਾਰਟ ਗਾਈਡ ਜੋ ਕਹਿੰਦੀ ਹੈ ਕਿ Intel Quartus Prime 21.4 ਸਾਫਟਵੇਅਰ ਸੰਸਕਰਣ ਸਿਰਫ ਸ਼ੁਰੂਆਤੀ ਡਿਜ਼ਾਈਨ ਐਕਸ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈamples. • ਡਾਇਰੈਕਟਰੀ ਸਟ੍ਰਕਚਰ ਚਿੱਤਰ ਨੂੰ ਸਹੀ ਚਿੱਤਰ ਨਾਲ ਬਦਲਿਆ। • ਰੀਜਨਰੇਟਿੰਗ ELF ਭਾਗ ਜੋੜਿਆ ਗਿਆ File ਡਿਜ਼ਾਈਨ ਕੰਪਾਇਲ ਅਤੇ ਟੈਸਟਿੰਗ ਦੇ ਅਧੀਨ। • ਵਾਧੂ ਹਾਰਡਵੇਅਰ ਨੂੰ ਸ਼ਾਮਲ ਕਰਨ ਲਈ ਹਾਰਡਵੇਅਰ ਅਤੇ ਸਾਫਟਵੇਅਰ ਲੋੜਾਂ ਵਾਲੇ ਸੈਕਸ਼ਨ ਨੂੰ ਅੱਪਡੇਟ ਕੀਤਾ ਗਿਆ ਲੋੜਾਂ
2021.12.13	21.	20.0.0	ਸ਼ੁਰੂਆਤੀ ਰੀਲੀਜ਼।

ਇੰਟੇਲ ਕਾਰਪੋਰੇਸ਼ਨ. ਸਾਰੇ ਹੱਕ ਰਾਖਵੇਂ ਹਨ. Intel, Intel ਲੋਗੋ, ਅਤੇ ਹੋਰ Intel ਚਿੰਨ੍ਹ Intel ਕਾਰਪੋਰੇਸ਼ਨ ਜਾਂ ਇਸਦੀਆਂ ਸਹਾਇਕ ਕੰਪਨੀਆਂ ਦੇ ਟ੍ਰੇਡਮਾਰਕ ਹਨ। Intel ਆਪਣੇ FPGA ਅਤੇ ਸੈਮੀਕੰਡਕਟਰ ਉਤਪਾਦਾਂ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਦੀ ਵਾਰੰਟੀ Intel ਦੀ ਸਟੈਂਡਰਡ ਵਾਰੰਟੀ ਦੇ ਅਨੁਸਾਰ ਮੌਜੂਦਾ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਕਰਦਾ ਹੈ, ਪਰ ਬਿਨਾਂ ਨੋਟਿਸ ਦੇ ਕਿਸੇ ਵੀ ਸਮੇਂ ਕਿਸੇ ਵੀ ਉਤਪਾਦ ਅਤੇ ਸੇਵਾਵਾਂ ਵਿੱਚ ਤਬਦੀਲੀਆਂ ਕਰਨ ਦਾ ਅਧਿਕਾਰ ਰਾਖਵਾਂ ਰੱਖਦਾ ਹੈ। ਇੰਟੇਲ ਇੱਥੇ ਵਰਣਿਤ ਕਿਸੇ ਵੀ ਜਾਣਕਾਰੀ, ਉਤਪਾਦ, ਜਾਂ ਸੇਵਾ ਦੀ ਐਪਲੀਕੇਸ਼ਨ ਜਾਂ ਵਰਤੋਂ ਤੋਂ ਪੈਦਾ ਹੋਣ ਵਾਲੀ ਕੋਈ ਜ਼ਿੰਮੇਵਾਰੀ ਜਾਂ ਜ਼ਿੰਮੇਵਾਰੀ ਨਹੀਂ ਲੈਂਦਾ, ਸਿਵਾਏ ਇੰਟੇਲ ਦੁਆਰਾ ਲਿਖਤੀ ਤੌਰ 'ਤੇ ਸਪੱਸ਼ਟ ਤੌਰ 'ਤੇ ਸਹਿਮਤ ਹੋਏ। Intel ਗਾਹਕਾਂ ਨੂੰ ਸਲਾਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ ਕਿ ਉਹ ਕਿਸੇ ਵੀ ਪ੍ਰਕਾਸ਼ਿਤ ਜਾਣਕਾਰੀ 'ਤੇ ਭਰੋਸਾ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਅਤੇ ਉਤਪਾਦਾਂ ਜਾਂ ਸੇਵਾਵਾਂ ਲਈ ਆਰਡਰ ਦੇਣ ਤੋਂ ਪਹਿਲਾਂ ਡਿਵਾਈਸ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦਾ ਨਵੀਨਤਮ ਸੰਸਕਰਣ ਪ੍ਰਾਪਤ ਕਰਨ।
*ਹੋਰ ਨਾਵਾਂ ਅਤੇ ਬ੍ਰਾਂਡਾਂ 'ਤੇ ਦੂਜਿਆਂ ਦੀ ਸੰਪਤੀ ਵਜੋਂ ਦਾਅਵਾ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
ISO 9001:2015 ਰਜਿਸਟਰਡ

ਆਨਲਾਈਨ ਵਰਜਨ
ਫੀਡਬੈਕ ਭੇਜੋ
UG-20347
ID: 709308
ਸੰਸਕਰਣ: 2022.09.02

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

intel F-Tile DisplayPort FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample [pdf] ਯੂਜ਼ਰ ਗਾਈਡ F-ਟਾਈਲ ਡਿਸਪਲੇਅਪੋਰਟ FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample, F-Tile DisplayPort, DisplayPort, FPGA IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample, IP ਡਿਜ਼ਾਈਨ ਸਾਬਕਾample, UG-20347, 709308

ਹਵਾਲੇ

• ਯੂਜ਼ਰ ਮੈਨੂਅਲ