F-టైల్ డిస్ప్లేపోర్ట్ FPGA IP డిజైన్ Example
వినియోగదారు గైడ్
F-టైల్ డిస్ప్లేపోర్ట్ FPGA IP డిజైన్ Example
Intel® Quartus® Prime డిజైన్ సూట్ కోసం నవీకరించబడింది: 22.2 IP వెర్షన్: 21.0.1
డిస్ప్లేపోర్ట్ ఇంటెల్ FPGA IP డిజైన్ Example త్వరిత ప్రారంభ గైడ్
DisplayPort Intel® F-టైల్ పరికరాలు అనుకరణ టెస్ట్బెంచ్ మరియు హార్డ్వేర్ డిజైన్‌ను కలిగి ఉంటాయి, ఇవి కంపైలేషన్ మరియు హార్డ్వేర్ టెస్టింగ్ FPGA IP డిజైన్‌కు మద్దతిస్తాయి.ampIntel Agilex™ కోసం les
DisplayPort Intel FPGA IP కింది డిజైన్‌ను అందిస్తుందిampతక్కువ:
- పిక్సెల్ క్లాక్ రికవరీ (PCR) మాడ్యూల్ లేకుండా డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్
- AXIS వీడియో ఇంటర్‌ఫేస్‌తో డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్
మీరు మాజీ డిజైన్‌ని రూపొందించినప్పుడుample, పారామీటర్ ఎడిటర్ స్వయంచాలకంగా సృష్టిస్తుంది fileహార్డ్‌వేర్‌లో డిజైన్‌ను అనుకరించడం, కంపైల్ చేయడం మరియు పరీక్షించడం అవసరం.
మూర్తి 1. అభివృద్ధి Stages
సంబంధిత సమాచారం
- DisplayPort Intel FPGA IP యూజర్ గైడ్
- ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్‌కి మారుతోంది
ఇంటెల్ కార్పొరేషన్. అన్ని హక్కులు ప్రత్యేకించబడ్డాయి. ఇంటెల్, ఇంటెల్ లోగో మరియు ఇతర ఇంటెల్ గుర్తులు ఇంటెల్ కార్పొరేషన్ లేదా దాని అనుబంధ సంస్థల ట్రేడ్‌మార్క్‌లు. Intel దాని FPGA మరియు సెమీకండక్టర్ ఉత్పత్తుల పనితీరును ఇంటెల్ యొక్క ప్రామాణిక వారంటీకి అనుగుణంగా ప్రస్తుత స్పెసిఫికేషన్‌లకు హామీ ఇస్తుంది, అయితే నోటీసు లేకుండా ఏ సమయంలోనైనా ఏదైనా ఉత్పత్తులు మరియు సేవలకు మార్పులు చేసే హక్కును కలిగి ఉంది. ఇంటెల్ వ్రాతపూర్వకంగా అంగీకరించినట్లు మినహా ఇక్కడ వివరించిన ఏదైనా సమాచారం, ఉత్పత్తి లేదా సేవ యొక్క అప్లికేషన్ లేదా ఉపయోగం నుండి ఉత్పన్నమయ్యే బాధ్యత లేదా బాధ్యతను Intel తీసుకోదు. ఇంటెల్ కస్టమర్‌లు ఏదైనా ప్రచురించిన సమాచారంపై ఆధారపడే ముందు మరియు ఉత్పత్తులు లేదా సేవల కోసం ఆర్డర్‌లు చేసే ముందు పరికర నిర్దేశాల యొక్క తాజా వెర్షన్‌ను పొందాలని సూచించారు.
*ఇతర పేర్లు మరియు బ్రాండ్‌లను ఇతరుల ఆస్తిగా క్లెయిమ్ చేయవచ్చు.
ISO 9001:2015 నమోదు చేయబడింది
1.1 డైరెక్టరీ నిర్మాణం
మూర్తి 2. డైరెక్టరీ నిర్మాణం
టేబుల్ 1. డిజైన్ ఎక్స్ample భాగాలు
| ఫోల్డర్లు | Files |
| rtl/core | dp_core.ip |
| dp_rx. ip | |
| dp_tx ip | |
| rtl/rx_phy | dp_gxb_rx/ ((DP PMA UX బిల్డింగ్ బ్లాక్) |
| dp_rx_data_fifo . ip | |
| rx_top_phy . ఎస్ వి | |
| rtl/tx_phy | dp_gxb_rx/ ((DP PMA UX బిల్డింగ్ బ్లాక్) |
| dp_tx_data_fifo.ip | |
| dp_tx_data_fifo.ip |
1.2 హార్డ్వేర్ మరియు సాఫ్ట్‌వేర్ అవసరాలు
డిజైన్ మాజీని పరీక్షించడానికి ఇంటెల్ క్రింది హార్డ్వేర్ మరియు సాఫ్ట్‌వేర్‌ను ఉపయోగిస్తుందిampలే:
హార్డ్వేర్
- ఇంటెల్ అజిలెక్స్ I-సిరీస్ డెవలప్‌మెంట్ కిట్
- డిస్ప్లేపోర్ట్ సోర్స్ GPU
- డిస్ప్లేపోర్ట్ సింక్ (మానిటర్)
- Bitec DisplayPort FMC డాటర్ కార్డ్ రివిజన్ 8C
- డిస్ప్లేపోర్ట్ కేబుల్స్
సాఫ్ట్‌వేర్
- ఇంటెల్ క్వార్టస్ ® ప్రైమ్
- సారాంశం* VCS సిమ్యులేటర్
1.3 డిజైన్‌ను రూపొందిస్తోంది
డిజైన్‌ను రూపొందించడానికి Intel Quartus Prime సాఫ్ట్‌వేర్‌లో DisplayPort Intel FPGA IP పారామీటర్ ఎడిటర్‌ని ఉపయోగించండిample.
మూర్తి 3. డిజైన్ ఫ్లోను రూపొందించడం
- సాధనాలు ➤ IP కేటలాగ్‌ని ఎంచుకోండి మరియు లక్ష్య పరికర కుటుంబం వలె Intel Agilex F-tileని ఎంచుకోండి.
గమనిక: డిజైన్ మాజీample Intel Agilex F-tile పరికరాలకు మాత్రమే మద్దతు ఇస్తుంది. - IP కేటలాగ్‌లో, DisplayPort Intel FPGA IPని గుర్తించి, డబుల్-క్లిక్ చేయండి. కొత్త IP వేరియేషన్ విండో కనిపిస్తుంది.
- మీ అనుకూల IP వైవిధ్యం కోసం ఉన్నత-స్థాయి పేరును పేర్కొనండి. పారామీటర్ ఎడిటర్ IP వేరియేషన్ సెట్టింగ్‌లను aలో సేవ్ చేస్తుంది file అనే .ip.
- పరికర ఫీల్డ్‌లో Intel Agilex F-టైల్ పరికరాన్ని ఎంచుకోండి లేదా డిఫాల్ట్ Intel Quartus Prime సాఫ్ట్‌వేర్ పరికర ఎంపికను ఉంచండి.
- సరే క్లిక్ చేయండి. పారామీటర్ ఎడిటర్ కనిపిస్తుంది.
- TX మరియు RX రెండింటికీ కావలసిన పారామితులను కాన్ఫిగర్ చేయండి.
- డిజైన్ ఎక్స్ కిందampట్యాబ్‌లో, PCR లేకుండా డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్‌ని ఎంచుకోండి.
- టెస్ట్‌బెంచ్‌ను రూపొందించడానికి అనుకరణను ఎంచుకోండి మరియు హార్డ్వేర్ డిజైన్ ఎక్స్‌ను రూపొందించడానికి సింథసిస్‌ను ఎంచుకోండిample. డిజైన్ మాజీని రూపొందించడానికి మీరు తప్పనిసరిగా ఈ ఎంపికలలో కనీసం ఒకదానిని ఎంచుకోవాలిample fileలు. మీరు రెండింటినీ ఎంచుకుంటే, జనరేషన్ సమయం ఎక్కువ అవుతుంది.
- టార్గెట్ డెవలప్‌మెంట్ కిట్ కోసం, ఇంటెల్ అజిలెక్స్ I-సిరీస్ SOC డెవలప్‌మెంట్ కిట్‌ని ఎంచుకోండి. ఇది డెవలప్‌మెంట్ కిట్‌లోని పరికరానికి సరిపోయేలా 4వ దశలో ఎంచుకున్న లక్ష్య పరికరాన్ని మార్చడానికి కారణమవుతుంది. Intel Agilex I-SOC డెవలప్‌మెంట్ కిట్ కోసం, డిఫాల్ట్ పరికరం AGIB027R31B1E2VR0.
- Ex Generate క్లిక్ చేయండిampలే డిజైన్.
1.4 డిజైన్‌ను అనుకరించడం
డిస్ప్లేపోర్ట్ ఇంటెల్ FPGA IP డిజైన్ example టెస్ట్బెంచ్ TX ఉదాహరణ నుండి RX ఉదాహరణకి సీరియల్ లూప్‌బ్యాక్ డిజైన్‌ను అనుకరిస్తుంది. అంతర్గత వీడియో నమూనా జనరేటర్ మాడ్యూల్ DisplayPort TX ఉదాహరణను డ్రైవ్ చేస్తుంది మరియు RX ఉదాహరణ వీడియో అవుట్‌పుట్ టెస్ట్‌బెంచ్‌లోని CRC చెకర్‌లకు కనెక్ట్ అవుతుంది.
మూర్తి 4. డిజైన్ సిమ్యులేషన్ ఫ్లో
- Synopsys సిమ్యులేటర్ ఫోల్డర్‌కి వెళ్లి VCSని ఎంచుకోండి.
- అనుకరణ స్క్రిప్ట్‌ని అమలు చేయండి.
మూలం vcs_sim.sh - స్క్రిప్ట్ క్వార్టస్ TLGని నిర్వహిస్తుంది, సిమ్యులేటర్‌లో టెస్ట్‌బెంచ్‌ను కంపైల్ చేస్తుంది మరియు అమలు చేస్తుంది.
- ఫలితాన్ని విశ్లేషించండి.
విజయవంతమైన అనుకరణ మూలం మరియు సింక్ SRC పోలికతో ముగుస్తుంది.
1.5 డిజైన్‌ను కంపైల్ చేయడం మరియు పరీక్షించడం
మూర్తి 5. డిజైన్‌ను కంపైల్ చేయడం మరియు అనుకరించడం
హార్డ్వేర్ ఎక్స్‌పై ప్రదర్శన పరీక్షను కంపైల్ చేయడానికి మరియు అమలు చేయడానికిample డిజైన్, ఈ దశలను అనుసరించండి:
- హార్డ్వేర్ మాజీని నిర్ధారించుకోండిample డిజైన్ జనరేషన్ పూర్తయింది.
- ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ సాఫ్ట్‌వేర్‌ను ప్రారంభించి, తెరవండి / quartus/agi_dp_demo.qpf.
- ప్రాసెసింగ్ ➤ కంపైలేషన్ ప్రారంభించు క్లిక్ చేయండి.
- విజయవంతమైన సంకలనం తర్వాత, ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రో ఎడిషన్ సాఫ్ట్‌వేర్ ఒక .sofని ఉత్పత్తి చేస్తుంది file మీ పేర్కొన్న డైరెక్టరీలో.
- బిటెక్ డాటర్ కార్డ్‌లోని డిస్ప్లేపోర్ట్ ఆర్‌ఎక్స్ కనెక్టర్‌ను పిసిలోని గ్రాఫిక్స్ కార్డ్ వంటి బాహ్య డిస్ప్లేపోర్ట్ సోర్స్‌కి కనెక్ట్ చేయండి.
- వీడియో ఎనలైజర్ లేదా PC మానిటర్ వంటి DisplayPort సింక్ పరికరానికి Bitec కుమార్తె కార్డ్‌లోని DisplayPort TX కనెక్టర్‌ను కనెక్ట్ చేయండి.
- డెవలప్‌మెంట్ బోర్డ్‌లోని అన్ని స్విచ్‌లు డిఫాల్ట్ స్థానంలో ఉన్నాయని నిర్ధారించుకోండి.
- రూపొందించిన .sofని ఉపయోగించి డెవలప్‌మెంట్ బోర్డ్‌లో ఎంచుకున్న Intel Agilex F-Tile పరికరాన్ని కాన్ఫిగర్ చేయండి file (సాధనాలు ➤ ప్రోగ్రామర్ ).
- డిస్ప్లేపోర్ట్ సింక్ పరికరం వీడియో మూలం నుండి రూపొందించబడిన వీడియోను ప్రదర్శిస్తుంది.
సంబంధిత సమాచారం
Intel Agilex I-సిరీస్ FPGA డెవలప్‌మెంట్ కిట్ యూజర్ గైడ్/
1.5.1 ELF పునరుత్పత్తి File
డిఫాల్ట్‌గా, ELF file మీరు డైనమిక్ డిజైన్‌ను రూపొందించినప్పుడు ఉత్పన్నమవుతుంది example.
అయితే, కొన్ని సందర్భాల్లో, మీరు ELFని పునరుత్పత్తి చేయాలి file మీరు సాఫ్ట్‌వేర్‌ను సవరించినట్లయితే file లేదా dp_core.qsysని పునరుత్పత్తి చేయండి file. dp_core.qsysని పునరుత్పత్తి చేస్తోంది file .sopcinfoని నవీకరిస్తుంది file, దీనికి మీరు ELFని పునరుత్పత్తి చేయవలసి ఉంటుంది file.
- వెళ్ళండి / సాఫ్ట్‌వేర్ మరియు అవసరమైతే కోడ్‌ను సవరించండి.
- వెళ్ళండి /స్క్రిప్ట్ మరియు కింది బిల్డ్ స్క్రిప్ట్‌ని అమలు చేయండి: source build_sw.sh
• Windowsలో, Nios II కమాండ్ షెల్‌ని శోధించండి మరియు తెరవండి. Nios II కమాండ్ షెల్‌లో, వెళ్ళండి /స్క్రిప్ట్ మరియు ఎగ్జిక్యూట్ సోర్స్ build_sw.sh.
గమనిక: Windows 10లో బిల్డ్ స్క్రిప్ట్‌ని అమలు చేయడానికి, మీ సిస్టమ్‌కి Linux (WSL) కోసం Windows సబ్‌సిస్టమ్స్ అవసరం. WSL ఇన్‌స్టాలేషన్ దశల గురించి మరింత సమాచారం కోసం, Nios II సాఫ్ట్‌వేర్ డెవలపర్ హ్యాండ్‌బుక్‌ని చూడండి.
• Linuxలో, ప్లాట్‌ఫారమ్ డిజైనర్‌ని ప్రారంభించండి మరియు టూల్స్ ➤ Nios II కమాండ్ షెల్ తెరవండి. Nios II కమాండ్ షెల్‌లో, వెళ్ళండి /స్క్రిప్ట్ మరియు ఎగ్జిక్యూట్ సోర్స్ build_sw.sh. - ఒక .elfని నిర్ధారించుకోండి file లో ఉత్పత్తి అవుతుంది / సాఫ్ట్‌వేర్/ dp_demo.
- రూపొందించిన .elfని డౌన్‌లోడ్ చేయండి file .sofని తిరిగి కంపైల్ చేయకుండా FPGAలోకి file కింది స్క్రిప్ట్‌ని అమలు చేయడం ద్వారా: nios2-డౌన్‌లోడ్ /software/dp_demo/*.elf
- కొత్త సాఫ్ట్‌వేర్ ప్రభావం చూపడం కోసం FPGA బోర్డ్‌లో రీసెట్ బటన్‌ను నొక్కండి.
1.6 డిస్ప్లేపోర్ట్ ఇంటెల్ FPGA IP డిజైన్ Example పారామితులు
పట్టిక 2. DisplayPort Intel FPGA IP డిజైన్ ExampIntel Agilex Ftile పరికరానికి le QSF పరిమితి
| QSF పరిమితి |
వివరణ |
| set_global_assignment -పేరు VERILOG_MACRO “__DISPLAYPORT_support__=1” |
క్వార్టస్ 22.2 నుండి, డిస్ప్లేపోర్ట్ కస్టమ్ SRC (సాఫ్ట్ రీసెట్ కంట్రోలర్) ప్రవాహాన్ని ప్రారంభించడానికి ఈ QSF పరిమితి అవసరం |
పట్టిక 3. DisplayPort Intel FPGA IP డిజైన్ Example Intel Agilex F-టైల్ పరికరం కోసం పారామితులు
| పరామితి | విలువ | వివరణ |
| అందుబాటులో డిజైన్ Example | ||
| డిజైన్‌ని ఎంచుకోండి | •ఏదీ లేదు PCR లేకుండా డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్ •AXIS వీడియో ఇంటర్‌ఫేస్‌తో డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్ |
డిజైన్ మాజీని ఎంచుకోండిample ఉత్పత్తి చేయబడుతుంది. •ఏదీ కాదు: డిజైన్ లేదు మాజీampప్రస్తుత పరామితి ఎంపిక కోసం le అందుబాటులో ఉంది. •PCR లేకుండా డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్: ఈ డిజైన్ మాజీampమీరు ఎనేబుల్ వీడియో ఇన్‌పుట్ ఇమేజ్ పోర్ట్ పారామీటర్‌ను ఆన్ చేసినప్పుడు పిక్సెల్ క్లాక్ రికవరీ (PCR) మాడ్యూల్ లేకుండా DisplayPort సింక్ నుండి DisplayPort మూలానికి సమాంతర లూప్‌బ్యాక్‌ను le ప్రదర్శిస్తుంది. •AXIS వీడియో ఇంటర్‌ఫేస్‌తో డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్: ఈ డిజైన్ మాజీample సక్రియ వీడియో డేటా ప్రోటోకాల్‌లను ప్రారంభించినప్పుడు AXIS-VVP పూర్తికి సెట్ చేయబడినప్పుడు AXIS వీడియో ఇంటర్‌ఫేస్‌తో DisplayPort సింక్ నుండి DisplayPort మూలానికి సమాంతర లూప్‌బ్యాక్‌ను ప్రదర్శిస్తుంది. |
| డిజైన్ ఎక్స్ample Files | ||
| అనుకరణ | ఆఫ్ | అవసరమైన వాటిని రూపొందించడానికి ఈ ఎంపికను ఆన్ చేయండి fileఅనుకరణ పరీక్ష బెంచ్ కోసం s. |
| సంశ్లేషణ | ఆఫ్ | అవసరమైన వాటిని రూపొందించడానికి ఈ ఎంపికను ఆన్ చేయండి fileఇంటెల్ క్వార్టస్ ప్రైమ్ కంపైలేషన్ మరియు హార్డ్వేర్ డిజైన్ కోసం s. |
| రూపొందించిన HDL ఫార్మాట్ | ||
| సృష్టించు File ఫార్మాట్ | వెరిలోగ్, VHDL | రూపొందించిన డిజైన్ కోసం మీ ప్రాధాన్య HDL ఆకృతిని ఎంచుకోండిample fileసెట్. గమనిక: ఈ ఐచ్ఛికం ఉత్పత్తి చేయబడిన ఉన్నత స్థాయి IP కోసం ఆకృతిని మాత్రమే నిర్ణయిస్తుంది fileలు. అన్ని ఇతర fileలు (ఉదాample testbenches మరియు ఉన్నత స్థాయి fileహార్డ్వేర్ ప్రదర్శన కోసం s) వెరిలాగ్ HDL ఆకృతిలో ఉన్నాయి. |
| లక్ష్య అభివృద్ధి కిట్ | ||
| బోర్డుని ఎంచుకోండి | • డెవలప్‌మెంట్ కిట్ లేదు •ఇంటెల్ అజిలెక్స్ I-సిరీస్ అభివృద్ధి కిట్ |
టార్గెటెడ్ డిజైన్ కోసం బోర్డుని ఎంచుకోండిample. |
| పరామితి | విలువ | వివరణ |
| •డెవలప్‌మెంట్ కిట్ లేదు: ఈ ఎంపిక డిజైన్ మాజీ కోసం అన్ని హార్డ్వేర్ అంశాలను మినహాయిస్తుందిample. P కోర్ అన్ని పిన్ అసైన్‌మెంట్‌లను వర్చువల్ పిన్‌లకు సెట్ చేస్తుంది. •Intel Agilex I-Series FPGA డెవలప్‌మెంట్ కిట్: ఈ ఎంపిక ఈ డెవలప్‌మెంట్ కిట్‌లోని పరికరానికి సరిపోలడానికి ప్రాజెక్ట్ యొక్క లక్ష్య పరికరాన్ని స్వయంచాలకంగా ఎంచుకుంటుంది. మీ బోర్డ్ పునర్విమర్శలో వేరే పరికర వేరియంట్ ఉంటే, మీరు టార్గెట్ పరికరాన్ని మార్చండి పారామీటర్‌ని ఉపయోగించి లక్ష్య పరికరాన్ని మార్చవచ్చు. IP కోర్ డెవలప్‌మెంట్ కిట్ ప్రకారం అన్ని పిన్ అసైన్‌మెంట్‌లను సెట్ చేస్తుంది. గమనిక: ప్రిలిమినరీ డిజైన్ Exampఈ క్వార్టస్ విడుదలలో హార్డ్‌వేర్‌పై le క్రియాత్మకంగా ధృవీకరించబడలేదు. •కస్టమ్ డెవలప్‌మెంట్ కిట్: ఈ ఎంపిక డిజైన్ మాజీని అనుమతిస్తుందిampIntel FPGAతో థర్డ్-పార్టీ డెవలప్‌మెంట్ కిట్‌లో పరీక్షించబడాలి. మీరు మీ స్వంతంగా పిన్ అసైన్‌మెంట్‌లను సెట్ చేయాల్సి రావచ్చు. |
||
| లక్ష్య పరికరం | ||
| లక్ష్య పరికరాన్ని మార్చండి | ఆఫ్ | ఈ ఎంపికను ఆన్ చేసి, డెవలప్‌మెంట్ కిట్ కోసం ప్రాధాన్య పరికర వేరియంట్‌ను ఎంచుకోండి. |
సమాంతర లూప్‌బ్యాక్ డిజైన్ Exampలెస్
డిస్ప్లేపోర్ట్ ఇంటెల్ FPGA IP డిజైన్ exampలెస్ పిక్సెల్ క్లాక్ రికవరీ (PCR) మాడ్యూల్ లేకుండా DisplayPort RX ఉదాహరణ నుండి DisplayPort TX ఉదాహరణకి సమాంతర లూప్‌బ్యాక్‌ను ప్రదర్శిస్తుంది.
పట్టిక 4. DisplayPort Intel FPGA IP డిజైన్ Exampఇంటెల్ అజిలెక్స్ ఎఫ్-టైల్ పరికరం కోసం le
| డిజైన్ ఎక్స్ample | హోదా | డేటా రేటు | ఛానల్ మోడ్ | లూప్‌బ్యాక్ రకం |
| PCR లేకుండా డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్ | డిస్ప్లేపోర్ట్ SST | RBR, HRB, HRB2, HBR3 | సింప్లెక్స్ | PCR లేకుండా సమాంతరంగా |
| AXIS వీడియో ఇంటర్‌ఫేస్‌తో డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్ | డిస్ప్లేపోర్ట్ SST | RBR, HRB, HRB2, HBR3 | సింప్లెక్స్ | AXIS వీడియో ఇంటర్‌ఫేస్‌తో సమాంతరంగా |
2.1 ఇంటెల్ అజిలెక్స్ ఎఫ్-టైల్ డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్ డిజైన్ ఫీచర్లు
SST సమాంతర లూప్‌బ్యాక్ డిజైన్ మాజీampడిస్ప్లేపోర్ట్ సింక్ నుండి డిస్ప్లేపోర్ట్ సోర్స్‌కు ఒకే వీడియో స్ట్రీమ్ ప్రసారాన్ని లెస్ ప్రదర్శిస్తుంది.
ఇంటెల్ కార్పొరేషన్. అన్ని హక్కులు ప్రత్యేకించబడ్డాయి. ఇంటెల్, ఇంటెల్ లోగో మరియు ఇతర ఇంటెల్ గుర్తులు ఇంటెల్ కార్పొరేషన్ లేదా దాని అనుబంధ సంస్థల ట్రేడ్‌మార్క్‌లు. Intel దాని FPGA మరియు సెమీకండక్టర్ ఉత్పత్తుల పనితీరును ఇంటెల్ యొక్క ప్రామాణిక వారంటీకి అనుగుణంగా ప్రస్తుత స్పెసిఫికేషన్‌లకు హామీ ఇస్తుంది, అయితే నోటీసు లేకుండా ఏ సమయంలోనైనా ఏదైనా ఉత్పత్తులు మరియు సేవలకు మార్పులు చేసే హక్కును కలిగి ఉంది. ఇంటెల్ వ్రాతపూర్వకంగా అంగీకరించినట్లు మినహా ఇక్కడ వివరించిన ఏదైనా సమాచారం, ఉత్పత్తి లేదా సేవ యొక్క అప్లికేషన్ లేదా ఉపయోగం నుండి ఉత్పన్నమయ్యే బాధ్యత లేదా బాధ్యతను Intel తీసుకోదు. ఇంటెల్ కస్టమర్‌లు ఏదైనా ప్రచురించబడిన సమాచారంపై ఆధారపడే ముందు మరియు ఉత్పత్తులు లేదా సేవల కోసం ఆర్డర్‌లు చేసే ముందు పరికర నిర్దేశాల యొక్క తాజా వెర్షన్‌ను పొందాలని సూచించారు. *ఇతర పేర్లు మరియు బ్రాండ్‌లను ఇతరుల ఆస్తిగా క్లెయిమ్ చేయవచ్చు.
ISO 9001:2015 నమోదు చేయబడింది
మూర్తి 6. పిసిఆర్ లేకుండా ఇంటెల్ అజిలెక్స్ ఎఫ్-టైల్ డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్
- ఈ వేరియంట్‌లో, DisplayPort మూలం యొక్క పారామీటర్, TX_SUPPORT_IM_ENABLE ఆన్ చేయబడింది మరియు వీడియో ఇమేజ్ ఇంటర్ఫేస్ ఉపయోగించబడుతుంది.
- డిస్ప్లేపోర్ట్ సింక్ GPU వంటి బాహ్య వీడియో మూలం నుండి వీడియో మరియు లేదా ఆడియో స్ట్రీమింగ్‌ను స్వీకరిస్తుంది మరియు దానిని సమాంతర వీడియో ఇంటర్‌ఫేస్‌గా డీకోడ్ చేస్తుంది.
- DisplayPort సింక్ వీడియో అవుట్‌పుట్ నేరుగా DisplayPort సోర్స్ వీడియో ఇంటర్‌ఫేస్‌ను డ్రైవ్ చేస్తుంది మరియు మానిటర్‌కి ప్రసారం చేయడానికి ముందు DisplayPort ప్రధాన లింక్‌కి ఎన్‌కోడ్ చేస్తుంది.
- IOPLL డిస్ప్లేపోర్ట్ సింక్ మరియు సోర్స్ వీడియో క్లాక్‌లు రెండింటినీ స్థిర పౌనఃపున్యం వద్ద డ్రైవ్ చేస్తుంది.
- DisplayPort సింక్ మరియు సోర్స్ యొక్క MAX_LINK_RATE పరామితి HBR3కి కాన్ఫిగర్ చేయబడి మరియు PIXELS_PER_CLOCK క్వాడ్‌కి కాన్ఫిగర్ చేయబడితే, వీడియో క్లాక్ 300Kp8 పిక్సెల్ రేట్ (30/1188 = 4 MHz)కి మద్దతు ఇవ్వడానికి 297 MHz వద్ద నడుస్తుంది.
మూర్తి 7. ఇంటెల్ అజిలెక్స్ ఎఫ్-టైల్ డిస్ప్లేపోర్ట్ SST సమాంతర లూప్‌బ్యాక్‌తో యాక్సిస్ వీడియో ఇంటర్ఫేస్
- ఈ వేరియంట్‌లో, DisplayPort మూలం మరియు సింక్ పరామితి, యాక్సిస్ వీడియో డేటా ఇంటర్‌ఫేస్‌ని ఎనేబుల్ చేయడానికి ఎనేబుల్ యాక్టివ్ వీడియో డేటా ప్రోటోకాల్స్‌లో AXIS-VVP ఫుల్‌ని ఎంచుకోండి.
- డిస్ప్లేపోర్ట్ సింక్ GPU వంటి బాహ్య వీడియో మూలం నుండి వీడియో మరియు లేదా ఆడియో స్ట్రీమింగ్‌ను స్వీకరిస్తుంది మరియు దానిని సమాంతర వీడియో ఇంటర్‌ఫేస్‌గా డీకోడ్ చేస్తుంది.
- డిస్ప్లేపోర్ట్ సింక్ వీడియో డేటా స్ట్రీమ్‌ను యాక్సిస్ వీడియో డేటాగా మారుస్తుంది మరియు డిస్ప్లేపోర్ట్ సోర్స్ యాక్సిస్ వీడియో డేటా ఇంటర్‌ఫేస్‌ను VVP వీడియో ఫ్రేమ్ బఫర్ ద్వారా డ్రైవ్ చేస్తుంది. DisplayPort మూలం మానిటర్‌కు ప్రసారం చేయడానికి ముందు అక్షం వీడియో డేటాను DisplayPort ప్రధాన లింక్‌గా మారుస్తుంది.
- ఈ డిజైన్ వేరియంట్‌లో, మూడు ప్రధాన వీడియో గడియారాలు ఉన్నాయి, అవి rx/tx_axi4s_clk, rx_vid_clk మరియు tx_vid_clk. axi4s_clk సోర్స్ మరియు సింక్‌లోని AXIS మాడ్యూల్‌ల కోసం 300 MHz వద్ద నడుస్తుంది. rx_vid_clk DP సింక్ వీడియో పైప్‌లైన్‌ను 300 MHz వద్ద నడుపుతుంది (8Kp30 4PIPల వరకు ఏదైనా రిజల్యూషన్‌కు మద్దతు ఇవ్వడానికి), అయితే tx_vid_clk అసలు పిక్సెల్ క్లాక్ ఫ్రీక్వెన్సీ (PIPల ద్వారా విభజించబడింది) వద్ద DP సోర్స్ వీడియో పైప్‌లైన్‌ను నడుపుతుంది.
- ఈ డిజైన్ వేరియంట్ స్వయంచాలకంగా tx_vid_clk ఫ్రీక్వెన్సీని I2C ప్రోగ్రామింగ్ ద్వారా ఆన్-బోర్డ్ SI5391B OSCకి డిజైన్ రిజల్యూషన్‌లో స్విచ్‌ని గుర్తించినప్పుడు కాన్ఫిగర్ చేస్తుంది.
- ఈ డిజైన్ వేరియంట్ DisplayPort సాఫ్ట్‌వేర్‌లో ముందే నిర్వచించిన విధంగా నిర్ణీత సంఖ్యలో రిజల్యూషన్‌లను మాత్రమే ప్రదర్శిస్తుంది, అవి:
- 720p60, RGB
- 1080p60, RGB
- 4K30, RGB
- 4K60, RGB
2.2 క్లాకింగ్ పథకం
క్లాకింగ్ స్కీమ్ డిస్ప్లేపోర్ట్ ఇంటెల్ FPGA IP డిజైన్ ఎక్స్‌లోని క్లాక్ డొమైన్‌లను వివరిస్తుందిample.
మూర్తి 8. ఇంటెల్ అజిలెక్స్ ఎఫ్-టైల్ డిస్ప్లే పోర్ట్ ట్రాన్స్‌సీవర్ క్లాకింగ్ స్కీమ్
టేబుల్ 5. క్లాకింగ్ స్కీమ్ సిగ్నల్స్
| రేఖాచిత్రంలో గడియారం |
వివరణ |
| SysPLL refclk | ఎఫ్-టైల్ సిస్టమ్ PLL రిఫరెన్స్ గడియారం, ఆ అవుట్‌పుట్ ఫ్రీక్వెన్సీ కోసం సిస్టమ్ PLL ద్వారా విభజించబడే ఏదైనా క్లాక్ ఫ్రీక్వెన్సీ కావచ్చు. ఈ డిజైన్‌లో మాజీample, system_pll_clk_link మరియు rx/tx refclk_link ఒకే 150 MHz SysPLL refclkని భాగస్వామ్యం చేస్తాయి. |
| రేఖాచిత్రంలో గడియారం | వివరణ |
| సంబంధిత అవుట్‌పుట్ పోర్ట్‌ను DisplayPort Phy Topకి కనెక్ట్ చేసే ముందు, ఇది తప్పనిసరిగా డెడికేటెడ్ ట్రాన్స్‌సీవర్ రిఫరెన్స్ క్లాక్ పిన్ నుండి ఇన్‌పుట్ క్లాక్ పోర్ట్ ఆఫ్ రిఫరెన్స్ మరియు సిస్టమ్ PLL క్లాక్స్ IPకి కనెక్ట్ చేయబడిన ఉచిత రన్నింగ్ క్లాక్ అయి ఉండాలి. గమనిక: ఈ డిజైన్ కోసం మాజీample, క్లాక్ కంట్రోలర్ GUI Si5391A OUT6 నుండి 150 MHz వరకు కాన్ఫిగర్ చేయండి. |
|
| సిస్టమ్ pll క్లిక్ లింక్ | అన్ని డిస్ప్లేపోర్ట్ రేట్‌కు మద్దతు ఇవ్వడానికి కనీస సిస్టమ్ PLL అవుట్‌పుట్ ఫ్రీక్వెన్సీ 320 MHz. ఈ డిజైన్ మాజీample 900 MHz (అత్యధిక) అవుట్‌పుట్ ఫ్రీక్వెన్సీని ఉపయోగిస్తుంది, తద్వారా SysPLL refclkని 150 MHz అయిన rx/tx refclk_linkతో భాగస్వామ్యం చేయవచ్చు. |
| rx_cdr_refclk_link / tx_pll_refclk_link | Rx CDR మరియు Tx PLL లింక్ refclk, ఇది అన్ని డిస్ప్లేపోర్ట్ డేటా రేట్‌కు మద్దతు ఇవ్వడానికి 150 MHzకి నిర్ణయించబడింది. |
| rx_ls_clkout / tx_ls_clkout | డిస్ప్లేపోర్ట్ లింక్ స్పీడ్ క్లాక్ నుండి క్లాక్ డిస్ప్లేపోర్ట్ IP కోర్. సమాంతర డేటా వెడల్పు ద్వారా డేటా రేట్ విభజనకు సమానమైన ఫ్రీక్వెన్సీ. Exampలే: ఫ్రీక్వెన్సీ = డేటా రేటు / డేటా వెడల్పు = 8.1G (HBR3) / 40 బిట్స్ = 202.5 MHz |
2.3 అనుకరణ టెస్ట్బెంచ్
అనుకరణ టెస్ట్బెంచ్ డిస్ప్లేపోర్ట్ TX సీరియల్ లూప్‌బ్యాక్‌ను RXకి అనుకరిస్తుంది.
మూర్తి 9. DisplayPort Intel FPGA IP సింప్లెక్స్ మోడ్ అనుకరణ టెస్ట్బెంచ్ బ్లాక్ రేఖాచిత్రం
టేబుల్ 6. టెస్ట్బెంచ్ భాగాలు
| భాగం | వివరణ |
| వీడియో నమూనా జనరేటర్ | ఈ జనరేటర్ మీరు కాన్ఫిగర్ చేయగల రంగు పట్టీ నమూనాలను ఉత్పత్తి చేస్తుంది. మీరు వీడియో ఫార్మాట్ టైమింగ్‌ని పరామితి చేయవచ్చు. |
| టెస్ట్బెంచ్ నియంత్రణ | ఈ బ్లాక్ అనుకరణ యొక్క పరీక్ష క్రమాన్ని నియంత్రిస్తుంది మరియు TX కోర్‌కి అవసరమైన ఉద్దీపన సంకేతాలను ఉత్పత్తి చేస్తుంది. టెస్ట్బెంచ్ కంట్రోల్ బ్లాక్ కూడా CRC విలువను సోర్స్ మరియు సింక్ రెండింటి నుండి రీడ్ చేస్తుంది. |
| RX లింక్ స్పీడ్ క్లాక్ ఫ్రీక్వెన్సీ చెకర్ | RX ట్రాన్స్‌సీవర్ రికవర్ చేసిన క్లాక్ ఫ్రీక్వెన్సీ కావలసిన డేటా రేట్‌తో సరిపోలుతుందో లేదో ఈ చెకర్ ధృవీకరిస్తుంది. |
| TX లింక్ స్పీడ్ క్లాక్ ఫ్రీక్వెన్సీ చెకర్ | TX ట్రాన్స్‌సీవర్ రికవర్ చేసిన క్లాక్ ఫ్రీక్వెన్సీ కావలసిన డేటా రేట్‌తో సరిపోలుతుందో లేదో ఈ చెకర్ ధృవీకరిస్తుంది. |
అనుకరణ టెస్ట్బెంచ్ క్రింది ధృవీకరణలను చేస్తుంది:
పట్టిక 7. టెస్ట్బెంచ్ ధృవీకరణలు
| పరీక్ష ప్రమాణాలు |
ధృవీకరణ |
| • డేటా రేటు HBR3 వద్ద లింక్ శిక్షణ • DP స్థితి TX మరియు RX లింక్ స్పీడ్ ఫ్రీక్వెన్సీ రెండింటినీ సెట్ చేసి కొలుస్తుందో లేదో తనిఖీ చేయడానికి DPCD రిజిస్టర్‌లను చదవండి. |
లింక్ వేగాన్ని కొలవడానికి ఫ్రీక్వెన్సీ చెకర్‌ని అనుసంధానిస్తుంది TX మరియు RX ట్రాన్స్‌సీవర్ నుండి గడియారం యొక్క ఫ్రీక్వెన్సీ అవుట్‌పుట్. |
| • TX నుండి RX వరకు వీడియో నమూనాను అమలు చేయండి. • మూలాధారం మరియు సింక్ రెండూ సరిపోలుతున్నాయో లేదో తనిఖీ చేయడానికి CRCని ధృవీకరించండి |
• వీడియో నమూనాను రూపొందించడానికి డిస్ప్లేపోర్ట్ మూలానికి వీడియో నమూనా జనరేటర్‌ను కనెక్ట్ చేస్తుంది. • టెస్ట్బెంచ్ నియంత్రణ తదుపరి DPTX మరియు DPRX రిజిస్టర్‌ల నుండి మూలం మరియు సింక్ CRC రెండింటినీ చదివి, CRC విలువలు రెండూ ఒకేలా ఉన్నాయని నిర్ధారించడానికి సరిపోల్చుతుంది. గమనిక: CRC లెక్కించబడిందని నిర్ధారించుకోవడానికి, మీరు తప్పనిసరిగా మద్దతు CTS పరీక్ష ఆటోమేషన్ పరామితిని ప్రారంభించాలి. |
F-టైల్ డిస్ప్లేపోర్ట్ ఇంటెల్ FPGA IP డిజైన్ కోసం డాక్యుమెంట్ పునర్విమర్శ చరిత్ర Example యూజర్ గైడ్
| డాక్యుమెంట్ వెర్షన్ | ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్ | IP వెర్షన్ | మార్పులు |
| 2022.09.02 | 22 | 20.0.1 | •DisplayPort Intel Agilex F-Tile FPGA IP డిజైన్ Ex నుండి డాక్యుమెంట్ టైటిల్ మార్చబడిందిample యూజర్ గైడ్ టు F-టైల్ డిస్ప్లేపోర్ట్ ఇంటెల్ FPGA IP డిజైన్ Example యూజర్ గైడ్. •ఎనేబుల్ AXIS వీడియో డిజైన్ Example వేరియంట్. •స్టాటిక్ రేట్ డిజైన్ తీసివేయబడింది మరియు దాని స్థానంలో మల్టీ రేట్ డిజైన్ ఎక్స్‌తో భర్తీ చేయబడిందిample. •DisplayPort Intel FPGA IP డిజైన్ Ex లో నోట్ తీసివేయబడిందిampఇంటెల్ క్వార్టస్ ప్రైమ్ 21.4 సాఫ్ట్‌వేర్ వెర్షన్ ప్రిలిమినరీ డిజైన్ ఎక్స్‌కి మాత్రమే మద్దతు ఇస్తుందని le క్విక్ స్టార్ట్ గైడ్ చెబుతోందిampలెస్. •డైరెక్టరీ స్ట్రక్చర్ ఫిగర్ సరైన ఫిగర్‌తో భర్తీ చేయబడింది. • ELFని పునరుత్పత్తి చేసే విభాగం జోడించబడింది File డిజైన్ కంపైలింగ్ మరియు టెస్టింగ్ కింద. •అదనపు హార్డ్‌వేర్‌ను చేర్చడానికి హార్డ్వేర్ మరియు సాఫ్ట్‌వేర్ అవసరాల విభాగం నవీకరించబడింది అవసరాలు. |
| 2021.12.13 | 21 | 20.0.0 | ప్రారంభ విడుదల. |
ఇంటెల్ కార్పొరేషన్. అన్ని హక్కులు ప్రత్యేకించబడ్డాయి. ఇంటెల్, ఇంటెల్ లోగో మరియు ఇతర ఇంటెల్ గుర్తులు ఇంటెల్ కార్పొరేషన్ లేదా దాని అనుబంధ సంస్థల ట్రేడ్‌మార్క్‌లు. Intel దాని FPGA మరియు సెమీకండక్టర్ ఉత్పత్తుల పనితీరును ఇంటెల్ యొక్క ప్రామాణిక వారంటీకి అనుగుణంగా ప్రస్తుత స్పెసిఫికేషన్‌లకు హామీ ఇస్తుంది, అయితే నోటీసు లేకుండా ఏ సమయంలోనైనా ఏదైనా ఉత్పత్తులు మరియు సేవలకు మార్పులు చేసే హక్కును కలిగి ఉంది. ఇంటెల్ వ్రాతపూర్వకంగా అంగీకరించినట్లు మినహా ఇక్కడ వివరించిన ఏదైనా సమాచారం, ఉత్పత్తి లేదా సేవ యొక్క అప్లికేషన్ లేదా ఉపయోగం నుండి ఉత్పన్నమయ్యే బాధ్యత లేదా బాధ్యతను Intel తీసుకోదు. ఇంటెల్ కస్టమర్‌లు ఏదైనా ప్రచురించిన సమాచారంపై ఆధారపడే ముందు మరియు ఉత్పత్తులు లేదా సేవల కోసం ఆర్డర్‌లు చేసే ముందు పరికర నిర్దేశాల యొక్క తాజా వెర్షన్‌ను పొందాలని సూచించారు.
*ఇతర పేర్లు మరియు బ్రాండ్‌లను ఇతరుల ఆస్తిగా క్లెయిమ్ చేయవచ్చు.
ISO 9001:2015 నమోదు చేయబడింది
ఆన్లైన్ వెర్షన్
అభిప్రాయాన్ని పంపండి
UG-20347
ID: 709308
వెర్షన్: 2022.09.02
పత్రాలు / వనరులు
 |
intel F-Tile DisplayPort FPGA IP డిజైన్ Example [pdf] యూజర్ గైడ్ F-టైల్ డిస్ప్లేపోర్ట్ FPGA IP డిజైన్ Example, F-టైల్ డిస్ప్లేపోర్ట్, డిస్ప్లేపోర్ట్, FPGA IP డిజైన్ Example, IP డిజైన్ Example, UG-20347, 709308 |
