F-Tile DisplayPort FPGA IP Design Example
පරිශීලක මාර්ගෝපදේශය

F-Tile DisplayPort FPGA IP Design Example

Intel® Quartus® Prime Design Suite සඳහා යාවත්කාලීන කරන ලදී: 22.2 IP අනුවාදය: 21.0.1

DisplayPort Intel FPGA IP Design Example ඉක්මන් ආරම්භක මාර්ගෝපදේශය

DisplayPort Intel® F-tile උපාංගවල සමාකරණ සහ දෘඪාංග පරීක්ෂණ FPGA IP නිර්මාණය සඳහා සහය වන අනුකරණ පරීක්ෂණ බංකුවක් සහ දෘඪාංග නිර්මාණයක් ඇතුළත් වේ.ampIntel Agilex™ සඳහා les
DisplayPort Intel FPGA IP පහත දැක්වෙන සැලසුම ඉදිරිපත් කරයිamples:

• Pixel Clock Recovery (PCR) මොඩියුලයක් නොමැතිව DisplayPort SST සමාන්තර පුඩුවක්
• AXIS වීඩියෝ අතුරුමුහුණත සමඟ DisplayPort SST සමාන්තර ලූප්බැක්

ඔබ නිර්මාණයක් උත්පාදනය කරන විට හිටපුample, පරාමිති සංස්කාරකය ස්වයංක්‍රීයව නිර්මාණය කරයි fileදෘඩාංග තුළ නිර්මාණය අනුකරණය කිරීමට, සම්පාදනය කිරීමට සහ පරීක්ෂා කිරීමට අවශ්‍ය වේ.
රූපය 1. සංවර්ධන එස්tagesඅදාළ තොරතුරු

• DisplayPort Intel FPGA IP පරිශීලක මාර්ගෝපදේශය
• Intel Quartus Prime Pro සංස්කරණය වෙත සංක්‍රමණය වීම

ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල කාර්ය සාධනය වර්තමාන පිරිවිතරයන්ට අනුව Intel හි සම්මත වගකීම් සහතිකයට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම නිෂ්පාදනයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ.
*වෙනත් නම් සහ වෙළඳ නාම අන් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.
ISO 9001:2015 ලියාපදිංචි කර ඇත
1.1 නාමාවලි ව්යුහය
රූපය 2. නාමාවලි ව්යුහය

වගුව 1. නිර්මාණ Example සංරචක

ෆෝල්ඩර	Files
rtl/core	dp_core.ip
	dp_rx . ip
	dp_tx . ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX ගොඩනැඟිලි කොටස)
	dp_rx_data_fifo . ip
	rx_top_phy . sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX ගොඩනැඟිලි කොටස)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2 දෘඪාංග සහ මෘදුකාංග අවශ්‍යතා
ඉන්ටෙල් හිටපු සැලසුම් පරීක්ෂා කිරීමට පහත දෘඪාංග සහ මෘදුකාංග භාවිතා කරයිampලෙ:
දෘඪාංග

• Intel Agilex I-Series සංවර්ධන කට්ටලය
• DisplayPort Source GPU
• DisplayPort Sink (Monitor)
• Bitec DisplayPort FMC දියණිය කාඩ්පත සංශෝධනය 8C
• DisplayPort කේබල්

මෘදුකාංග

• Intel Quartus® Prime
• සාරාංශය* VCS සිමියුලේටරය

1.3 නිර්මාණය උත්පාදනය කිරීම
නිර්මාණය උත්පාදනය කිරීමට Intel Quartus Prime මෘදුකාංගයේ DisplayPort Intel FPGA IP පරාමිති සංස්කාරකය භාවිතා කරන්න.ample.
රූපය 3. සැලසුම් ප්රවාහය උත්පාදනය කිරීම

1.  මෙවලම් ➤ IP නාමාවලිය තෝරන්න, සහ ඉලක්ක උපාංග පවුල ලෙස Intel Agilex F-tile තෝරන්න.
   සටහන: නිර්මාණය හිටපුample සහය දක්වන්නේ Intel Agilex F-tile උපාංග සඳහා පමණි.
2. IP නාමාවලියෙහි, DisplayPort Intel FPGA IP සොයාගෙන ද්වි-ක්ලික් කරන්න. නව IP විචලනය කවුළුව දිස්වේ.
3. ඔබගේ අභිරුචි IP විචලනය සඳහා ඉහළ මට්ටමේ නමක් සඳහන් කරන්න. පරාමිති සංස්කාරකය IP විචල්‍ය සැකසුම් a හි සුරකියි file නම් කර ඇත .ip.
4. උපාංග ක්ෂේත්‍රයේ Intel Agilex F-tile උපාංගයක් තෝරන්න, නැතහොත් පෙරනිමි Intel Quartus Prime මෘදුකාංග උපාංග තේරීම තබා ගන්න.
5. හරි ක්ලික් කරන්න. පරාමිති සංස්කාරකය දිස්වේ.
6. TX සහ RX යන දෙකටම අවශ්‍ය පරාමිති වින්‍යාස කරන්න.
7. Design යටතේ Example ටැබය, PCR නොමැතිව DisplayPort SST Parallel Loopback තෝරන්න.
8. පරීක්ෂණ බංකුව උත්පාදනය කිරීමට සමාකරණය තෝරන්න, සහ දෘඪාංග නිර්මාණය උත්පාදනය කිරීමට සංශ්ලේෂණය තෝරන්නample. නිර්මාණ ex උත්පාදනය කිරීමට ඔබ අවම වශයෙන් මෙම විකල්ප වලින් එකක්වත් තෝරාගත යුතුයample files. ඔබ දෙකම තෝරා ගන්නේ නම්, උත්පාදන කාලය දිගු වේ.
9. ඉලක්ක සංවර්ධන කට්ටලය සඳහා, Intel Agilex I-SOC සංවර්ධන කට්ටලය තෝරන්න. මෙය පියවර 4 හි තෝරාගත් ඉලක්ක උපාංගය සංවර්ධන කට්ටලයේ උපාංගයට ගැලපෙන ලෙස වෙනස් කිරීමට හේතු වේ. Intel Agilex I-Series SOC සංවර්ධන කට්ටලය සඳහා, පෙරනිමි උපාංගය AGIB027R31B1E2VR0 වේ.
10. උත්පාදනය Ex ක්ලික් කරන්නample නිර්මාණය.

1.4 නිර්මාණය අනුකරණය කිරීම
DisplayPort Intel FPGA IP නිර්මාණය example testbench විසින් අනුක්‍රමික ලූප්බැක් නිර්මාණයක් TX අවස්ථාවක් සිට RX අවස්ථාවක් දක්වා අනුකරණය කරයි. අභ්‍යන්තර වීඩියෝ රටා උත්පාදක මොඩියුලයක් DisplayPort TX අවස්ථාව ධාවනය කරන අතර RX උදාහරණ වීඩියෝ ප්‍රතිදානය ටෙස්ට් බංකුවේ CRC පරීක්ෂක වෙත සම්බන්ධ කරයි.
රූපය 4. නිර්මාණ සමාකරණ ප්රවාහය

1. Synopsys සිමියුලේටර් ෆෝල්ඩරය වෙත ගොස් VCS තෝරන්න.
2. සමාකරණ ස්ක්‍රිප්ට් ධාවනය කරන්න.
   මූලාශ්රය vcs_sim.sh
3. ස්ක්‍රිප්ට් ක්වාටස් ටීඑල්ජී සිදු කරයි, සිමියුලේටරය තුළ පරීක්ෂණ බංකුව සම්පාදනය කරයි.
4. ප්රතිඵලය විශ්ලේෂණය කරන්න.
   සාර්ථක සමාකරණයක් අවසන් වන්නේ මූලාශ්‍රය සහ සින්ක් SRC සංසන්දනයෙනි.

1.5 නිර්මාණය සම්පාදනය කිරීම සහ පරීක්ෂා කිරීම
රූපය 5. නිර්මාණය සම්පාදනය කිරීම සහ අනුකරණය කිරීමදෘඪාංගයේ ආදර්ශන පරීක්ෂණයක් සම්පාදනය කිරීමට සහ ධාවනය කිරීමටample නිර්මාණය, මෙම පියවර අනුගමනය කරන්න:

1. සහතික දෘඪාංග example නිර්මාණ උත්පාදනය සම්පූර්ණයි.
2. Intel Quartus Prime Pro සංස්කරණ මෘදුකාංගය දියත් කර විවෘත කරන්න / quartus/agi_dp_demo.qpf.
3. සැකසීම ➤ Start Compilation ක්ලික් කරන්න.
4. සාර්ථක සම්පාදනය කිරීමෙන් පසුව, Intel Quartus Prime Pro සංස්කරණය මෘදුකාංගය .sof එකක් ජනනය කරයි file ඔබගේ නිශ්චිත නාමාවලියෙහි.
5. Bitec දියණිය කාඩ්පතේ ඇති DisplayPort RX සම්බන්ධකය පරිගණකයක ඇති ග්‍රැෆික් කාඩ්පත වැනි බාහිර DisplayPort මූලාශ්‍රයකට සම්බන්ධ කරන්න.
6. වීඩියෝ විශ්ලේෂකයක් හෝ PC මොනිටරයක් ​​වැනි DisplayPort සින්ක් උපාංගයකට Bitec දියණිය කාඩ්පතෙහි DisplayPort TX සම්බන්ධකය සම්බන්ධ කරන්න.
7.  සංවර්ධන පුවරුවේ සියලුම ස්විචයන් පෙරනිමි ස්ථානයේ ඇති බවට සහතික වන්න.
8. තෝරාගත් Intel Agilex F-Tile උපාංගය සකසන ලද .sof භාවිතයෙන් සංවර්ධන පුවරුවේ වින්‍යාස කරන්න file (මෙවලම් ➤ වැඩසටහන්කරු ).
9. DisplayPort sink උපාංගය වීඩියෝ මූලාශ්‍රයෙන් ජනනය කරන ලද වීඩියෝව පෙන්වයි.

අදාළ තොරතුරු
Intel Agilex I-Series FPGA සංවර්ධන කට්ටල පරිශීලක මාර්ගෝපදේශය/
1.5.1. ELF නැවත උත්පාදනය කිරීම File
පෙරනිමියෙන්, ELF file ඔබ ගතික නිර්මාණය උත්පාදනය කරන විට උත්පාදනය වේ example.
කෙසේ වෙතත්, සමහර අවස්ථාවලදී, ඔබ ELF නැවත උත්පාදනය කළ යුතුය file ඔබ මෘදුකාංගය වෙනස් කරන්නේ නම් file හෝ dp_core.qsys නැවත උත්පාදනය කරන්න file. dp_core.qsys නැවත උත්පාදනය කිරීම file .sopcinfo යාවත්කාලීන කරයි file, ඔබට ELF නැවත උත්පාදනය කිරීමට අවශ්‍ය වේ file.

1. යන්න / මෘදුකාංග සහ අවශ්ය නම් කේතය සංස්කරණය කරන්න.
2. යන්න /script සහ පහත build script එක ක්‍රියාත්මක කරන්න: source build_sw.sh
   • Windows මත, Nios II Command Shell සොයන්න සහ විවෘත කරන්න. Nios II Command Shell එකේ, යන්න /script සහ source build_sw.sh ක්‍රියාත්මක කරන්න.
   සටහන: Windows 10 හි ගොඩනැගීමේ ස්ක්‍රිප්ට් ක්‍රියාත්මක කිරීමට, ඔබේ පද්ධතියට Linux (WSL) සඳහා Windows උප පද්ධති අවශ්‍ය වේ. WSL ස්ථාපන පියවර පිළිබඳ වැඩි විස්තර සඳහා, Nios II මෘදුකාංග සංවර්ධක අත්පොත බලන්න.
   • Linux මත, Platform Designer දියත් කර, Tools ➤ Nios II Command Shell විවෘත කරන්න. Nios II Command Shell එකේ, යන්න /script සහ source build_sw.sh ක්‍රියාත්මක කරන්න.
3. .elf එකක් සහතික කර ගන්න file තුළ ජනනය වේ /මෘදුකාංග/ dp_demo.
4. ජනනය කළ .elf බාගන්න file .sof නැවත සම්පාදනය නොකර FPGA වෙත file පහත ස්ක්‍රිප්ට් ධාවනය කිරීමෙන්: nios2-download /software/dp_demo/*.elf
5. නව මෘදුකාංගය ක්‍රියාත්මක වීමට FPGA පුවරුවේ යළි පිහිටුවීමේ බොත්තම ඔබන්න.

1.6 DisplayPort Intel FPGA IP Design Example පරාමිතීන්
වගුව 2. DisplayPort Intel FPGA IP Design ExampIntel Agilex Ftile උපාංගය සඳහා le QSF බාධාව

QSF සීමාව	විස්තරය
set_global_assignment -නම VERILOG_MACRO “__DISPLAYPORT_support__=1”	Quartus 22.2 සිට, DisplayPort custom SRC (Soft Reset Controller) ප්‍රවාහය සබල කිරීමට මෙම QSF සීමාව අවශ්‍ය වේ.

වගුව 3. DisplayPort Intel FPGA IP Design ExampIntel Agilex F-ටයිල් උපාංගය සඳහා le පරාමිතීන්

පරාමිතිය	වටිනාකම	විස්තරය
පවතින නිර්මාණ Example
මෝස්තරය තෝරන්න	• කිසිවක් නැත •DisplayPort SST Parallel Loopback PCR නොමැතිව •DisplayPort SST Parallel Loopback සමඟ AXIS වීඩියෝ අතුරුමුහුණත	නිර්මාණය තෝරන්න exampඋත්පාදනය කිරීමට le. •කිසිවක් නැත: නිර්මාණයක් නැත exampවත්මන් පරාමිති තේරීම සඳහා le ඇත. •DisplayPort SST Parallel Loopback තොරව PCR: මෙම නිර්මාණය exampඔබ සක්‍රීය වීඩියෝ ආදාන රූප වරාය පරාමිතිය ක්‍රියාත්මක කරන විට පික්සල් ඔරලෝසු ප්‍රතිසාධන (PCR) මොඩියුලයක් නොමැතිව DisplayPort සින්ක් සිට DisplayPort මූලාශ්‍රය දක්වා සමාන්තර පුඩුවක් le නිරූපණය කරයි. •DisplayPort SST Parallel Loopback with AXIS වීඩියෝ අතුරුමුහුණත: මෙම නිර්මාණය example සක්‍රිය වීඩියෝ දත්ත ප්‍රොටෝකෝල සක්‍රීය කරන විට AXIS-VVP Full ලෙස සකසා ඇති විට AXIS වීඩියෝ අතුරුමුහුණත සමඟ DisplayPort සින්ක් සිට DisplayPort මූලාශ්‍රය දක්වා සමාන්තර ලූප්බැක් නිරූපණය කරයි.
නිර්මාණ Example Files
අනුකරණය	සක්‍රිය, අක්‍රිය කරන්න	අවශ්‍ය දේ උත්පාදනය කිරීමට මෙම විකල්පය ක්‍රියාත්මක කරන්න filesimulation testbench සඳහා.
සංශ්ලේෂණය	සක්‍රිය, අක්‍රිය කරන්න	අවශ්‍ය දේ උත්පාදනය කිරීමට මෙම විකල්පය ක්‍රියාත්මක කරන්න fileIntel Quartus Prime සම්පාදනය සහ දෘඩාංග නිර්මාණය සඳහා s.
උත්පාදනය කරන ලද HDL ආකෘතිය
උත්පාදනය කරන්න File ආකෘතිය	වෙරිලොග්, වීඑච්ඩීඑල්	ජනනය කරන ලද නිර්මාණය සඳහා ඔබ කැමති HDL ආකෘතිය තෝරන්නample fileකට්ටලය. සටහන: මෙම විකල්පය ජනනය කරන ලද ඉහළ මට්ටමේ IP සඳහා ආකෘතිය පමණක් තීරණය කරයි files. වෙනත් සියලු files (උදාample ටෙස්ට් බංකු සහ ඉහළ මට්ටම fileදෘඪාංග නිරූපණය සඳහා s) Verilog HDL ආකෘතියෙන් ඇත.
ඉලක්ක සංවර්ධන කට්ටලය
මණ්ඩලය තෝරන්න	• සංවර්ධන කට්ටලයක් නැත •Intel Agilex I-Series සංවර්ධන කට්ටලය	ඉලක්කගත නිර්මාණය සඳහා පුවරුව තෝරන්නample.

පරාමිතිය	වටිනාකම	විස්තරය
		• සංවර්ධන කට්ටලයක් නැත: මෙම විකල්පය හිටපු සැලසුම් සඳහා සියලුම දෘඩාංග අංගයන් බැහැර කරයිample. P හරය සියලු පින් පැවරුම් අථත්‍ය පින් වලට සකසයි. •Intel Agilex I-Series FPGA සංවර්ධන කට්ටලය: මෙම විකල්පය ස්වයංක්‍රීයව ව්‍යාපෘතියේ ඉලක්ක උපාංගය මෙම සංවර්ධන කට්ටලයේ උපාංගයට ගැලපේ. ඔබගේ පුවරු සංශෝධනයට වෙනස් උපාංග ප්‍රභේදයක් තිබේ නම්, වෙනස් කිරීමේ ඉලක්ක උපාංග පරාමිතිය භාවිතයෙන් ඔබට ඉලක්ක උපාංගය වෙනස් කළ හැක. IP හරය සංවර්ධන කට්ටලයට අනුව සියලුම පින් පැවරුම් සකසයි. සටහන: මූලික සැලසුම් Exampමෙම Quartus නිකුතුවේ දෘඪාංග මත le ක්‍රියාකාරීව සත්‍යාපනය කර නොමැත. • අභිරුචි සංවර්ධන කට්ටලය: මෙම විකල්පය නිර්මාණය සඳහා ඉඩ ලබා දේampIntel FPGA සමඟ තෙවන පාර්ශවීය සංවර්ධන කට්ටලයක් මත පරීක්ෂා කිරීමට le. ඔබට පින් පැවරුම් ඔබ විසින්ම සැකසීමට අවශ්‍ය විය හැක.
ඉලක්ක උපාංගය
ඉලක්ක උපාංගය වෙනස් කරන්න	සක්‍රිය, අක්‍රිය කරන්න	මෙම විකල්පය ක්‍රියාත්මක කර සංවර්ධන කට්ටලය සඳහා කැමති උපාංග ප්‍රභේදය තෝරන්න.

Parallel Loopback Design Examples

DisplayPort Intel FPGA IP නිර්මාණය examples Pixel Clock Recovery (PCR) මොඩියුලයක් නොමැතිව DisplayPort RX උදාහරණයේ සිට DisplayPort TX අවස්ථාව දක්වා සමාන්තර පුඩුවක් පෙන්නුම් කරයි.
වගුව 4. DisplayPort Intel FPGA IP Design ExampIntel Agilex F-ටයිල් උපාංගය සඳහා le

නිර්මාණ Example	තනතුරු	දත්ත අනුපාතය	නාලිකා ප්‍රකාරය	ලූප්බැක් වර්ගය
PCR නොමැතිව DisplayPort SST සමාන්තර ලූප්බැක්	DisplayPort SST	RBR, HRB, HRB2, HBR3	සිම්ප්ලෙක්ස්	PCR නොමැතිව සමාන්තරව
AXIS වීඩියෝ අතුරුමුහුණත සමඟ DisplayPort SST සමාන්තර ලූප්බැක්	DisplayPort SST	RBR, HRB, HRB2, HBR3	සිම්ප්ලෙක්ස්	AXIS වීඩියෝ අතුරුමුහුණත සමඟ සමාන්තරව

2.1 Intel Agilex F-tile DisplayPort SST Parallel Loopback නිර්මාණය විශේෂාංග
SST සමාන්තර පුඩුවක් නිර්මාණය examples DisplayPort sink සිට DisplayPort මූලාශ්‍රය වෙත තනි වීඩියෝ ප්‍රවාහයක් සම්ප්‍රේෂණය කිරීම පෙන්නුම් කරයි.
ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල ක්‍රියාකාරීත්වය Intel හි සම්මත වගකීම් වලට අනුකූලව වත්මන් පිරිවිතරයන්ට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම භාණ්ඩයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ. *අනෙකුත් නම් සහ වෙළඳ නාම වෙනත් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.
ISO 9001:2015 ලියාපදිංචි කර ඇත
රූපය 6. PCR නොමැතිව Intel Agilex F-tile DisplayPort SST සමාන්තර ලූප්බැක්

• මෙම ප්‍රභේදය තුළ, DisplayPort මූලාශ්‍රයේ පරාමිතිය, TX_SUPPORT_IM_ENABLE, සක්‍රිය කර ඇති අතර වීඩියෝ රූප අතුරුමුහුණත භාවිතා වේ.
• DisplayPort සින්ක් GPU වැනි බාහිර වීඩියෝ මූලාශ්‍රවලින් වීඩියෝ සහ හෝ ශ්‍රව්‍ය ප්‍රවාහය ලබා ගන්නා අතර එය සමාන්තර වීඩියෝ අතුරු මුහුණතකට විකේතනය කරයි.
• DisplayPort සින්ක් වීඩියෝ ප්‍රතිදානය ඩිස්ප්ලේපෝට් ප්‍රභව වීඩියෝ අතුරුමුහුණත සෘජුවම ධාවනය කරන අතර මොනිටරය වෙත සම්ප්‍රේෂණය කිරීමට පෙර ඩිස්ප්ලේපෝට් ප්‍රධාන සබැඳිය වෙත කේතනය කරයි.
• IOPLL මඟින් DisplayPort සින්ක් සහ ප්‍රභව වීඩියෝ ඔරලෝසු යන දෙකම ස්ථාවර සංඛ්‍යාතයකින් ධාවනය කරයි.
• DisplayPort sink සහ මූලාශ්‍රයේ MAX_LINK_RATE පරාමිතිය HBR3 වෙත වින්‍යාස කර ඇති අතර PIXELS_PER_CLOCK Quad වෙත වින්‍යාස කර තිබේ නම්, වීඩියෝ ඔරලෝසුව 300Kp8 පික්සල් අනුපාතයට (30/1188 = 4 MHz) සහය දැක්වීමට 297 MHz දී ධාවනය වේ.

රූපය 7. Intel Agilex F-tile DisplayPort SST සමාන්තර ලූප්බැක් සමඟ AXIS වීඩියෝ අතුරු මුහුණත

• මෙම ප්‍රභේදයේ, DisplayPort මූලාශ්‍රය සහ සින්ක් පරාමිතිය, Axis Video Data Interface සබල කිරීමට සක්‍රීය සක්‍රීය වීඩියෝ දත්ත ප්‍රොටෝකෝල තුළ AXIS-VVP සම්පූර්ණ තෝරන්න.
• DisplayPort සින්ක් GPU වැනි බාහිර වීඩියෝ මූලාශ්‍රවලින් වීඩියෝ සහ හෝ ශ්‍රව්‍ය ප්‍රවාහය ලබා ගන්නා අතර එය සමාන්තර වීඩියෝ අතුරු මුහුණතකට විකේතනය කරයි.
• DisplayPort Sink වීඩියෝ දත්ත ප්‍රවාහය අක්ෂ වීඩියෝ දත්ත බවට පරිවර්තනය කරන අතර VVP වීඩියෝ රාමු බෆරය හරහා DisplayPort මූලාශ්‍ර අක්ෂ වීඩියෝ දත්ත අතුරුමුහුණත ධාවනය කරයි. DisplayPort මූලාශ්‍රය මොනිටරය වෙත සම්ප්‍රේෂණය කිරීමට පෙර අක්ෂ වීඩියෝ දත්ත DisplayPort ප්‍රධාන සබැඳිය බවට පරිවර්තනය කරයි.
• මෙම සැලසුම් ප්‍රභේදයේ, ප්‍රධාන වීඩියෝ ඔරලෝසු තුනක් ඇත, එනම් rx/tx_axi4s_clk, rx_vid_clk, සහ tx_vid_clk. axi4s_clk Source සහ Sink හි AXIS මොඩියුල දෙකම සඳහා 300 MHz දී ධාවනය වේ. rx_vid_clk DP Sink වීඩියෝ නල මාර්ගය 300 MHz (8Kp30 4PIPs දක්වා ඕනෑම විභේදනයක් සඳහා සහය දැක්වීම සඳහා) ධාවනය කරන අතර tx_vid_clk DP මූලාශ්‍ර වීඩියෝ නල මාර්ගය සත්‍ය Pixel Clock සංඛ්‍යාතයෙන් (PIP වලින් බෙදනු ලැබේ) ධාවනය කරයි.
• මෙම සැලසුම් ප්‍රභේදය ස්වයංක්‍රීයව tx_vid_clk සංඛ්‍යාතය I2C ක්‍රමලේඛනය හරහා ඔන්-බෝඩ් SI5391B OSC වෙත නිර්මාණය මඟින් විභේදනයේ ස්විචයක් හඳුනා ගන්නා විට වින්‍යාස කරයි.
• මෙම සැලසුම් ප්‍රභේදය DisplayPort මෘදුකාංගයේ පූර්ව නිර්වචනය කර ඇති පරිදි ස්ථාවර විභේදන සංඛ්‍යාවක් පමණක් පෙන්නුම් කරයි, එනම්:
  - 720p60, RGB
  - 1080p60, RGB
  - 4K30, RGB
  - 4K60, RGB

2.2 ඔරලෝසු යෝජනා ක්රමය
ඔරලෝසු ක්‍රමය මඟින් DisplayPort Intel FPGA IP නිර්මාණයේ ඇති ඔරලෝසු වසම් නිරූපණය කරයි.ample.
Figure 8. Intel Agilex F-tile DisplayPort Transceiver ඔරලෝසු ක්‍රමයවගුව 5. ඔරලෝසු යෝජනා ක්රමය සංඥා

රූප සටහනේ ඔරලෝසුව	විස්තරය
SysPLL refclk	එම ප්‍රතිදාන සංඛ්‍යාතය සඳහා System PLL මගින් බෙදිය හැකි ඕනෑම ඔරලෝසු සංඛ්‍යාතයක් විය හැකි F-ටයිල් පද්ධති PLL සමුද්දේශ ඔරලෝසුව. මෙම නිර්මාණයේදී හිටපුample, system_pll_clk_link සහ rx/tx refclk_link එකම 150 MHz SysPLL refclk බෙදා ගනී.

රූප සටහනේ ඔරලෝසුව	විස්තරය
	එය අදාල ප්‍රතිදාන තොට DisplayPort Phy Top වෙත සම්බන්ධ කිරීමට පෙර, කැපවූ සම්ප්‍රේෂක සමුද්දේශ ඔරලෝසු පින් එකක සිට Reference සහ System PLL Clocks IP හි ආදාන ඔරලෝසු තොට වෙත සම්බන්ධ කර ඇති නිදහස් ධාවන ඔරලෝසුවක් විය යුතුය. සටහන: මෙම නිර්මාණය සඳහා example, Clock Controller GUI Si5391A OUT6 සිට 150 MHz දක්වා වින්‍යාස කරන්න.
පද්ධතිය pll ක්ලික් සබැඳිය	සියලුම DisplayPort අනුපාතයට සහය වීමට අවම System PLL ප්‍රතිදාන සංඛ්‍යාතය 320 MHz වේ. මෙම නිර්මාණය හිටපුample විසින් 900 MHz (ඉහළම) නිමැවුම් සංඛ්‍යාතයක් භාවිතා කරන අතර එමඟින් SysPLL refclk 150 MHz වන rx/tx refclk_link සමඟ බෙදා ගත හැක.
rx_cdr_refclk_link / tx_pll_refclk_link	Rx CDR සහ Tx PLL Link refclk 150 MHz දක්වා සවිකර සියලු DisplayPort දත්ත අනුපාතයට සහය වේ.
rx_ls_clkout / tx_ls_clkout	DisplayPort Link Speed ​​Clock සිට clock DisplayPort IP core. සමාන්තර දත්ත පළලින් දත්ත අනුපාතය බෙදීමට සමාන සංඛ්‍යාතය. Exampලෙ: සංඛ්යාතය = දත්ත අනුපාතය / දත්ත පළල = 8.1G (HBR3) / බිටු 40 = 202.5 MHz

2.3 සමාකරණ පරීක්ෂණ බංකුව
සමාකරණ පරීක්ෂණ බංකුව DisplayPort TX අනුක්‍රමික පුඩුව RX වෙත අනුකරණය කරයි.
රූපය 9. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench Block Diagramවගුව 6. ටෙස්ට් බංකු සංරචක

සංරචකය	විස්තරය
වීඩියෝ රටා උත්පාදක යන්ත්රය	මෙම උත්පාදක යන්ත්රය ඔබට වින්යාසගත කළ හැකි වර්ණ තීරු රටා නිෂ්පාදනය කරයි. ඔබට වීඩියෝ ආකෘතියේ වේලාව පරාමිතිකරණය කළ හැකිය.
ටෙස්ට් බංකු පාලනය	මෙම අවහිර කිරීම සමාකරණයේ පරීක්ෂණ අනුපිළිවෙල පාලනය කරන අතර TX හරයට අවශ්‍ය උත්තේජක සංඥා ජනනය කරයි. සංසන්දනය කිරීම සඳහා testbench පාලන බ්ලොක් එක මූලාශ්‍රය සහ සින්ක් යන දෙකෙන්ම CRC අගය කියවයි.
RX Link Speed ​​Clock සංඛ්‍යාත පරීක්ෂක	RX සම්ප්‍රේෂකය ප්‍රතිසාධනය කරන ලද ඔරලෝසු සංඛ්‍යාතය අපේක්ෂිත දත්ත අනුපාතයට ගැළපෙන්නේ දැයි මෙම පරීක්ෂකය සත්‍යාපනය කරයි.
TX Link Speed ​​Clock සංඛ්‍යාත පරීක්ෂක	TX සම්ප්‍රේෂකය ප්‍රතිසාධනය කරන ලද ඔරලෝසු සංඛ්‍යාතය අපේක්ෂිත දත්ත අනුපාතයට ගැළපෙන්නේ දැයි මෙම පරීක්ෂකය සත්‍යාපනය කරයි.

සමාකරණ පරීක්ෂණ බංකුව පහත සත්‍යාපනය සිදු කරයි:
වගුව 7. ටෙස්ට් බංකු සත්‍යාපනය

පරීක්ෂණ නිර්ණායක	සත්යාපනය
• HBR3 දත්ත අනුපාතයට සබැඳි පුහුණුව • DP තත්ත්‍වය TX සහ RX Link Speed ​​සංඛ්‍යාතය යන දෙකම සකසා මනිනවාද යන්න පරීක්ෂා කිරීමට DPCD රෙජිස්ටර් කියවන්න.	සම්බන්ධක වේගය මැනීමට සංඛ්‍යාත පරීක්ෂක අනුකලනය කරයි TX සහ RX සම්ප්‍රේෂකයෙන් ඔරලෝසුවේ සංඛ්‍යාත ප්‍රතිදානය.
• TX සිට RX දක්වා වීඩියෝ රටාව ධාවනය කරන්න. • මූලාශ්‍ර සහ සින්ක් යන දෙකටම ඒවා ගැළපේදැයි පරීක්ෂා කිරීමට CRC සත්‍යාපනය කරන්න	• වීඩියෝ රටාව උත්පාදනය කිරීම සඳහා වීඩියෝ රටා උත්පාදක යන්ත්‍රය DisplayPort මූලාශ්‍රය වෙත සම්බන්ධ කරයි. • Testbench පාලනය මීළඟට DPTX සහ DPRX රෙජිස්ටර් වලින් Source සහ Sink CRC දෙකම කියවා CRC අගයන් දෙකම එක සමාන බව සහතික කිරීමට සංසන්දනය කරයි. සටහන: CRC ගණනය කිරීම සහතික කිරීම සඳහා, ඔබ සහාය CTS පරීක්ෂණ ස්වයංක්‍රීයකරණ පරාමිතිය සක්‍රීය කළ යුතුය.

F-Tile DisplayPort Intel FPGA IP Design Ex සඳහා ලේඛන සංශෝධන ඉතිහාසයample පරිශීලක මාර්ගෝපදේශය

ලේඛන අනුවාදය	Intel Quartus Prime අනුවාදය	IP අනුවාදය	වෙනස්කම්
2022.09.02	22.	20.0.1	•DisplayPort Intel Agilex F-Tile FPGA IP Design Ex වෙතින් ලේඛන මාතෘකාව වෙනස් කරන ලදීample පරිශීලක මාර්ගෝපදේශය F-Tile DisplayPort Intel FPGA IP Design Example පරිශීලක මාර්ගෝපදේශය. •Enabled AXIS Video Design Example ප්රභේදය. •ස්ථිතික අනුපාත නිර්මාණය ඉවත් කර Multi Rate Design Ex සමඟ එය ප්‍රතිස්ථාපනය කරන ලදීample. •DisplayPort Intel FPGA IP Design Ex හි සටහන ඉවත් කරන ලදීample Quick Start Guide පවසන්නේ Intel Quartus Prime 21.4 මෘදුකාංග අනුවාදය මූලික සැලසුම් Ex සඳහා පමණක් සහාය දක්වන බවයි.amples. • නාමාවලි ව්‍යුහ රූපය නිවැරදි රූපය සමඟ ප්‍රතිස්ථාපනය කරන ලදී. ELF ප්‍රතිජනනය කරන අංශයක් එක් කරන ලදී File නිර්මාණය සම්පාදනය කිරීම සහ පරීක්ෂා කිරීම යටතේ. අමතර දෘඩාංග ඇතුළත් කිරීමට දෘඪාංග සහ මෘදුකාංග අවශ්‍යතා අංශය යාවත්කාලීන කරන ලදී අවශ්යතා.
2021.12.13	21.	20.0.0	මුල් නිකුතුව.

ඉන්ටෙල් සංස්ථාව. සියලුම හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල කාර්ය සාධනය වර්තමාන පිරිවිතරයන්ට අනුව Intel හි සම්මත වගකීම් සහතිකයට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම නිෂ්පාදනයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ.
*වෙනත් නම් සහ වෙළඳ නාම අන් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.
ISO 9001:2015 ලියාපදිංචි කර ඇත

මාර්ගගත සංස්කරණය
ප්‍රතිපෝෂණ යවන්න
UG-20347
ID: 709308
අනුවාදය: 2022.09.02

ලේඛන / සම්පත්

intel F-Tile DisplayPort FPGA IP Design Example [pdf] පරිශීලක මාර්ගෝපදේශය F-Tile DisplayPort FPGA IP Design Example, F-Tile DisplayPort, DisplayPort, FPGA IP Design Example, IP Design Example, UG-20347, 709308

යොමු කිරීම්

• පරිශීලක අත්පොත