F-ಟೈಲ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample
ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

F-ಟೈಲ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample

Intel® Quartus® Prime ವಿನ್ಯಾಸ ಸೂಟ್‌ಗಾಗಿ ನವೀಕರಿಸಲಾಗಿದೆ: 22.2 IP ಆವೃತ್ತಿ: 21.0.1

ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ತ್ವರಿತ ಪ್ರಾರಂಭ ಮಾರ್ಗದರ್ಶಿ

ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ ಎಫ್-ಟೈಲ್ ಸಾಧನಗಳು ಸಿಮ್ಯುಲೇಟಿಂಗ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ಒಳಗೊಂಡಿರುತ್ತವೆ, ಇದು ಸಂಕಲನ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ಪರೀಕ್ಷೆ FPGA IP ವಿನ್ಯಾಸವನ್ನು ಬೆಂಬಲಿಸುತ್ತದೆampIntel Agilex™ ಗಾಗಿ les
DisplayPort Intel FPGA IP ಕೆಳಗಿನ ವಿನ್ಯಾಸವನ್ನು ನೀಡುತ್ತದೆamples:

• Pixel Clock Recovery (PCR) ಮಾಡ್ಯೂಲ್ ಇಲ್ಲದೆ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST ಸಮಾನಾಂತರ ಲೂಪ್ಬ್ಯಾಕ್
• AXIS ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್ನೊಂದಿಗೆ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST ಸಮಾನಾಂತರ ಲೂಪ್ಬ್ಯಾಕ್

ನೀವು ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಿದಾಗ ಮಾಜಿample, ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಸ್ವಯಂಚಾಲಿತವಾಗಿ ರಚಿಸುತ್ತದೆ fileಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸಲು, ಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ಪರೀಕ್ಷಿಸಲು ರು ಅಗತ್ಯ.
ಚಿತ್ರ 1. ಅಭಿವೃದ್ಧಿ ಎಸ್tagesಸಂಬಂಧಿತ ಮಾಹಿತಿ

• DisplayPort Intel FPGA IP ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ
• ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿಗೆ ಸ್ಥಳಾಂತರಿಸಲಾಗುತ್ತಿದೆ

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ವಾರಂಟಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಕೊಂಡಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆಯಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ.
*ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.
ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ
1.1. ಡೈರೆಕ್ಟರಿ ರಚನೆ
ಚಿತ್ರ 2. ಡೈರೆಕ್ಟರಿ ರಚನೆ

ಕೋಷ್ಟಕ 1. ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಲೆ ಘಟಕಗಳು

ಫೋಲ್ಡರ್‌ಗಳು	Files
rtl/core	dp_core.ip
	dp_rx ip
	dp_tx ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX ಬಿಲ್ಡಿಂಗ್ ಬ್ಲಾಕ್)
	dp_rx_data_fifo . ip
	rx_top_phy . ಎಸ್ ವಿ
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX ಬಿಲ್ಡಿಂಗ್ ಬ್ಲಾಕ್)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2 ಹಾರ್ಡ್ವೇರ್ ಮತ್ತು ಸಾಫ್ಟ್ವೇರ್ ಅವಶ್ಯಕತೆಗಳು
ವಿನ್ಯಾಸವನ್ನು ಪರೀಕ್ಷಿಸಲು ಇಂಟೆಲ್ ಕೆಳಗಿನ ಹಾರ್ಡ್‌ವೇರ್ ಮತ್ತು ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಬಳಸುತ್ತದೆampಲೆ:
ಯಂತ್ರಾಂಶ

• ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ I-ಸರಣಿ ಅಭಿವೃದ್ಧಿ ಕಿಟ್
• ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲ GPU
• ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್ (ಮಾನಿಟರ್)
• Bitec DisplayPort FMC ಮಗಳು ಕಾರ್ಡ್ ಪರಿಷ್ಕರಣೆ 8C
• ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಕೇಬಲ್ಗಳು

ಸಾಫ್ಟ್ವೇರ್

• Intel Quartus® Prime
• ಸಾರಾಂಶ* VCS ಸಿಮ್ಯುಲೇಟರ್

1.3. ವಿನ್ಯಾಸವನ್ನು ರಚಿಸುವುದು
ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಅನ್ನು ಬಳಸಿampಲೆ.
ಚಿತ್ರ 3. ವಿನ್ಯಾಸದ ಹರಿವನ್ನು ಉತ್ಪಾದಿಸುವುದು

1.  ಪರಿಕರಗಳು ➤ IP ಕ್ಯಾಟಲಾಗ್ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿ, ಮತ್ತು ಗುರಿ ಸಾಧನ ಕುಟುಂಬವಾಗಿ Intel Agilex F-ಟೈಲ್ ಅನ್ನು ಆಯ್ಕೆಮಾಡಿ.
   ಗಮನಿಸಿ: ವಿನ್ಯಾಸ ಮಾಜಿample ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಸಾಧನಗಳನ್ನು ಮಾತ್ರ ಬೆಂಬಲಿಸುತ್ತದೆ.
2. IP ಕ್ಯಾಟಲಾಗ್‌ನಲ್ಲಿ, DisplayPort Intel FPGA IP ಅನ್ನು ಪತ್ತೆ ಮಾಡಿ ಮತ್ತು ಡಬಲ್ ಕ್ಲಿಕ್ ಮಾಡಿ. ಹೊಸ IP ಬದಲಾವಣೆ ವಿಂಡೋ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
3. ನಿಮ್ಮ ಕಸ್ಟಮ್ ಐಪಿ ಬದಲಾವಣೆಗೆ ಉನ್ನತ ಮಟ್ಟದ ಹೆಸರನ್ನು ಸೂಚಿಸಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ IP ಬದಲಾವಣೆಯ ಸೆಟ್ಟಿಂಗ್‌ಗಳನ್ನು a ನಲ್ಲಿ ಉಳಿಸುತ್ತದೆ file ಹೆಸರಿಸಲಾಗಿದೆ .ip.
4. ಸಾಧನ ಕ್ಷೇತ್ರದಲ್ಲಿ ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಸಾಧನವನ್ನು ಆಯ್ಕೆಮಾಡಿ ಅಥವಾ ಡೀಫಾಲ್ಟ್ ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಸಾಫ್ಟ್‌ವೇರ್ ಸಾಧನ ಆಯ್ಕೆಯನ್ನು ಇರಿಸಿಕೊಳ್ಳಿ.
5. ಸರಿ ಕ್ಲಿಕ್ ಮಾಡಿ. ಪ್ಯಾರಾಮೀಟರ್ ಎಡಿಟರ್ ಕಾಣಿಸಿಕೊಳ್ಳುತ್ತದೆ.
6. TX ಮತ್ತು RX ಎರಡಕ್ಕೂ ಬೇಕಾದ ನಿಯತಾಂಕಗಳನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ.
7. ವಿನ್ಯಾಸದ ಅಡಿಯಲ್ಲಿ ಎಕ್ಸ್ampಟ್ಯಾಬ್ನಲ್ಲಿ, PCR ಇಲ್ಲದೆ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST ಪ್ಯಾರಲಲ್ ಲೂಪ್ಬ್ಯಾಕ್ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿ.
8. ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಉತ್ಪಾದಿಸಲು ಸಿಮ್ಯುಲೇಶನ್ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ಸಿಂಥೆಸಿಸ್ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿampಲೆ. ವಿನ್ಯಾಸವನ್ನು ರಚಿಸಲು ನೀವು ಈ ಆಯ್ಕೆಗಳಲ್ಲಿ ಕನಿಷ್ಠ ಒಂದನ್ನಾದರೂ ಆಯ್ಕೆ ಮಾಡಬೇಕುample fileರು. ನೀವು ಎರಡನ್ನೂ ಆರಿಸಿದರೆ, ಉತ್ಪಾದನೆಯ ಸಮಯವು ದೀರ್ಘವಾಗಿರುತ್ತದೆ.
9. ಟಾರ್ಗೆಟ್ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ಗಾಗಿ, ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಐ-ಸೀರೀಸ್ ಎಸ್‌ಒಸಿ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಆಯ್ಕೆಮಾಡಿ. ಇದು ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ನಲ್ಲಿರುವ ಸಾಧನವನ್ನು ಹೊಂದಿಸಲು ಹಂತ 4 ರಲ್ಲಿ ಆಯ್ಕೆಮಾಡಿದ ಗುರಿ ಸಾಧನವನ್ನು ಬದಲಾಯಿಸಲು ಕಾರಣವಾಗುತ್ತದೆ. Intel Agilex I-SOC ಅಭಿವೃದ್ಧಿ ಕಿಟ್‌ಗಾಗಿ, ಡೀಫಾಲ್ಟ್ ಸಾಧನ AGIB027R31B1E2VR0 ಆಗಿದೆ.
10. Ex ಅನ್ನು ರಚಿಸಿ ಕ್ಲಿಕ್ ಮಾಡಿample ವಿನ್ಯಾಸ.

1.4 ವಿನ್ಯಾಸವನ್ನು ಅನುಕರಿಸುವುದು
ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಮಾಜಿample testbench ಸರಣಿ ಲೂಪ್‌ಬ್ಯಾಕ್ ವಿನ್ಯಾಸವನ್ನು TX ನಿದರ್ಶನದಿಂದ RX ನಿದರ್ಶನಕ್ಕೆ ಅನುಕರಿಸುತ್ತದೆ. ಆಂತರಿಕ ವೀಡಿಯೋ ಪ್ಯಾಟರ್ನ್ ಜನರೇಟರ್ ಮಾಡ್ಯೂಲ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ TX ನಿದರ್ಶನವನ್ನು ಚಾಲನೆ ಮಾಡುತ್ತದೆ ಮತ್ತು RX ನಿದರ್ಶನದ ವೀಡಿಯೊ ಔಟ್‌ಪುಟ್ ಅನ್ನು ಟೆಸ್ಟ್‌ಬೆಂಚ್‌ನಲ್ಲಿರುವ CRC ಚೆಕ್ಕರ್‌ಗಳಿಗೆ ಸಂಪರ್ಕಿಸುತ್ತದೆ.
ಚಿತ್ರ 4. ವಿನ್ಯಾಸ ಸಿಮ್ಯುಲೇಶನ್ ಹರಿವು

1. ಸಿನೊಪ್ಸಿಸ್ ಸಿಮ್ಯುಲೇಟರ್ ಫೋಲ್ಡರ್ಗೆ ಹೋಗಿ ಮತ್ತು VCS ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಿ.
2. ಸಿಮ್ಯುಲೇಶನ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ರನ್ ಮಾಡಿ.
   ಮೂಲ vcs_sim.sh
3. ಸ್ಕ್ರಿಪ್ಟ್ ಕ್ವಾರ್ಟಸ್ TLG ಅನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ, ಸಿಮ್ಯುಲೇಟರ್‌ನಲ್ಲಿ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಅನ್ನು ಕಂಪೈಲ್ ಮಾಡುತ್ತದೆ ಮತ್ತು ರನ್ ಮಾಡುತ್ತದೆ.
4. ಫಲಿತಾಂಶವನ್ನು ವಿಶ್ಲೇಷಿಸಿ.
   ಯಶಸ್ವಿ ಸಿಮ್ಯುಲೇಶನ್ ಮೂಲ ಮತ್ತು ಸಿಂಕ್ SRC ಹೋಲಿಕೆಯೊಂದಿಗೆ ಕೊನೆಗೊಳ್ಳುತ್ತದೆ.

1.5 ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು ಮತ್ತು ಪರೀಕ್ಷಿಸುವುದು
ಚಿತ್ರ 5. ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲ್ ಮಾಡುವುದು ಮತ್ತು ಅನುಕರಿಸುವುದುಹಾರ್ಡ್‌ವೇರ್ ಎಕ್ಸ್‌ನಲ್ಲಿ ಪ್ರದರ್ಶನ ಪರೀಕ್ಷೆಯನ್ನು ಕಂಪೈಲ್ ಮಾಡಲು ಮತ್ತು ಚಲಾಯಿಸಲುampವಿನ್ಯಾಸ, ಈ ಹಂತಗಳನ್ನು ಅನುಸರಿಸಿ:

1. ಹಾರ್ಡ್ವೇರ್ ಮಾಜಿ ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿampವಿನ್ಯಾಸ ಉತ್ಪಾದನೆ ಪೂರ್ಣಗೊಂಡಿದೆ.
2. ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಪ್ರಾರಂಭಿಸಿ ಮತ್ತು ತೆರೆಯಿರಿ / quartus/agi_dp_demo.qpf.
3. ಸಂಸ್ಕರಣೆ ➤ ಪ್ರಾರಂಭ ಸಂಕಲನ ಕ್ಲಿಕ್ ಮಾಡಿ.
4. ಯಶಸ್ವಿ ಸಂಕಲನದ ನಂತರ, ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಪ್ರೊ ಆವೃತ್ತಿ ಸಾಫ್ಟ್‌ವೇರ್ .sof ಅನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ file ನಿಮ್ಮ ನಿಗದಿತ ಡೈರೆಕ್ಟರಿಯಲ್ಲಿ.
5. PC ಯಲ್ಲಿನ ಗ್ರಾಫಿಕ್ಸ್ ಕಾರ್ಡ್‌ನಂತಹ ಬಾಹ್ಯ ಡಿಸ್‌ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲಕ್ಕೆ Bitec ಮಗಳು ಕಾರ್ಡ್‌ನಲ್ಲಿರುವ DisplayPort RX ಕನೆಕ್ಟರ್ ಅನ್ನು ಸಂಪರ್ಕಿಸಿ.
6. ವೀಡಿಯೊ ವಿಶ್ಲೇಷಕ ಅಥವಾ ಪಿಸಿ ಮಾನಿಟರ್‌ನಂತಹ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್ ಸಾಧನಕ್ಕೆ ಬಿಟೆಕ್ ಮಗಳು ಕಾರ್ಡ್‌ನಲ್ಲಿ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಟಿಎಕ್ಸ್ ಕನೆಕ್ಟರ್ ಅನ್ನು ಸಂಪರ್ಕಿಸಿ.
7.  ಡೆವಲಪ್‌ಮೆಂಟ್ ಬೋರ್ಡ್‌ನಲ್ಲಿರುವ ಎಲ್ಲಾ ಸ್ವಿಚ್‌ಗಳು ಡೀಫಾಲ್ಟ್ ಸ್ಥಾನದಲ್ಲಿವೆಯೇ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ.
8. ಆಯ್ಕೆಮಾಡಿದ Intel Agilex F-Tile ಸಾಧನವನ್ನು ಅಭಿವೃದ್ಧಿ ಬೋರ್ಡ್‌ನಲ್ಲಿ ರಚಿಸಿದ .sof ಅನ್ನು ಬಳಸಿಕೊಂಡು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ file (ಪರಿಕರಗಳು ➤ ಪ್ರೋಗ್ರಾಮರ್ ).
9. ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್ ಸಾಧನವು ವೀಡಿಯೊ ಮೂಲದಿಂದ ರಚಿಸಲಾದ ವೀಡಿಯೊವನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.

ಸಂಬಂಧಿತ ಮಾಹಿತಿ
ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ I-ಸರಣಿ FPGA ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ/
1.5.1. ELF ಅನ್ನು ಪುನರುತ್ಪಾದಿಸಲಾಗುತ್ತಿದೆ File
ಪೂರ್ವನಿಯೋಜಿತವಾಗಿ, ELF file ನೀವು ಡೈನಾಮಿಕ್ ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ರಚಿಸಿದಾಗ ಉತ್ಪತ್ತಿಯಾಗುತ್ತದೆampಲೆ.
ಆದಾಗ್ಯೂ, ಕೆಲವು ಸಂದರ್ಭಗಳಲ್ಲಿ, ನೀವು ELF ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಬೇಕಾಗುತ್ತದೆ file ನೀವು ಸಾಫ್ಟ್‌ವೇರ್ ಅನ್ನು ಮಾರ್ಪಡಿಸಿದರೆ file ಅಥವಾ dp_core.qsys ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಿ file. dp_core.qsys ಅನ್ನು ಮರುಸೃಷ್ಟಿಸಲಾಗುತ್ತಿದೆ file .sopcinfo ಅನ್ನು ನವೀಕರಿಸುತ್ತದೆ file, ನೀವು ELF ಅನ್ನು ಪುನರುತ್ಪಾದಿಸುವ ಅಗತ್ಯವಿದೆ file.

1. ಗೆ ಹೋಗಿ / ಸಾಫ್ಟ್ವೇರ್ ಮತ್ತು ಅಗತ್ಯವಿದ್ದರೆ ಕೋಡ್ ಅನ್ನು ಸಂಪಾದಿಸಿ.
2. ಗೆ ಹೋಗಿ /ಸ್ಕ್ರಿಪ್ಟ್ ಮತ್ತು ಕೆಳಗಿನ ಬಿಲ್ಡ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಿ: source build_sw.sh
   • Windows ನಲ್ಲಿ, Nios II ಕಮಾಂಡ್ ಶೆಲ್ ಅನ್ನು ಹುಡುಕಿ ಮತ್ತು ತೆರೆಯಿರಿ. ನಿಯೋಸ್ II ಕಮಾಂಡ್ ಶೆಲ್‌ನಲ್ಲಿ, ಹೋಗಿ /ಸ್ಕ್ರಿಪ್ಟ್ ಮತ್ತು ಕಾರ್ಯಗತಗೊಳಿಸಿ ಮೂಲ build_sw.sh.
   ಗಮನಿಸಿ: Windows 10 ನಲ್ಲಿ ಬಿಲ್ಡ್ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು, ನಿಮ್ಮ ಸಿಸ್ಟಮ್‌ಗೆ Linux (WSL) ಗಾಗಿ ವಿಂಡೋಸ್ ಉಪವ್ಯವಸ್ಥೆಗಳ ಅಗತ್ಯವಿದೆ. WSL ಅನುಸ್ಥಾಪನಾ ಹಂತಗಳ ಕುರಿತು ಹೆಚ್ಚಿನ ಮಾಹಿತಿಗಾಗಿ, Nios II ಸಾಫ್ಟ್‌ವೇರ್ ಡೆವಲಪರ್ ಹ್ಯಾಂಡ್‌ಬುಕ್ ಅನ್ನು ನೋಡಿ.
   • Linux ನಲ್ಲಿ, ಪ್ಲಾಟ್‌ಫಾರ್ಮ್ ಡಿಸೈನರ್ ಅನ್ನು ಪ್ರಾರಂಭಿಸಿ ಮತ್ತು ಪರಿಕರಗಳನ್ನು ತೆರೆಯಿರಿ ➤ Nios II ಕಮಾಂಡ್ ಶೆಲ್. ನಿಯೋಸ್ II ಕಮಾಂಡ್ ಶೆಲ್‌ನಲ್ಲಿ, ಹೋಗಿ /ಸ್ಕ್ರಿಪ್ಟ್ ಮತ್ತು ಕಾರ್ಯಗತಗೊಳಿಸಿ ಮೂಲ build_sw.sh.
3. ಒಂದು .elf ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಿ file ನಲ್ಲಿ ಉತ್ಪತ್ತಿಯಾಗುತ್ತದೆ /ಸಾಫ್ಟ್ವೇರ್/ ಡಿಪಿ_ಡೆಮೊ.
4. ರಚಿಸಿದ .elf ಅನ್ನು ಡೌನ್‌ಲೋಡ್ ಮಾಡಿ file .sof ಅನ್ನು ಮರುಕಂಪೈಲ್ ಮಾಡದೆಯೇ FPGA ಗೆ file ಕೆಳಗಿನ ಸ್ಕ್ರಿಪ್ಟ್ ಅನ್ನು ಚಲಾಯಿಸುವ ಮೂಲಕ: nios2-ಡೌನ್‌ಲೋಡ್ /software/dp_demo/*.elf
5. ಹೊಸ ಸಾಫ್ಟ್‌ವೇರ್ ಜಾರಿಗೆ ಬರಲು FPGA ಬೋರ್ಡ್‌ನಲ್ಲಿ ಮರುಹೊಂದಿಸುವ ಬಟನ್ ಅನ್ನು ಒತ್ತಿರಿ.

1.6. ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ನಿಯತಾಂಕಗಳು
ಕೋಷ್ಟಕ 2. ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಫ್ಟೈಲ್ ಸಾಧನಕ್ಕಾಗಿ ಲೆ QSF ನಿರ್ಬಂಧ

QSF ನಿರ್ಬಂಧ	ವಿವರಣೆ
set_global_assignment -ಹೆಸರು VERILOG_MACRO “__DISPLAYPORT_support__=1”	ಕ್ವಾರ್ಟಸ್ 22.2 ರಿಂದ, ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಕಸ್ಟಮ್ SRC (ಸಾಫ್ಟ್ ರೀಸೆಟ್ ಕಂಟ್ರೋಲರ್) ಹರಿವನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಈ QSF ನಿರ್ಬಂಧದ ಅಗತ್ಯವಿದೆ

ಕೋಷ್ಟಕ 3. ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಸಾಧನಕ್ಕಾಗಿ le ನಿಯತಾಂಕಗಳು

ಪ್ಯಾರಾಮೀಟರ್	ಮೌಲ್ಯ	ವಿವರಣೆ
ಲಭ್ಯವಿರುವ ವಿನ್ಯಾಸ ಎಕ್ಸ್ample
ವಿನ್ಯಾಸವನ್ನು ಆಯ್ಕೆಮಾಡಿ	•ಯಾವುದೂ ಪಿಸಿಆರ್ ಇಲ್ಲದೆ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST ಪ್ಯಾರಲಲ್ ಲೂಪ್‌ಬ್ಯಾಕ್ •DisplayPort SST ಪ್ಯಾರಲಲ್ ಲೂಪ್ಬ್ಯಾಕ್ ಜೊತೆಗೆ AXIS ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್	ವಿನ್ಯಾಸವನ್ನು ಆಯ್ಕೆಮಾಡಿ ಮಾಜಿampಲೆ ಉತ್ಪಾದಿಸಲಾಗುವುದು. •ಯಾವುದೂ ಇಲ್ಲ: ಮಾಜಿ ವಿನ್ಯಾಸವಿಲ್ಲampಪ್ರಸ್ತುತ ಪ್ಯಾರಾಮೀಟರ್ ಆಯ್ಕೆಗೆ le ಲಭ್ಯವಿದೆ. •DisplayPort SST ಪ್ಯಾರಲಲ್ ಲೂಪ್‌ಬ್ಯಾಕ್ ಇಲ್ಲದೆ PCR: ಈ ವಿನ್ಯಾಸ ಮಾಜಿampನೀವು ಸಕ್ರಿಯಗೊಳಿಸಿ ವೀಡಿಯೊ ಇನ್‌ಪುಟ್ ಇಮೇಜ್ ಪೋರ್ಟ್ ಪ್ಯಾರಾಮೀಟರ್ ಅನ್ನು ಆನ್ ಮಾಡಿದಾಗ ಪಿಕ್ಸೆಲ್ ಕ್ಲಾಕ್ ರಿಕವರಿ (ಪಿಸಿಆರ್) ಮಾಡ್ಯೂಲ್ ಇಲ್ಲದೆ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್‌ನಿಂದ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲಕ್ಕೆ ಸಮಾನಾಂತರ ಲೂಪ್‌ಬ್ಯಾಕ್ ಅನ್ನು le ಪ್ರದರ್ಶಿಸುತ್ತದೆ. •DisplayPort SST ಪ್ಯಾರಲಲ್ ಲೂಪ್‌ಬ್ಯಾಕ್ ಜೊತೆಗೆ AXIS ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್: ಈ ವಿನ್ಯಾಸ ಮಾಜಿampಸಕ್ರಿಯ ವೀಡಿಯೊ ಡೇಟಾ ಪ್ರೋಟೋಕಾಲ್‌ಗಳನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಿದಾಗ AXIS-VVP ಪೂರ್ಣವಾಗಿ ಹೊಂದಿಸಿದಾಗ AXIS ವೀಡಿಯೊ ಇಂಟರ್‌ಫೇಸ್‌ನೊಂದಿಗೆ DisplayPort ಸಿಂಕ್‌ನಿಂದ DisplayPort ಮೂಲಕ್ಕೆ ಸಮಾನಾಂತರ ಲೂಪ್‌ಬ್ಯಾಕ್ ಅನ್ನು le ಪ್ರದರ್ಶಿಸುತ್ತದೆ.
ವಿನ್ಯಾಸ ಎಕ್ಸ್ample Files
ಸಿಮ್ಯುಲೇಶನ್	ಆನ್, ಆಫ್	ಅಗತ್ಯವನ್ನು ರಚಿಸಲು ಈ ಆಯ್ಕೆಯನ್ನು ಆನ್ ಮಾಡಿ fileಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್‌ಗಾಗಿ ರು.
ಸಂಶ್ಲೇಷಣೆ	ಆನ್, ಆಫ್	ಅಗತ್ಯವನ್ನು ರಚಿಸಲು ಈ ಆಯ್ಕೆಯನ್ನು ಆನ್ ಮಾಡಿ fileಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರಧಾನ ಸಂಕಲನ ಮತ್ತು ಹಾರ್ಡ್‌ವೇರ್ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ರು.
ಎಚ್‌ಡಿಎಲ್ ಸ್ವರೂಪವನ್ನು ರಚಿಸಲಾಗಿದೆ
ರಚಿಸಿ File ಫಾರ್ಮ್ಯಾಟ್	ವೆರಿಲೋಗ್, VHDL	ರಚಿಸಲಾದ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ನಿಮ್ಮ ಆದ್ಯತೆಯ HDL ಸ್ವರೂಪವನ್ನು ಆಯ್ಕೆಮಾಡಿample fileಸೆಟ್. ಗಮನಿಸಿ: ಈ ಆಯ್ಕೆಯು ರಚಿಸಲಾದ ಉನ್ನತ ಮಟ್ಟದ IP ಗಾಗಿ ಸ್ವರೂಪವನ್ನು ಮಾತ್ರ ನಿರ್ಧರಿಸುತ್ತದೆ fileರು. ಎಲ್ಲಾ ಇತರ files (ಉದಾ. ಉದಾample testbenches ಮತ್ತು ಉನ್ನತ ಮಟ್ಟದ fileಹಾರ್ಡ್‌ವೇರ್ ಪ್ರದರ್ಶನಕ್ಕಾಗಿ s) ವೆರಿಲೋಗ್ ಎಚ್‌ಡಿಎಲ್ ಫಾರ್ಮ್ಯಾಟ್‌ನಲ್ಲಿವೆ.
ಗುರಿ ಅಭಿವೃದ್ಧಿ ಕಿಟ್
ಬೋರ್ಡ್ ಆಯ್ಕೆಮಾಡಿ	ಯಾವುದೇ ಅಭಿವೃದ್ಧಿ ಕಿಟ್ ಇಲ್ಲ •Intel Agilex I-ಸರಣಿ ಅಭಿವೃದ್ಧಿ ಕಿಟ್	ಉದ್ದೇಶಿತ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಬೋರ್ಡ್ ಆಯ್ಕೆಮಾಡಿampಲೆ.

ಪ್ಯಾರಾಮೀಟರ್	ಮೌಲ್ಯ	ವಿವರಣೆ
		• ಯಾವುದೇ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್ ಇಲ್ಲ: ಈ ಆಯ್ಕೆಯು ವಿನ್ಯಾಸದ ಮಾಜಿ ಎಲ್ಲಾ ಹಾರ್ಡ್‌ವೇರ್ ಅಂಶಗಳನ್ನು ಹೊರತುಪಡಿಸುತ್ತದೆampಲೆ. P ಕೋರ್ ಎಲ್ಲಾ ಪಿನ್ ಕಾರ್ಯಯೋಜನೆಗಳನ್ನು ವರ್ಚುವಲ್ ಪಿನ್‌ಗಳಿಗೆ ಹೊಂದಿಸುತ್ತದೆ. •Intel Agilex I-Series FPGA ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್: ಈ ಆಯ್ಕೆಯು ಈ ಡೆವಲಪ್‌ಮೆಂಟ್ ಕಿಟ್‌ನಲ್ಲಿರುವ ಸಾಧನವನ್ನು ಹೊಂದಿಸಲು ಯೋಜನೆಯ ಗುರಿ ಸಾಧನವನ್ನು ಸ್ವಯಂಚಾಲಿತವಾಗಿ ಆಯ್ಕೆಮಾಡುತ್ತದೆ. ನಿಮ್ಮ ಬೋರ್ಡ್ ಪರಿಷ್ಕರಣೆಯು ವಿಭಿನ್ನ ಸಾಧನ ರೂಪಾಂತರವನ್ನು ಹೊಂದಿದ್ದರೆ ನೀವು ಚೇಂಜ್ ಟಾರ್ಗೆಟ್ ಡಿವೈಸ್ ಪ್ಯಾರಾಮೀಟರ್ ಅನ್ನು ಬಳಸಿಕೊಂಡು ಗುರಿ ಸಾಧನವನ್ನು ಬದಲಾಯಿಸಬಹುದು. ಐಪಿ ಕೋರ್ ಅಭಿವೃದ್ಧಿ ಕಿಟ್ ಪ್ರಕಾರ ಎಲ್ಲಾ ಪಿನ್ ಕಾರ್ಯಯೋಜನೆಗಳನ್ನು ಹೊಂದಿಸುತ್ತದೆ. ಗಮನಿಸಿ: ಪೂರ್ವಭಾವಿ ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಈ ಕ್ವಾರ್ಟಸ್ ಬಿಡುಗಡೆಯಲ್ಲಿ ಹಾರ್ಡ್‌ವೇರ್‌ನಲ್ಲಿ le ಅನ್ನು ಕ್ರಿಯಾತ್ಮಕವಾಗಿ ಪರಿಶೀಲಿಸಲಾಗಿಲ್ಲ. •ಕಸ್ಟಮ್ ಡೆವಲಪ್ಮೆಂಟ್ ಕಿಟ್: ಈ ಆಯ್ಕೆಯು ವಿನ್ಯಾಸವನ್ನು ಅನುಮತಿಸುತ್ತದೆampಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಜೊತೆಗೆ ಮೂರನೇ ವ್ಯಕ್ತಿಯ ಅಭಿವೃದ್ಧಿ ಕಿಟ್‌ನಲ್ಲಿ ಪರೀಕ್ಷಿಸಲಾಗುವುದು. ಪಿನ್ ಕಾರ್ಯಯೋಜನೆಗಳನ್ನು ನೀವೇ ಹೊಂದಿಸಬೇಕಾಗಬಹುದು.
ಗುರಿ ಸಾಧನ
ಗುರಿ ಸಾಧನವನ್ನು ಬದಲಾಯಿಸಿ	ಆನ್, ಆಫ್	ಈ ಆಯ್ಕೆಯನ್ನು ಆನ್ ಮಾಡಿ ಮತ್ತು ಅಭಿವೃದ್ಧಿ ಕಿಟ್‌ಗಾಗಿ ಆದ್ಯತೆಯ ಸಾಧನದ ರೂಪಾಂತರವನ್ನು ಆಯ್ಕೆಮಾಡಿ.

ಸಮಾನಾಂತರ ಲೂಪ್‌ಬ್ಯಾಕ್ ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಕಡಿಮೆ

ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಮಾಜಿampಪಿಕ್ಸೆಲ್ ಕ್ಲಾಕ್ ರಿಕವರಿ (ಪಿಸಿಆರ್) ಮಾಡ್ಯೂಲ್ ಇಲ್ಲದೆ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಆರ್ಎಕ್ಸ್ ನಿದರ್ಶನದಿಂದ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಟಿಎಕ್ಸ್ ನಿದರ್ಶನಕ್ಕೆ ಸಮಾನಾಂತರ ಲೂಪ್ಬ್ಯಾಕ್ ಅನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.
ಕೋಷ್ಟಕ 4. ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಸಾಧನಕ್ಕಾಗಿ le

ವಿನ್ಯಾಸ ಎಕ್ಸ್ample	ಹುದ್ದೆ	ಡೇಟಾ ದರ	ಚಾನಲ್ ಮೋಡ್	ಲೂಪ್‌ಬ್ಯಾಕ್ ಪ್ರಕಾರ
PCR ಇಲ್ಲದೆ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST ಸಮಾನಾಂತರ ಲೂಪ್ಬ್ಯಾಕ್	ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST	RBR, HRB, HRB2, HBR3	ಸಿಂಪ್ಲೆಕ್ಸ್	ಪಿಸಿಆರ್ ಇಲ್ಲದೆ ಸಮಾನಾಂತರ
AXIS ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್ನೊಂದಿಗೆ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST ಸಮಾನಾಂತರ ಲೂಪ್ಬ್ಯಾಕ್	ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST	RBR, HRB, HRB2, HBR3	ಸಿಂಪ್ಲೆಕ್ಸ್	AXIS ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್ನೊಂದಿಗೆ ಸಮಾನಾಂತರವಾಗಿದೆ

2.1. ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST ಪ್ಯಾರಲಲ್ ಲೂಪ್‌ಬ್ಯಾಕ್ ವಿನ್ಯಾಸ ವೈಶಿಷ್ಟ್ಯಗಳು
SST ಸಮಾನಾಂತರ ಲೂಪ್‌ಬ್ಯಾಕ್ ವಿನ್ಯಾಸ ಮಾಜಿampಲೆಸ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್‌ನಿಂದ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲಕ್ಕೆ ಒಂದೇ ವೀಡಿಯೊ ಸ್ಟ್ರೀಮ್‌ನ ಪ್ರಸರಣವನ್ನು ಪ್ರದರ್ಶಿಸುತ್ತದೆ.
ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಪ್ರಮಾಣಿತ ಖಾತರಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಗೆ ಸೂಚಿಸಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆದುಕೊಳ್ಳಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ. *ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.
ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ
ಚಿತ್ರ 6. ಪಿಸಿಆರ್ ಇಲ್ಲದೆ ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST ಪ್ಯಾರಲಲ್ ಲೂಪ್‌ಬ್ಯಾಕ್

• ಈ ರೂಪಾಂತರದಲ್ಲಿ, ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲದ ಪ್ಯಾರಾಮೀಟರ್, TX_SUPPORT_IM_ENABLE ಅನ್ನು ಆನ್ ಮಾಡಲಾಗಿದೆ ಮತ್ತು ವೀಡಿಯೊ ಇಮೇಜ್ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.
• ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್ GPU ನಂತಹ ಬಾಹ್ಯ ವೀಡಿಯೊ ಮೂಲದಿಂದ ವೀಡಿಯೊ ಮತ್ತು ಅಥವಾ ಆಡಿಯೊ ಸ್ಟ್ರೀಮಿಂಗ್ ಅನ್ನು ಸ್ವೀಕರಿಸುತ್ತದೆ ಮತ್ತು ಅದನ್ನು ಸಮಾನಾಂತರ ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್ ಆಗಿ ಡಿಕೋಡ್ ಮಾಡುತ್ತದೆ.
• ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್ ವೀಡಿಯೊ ಔಟ್‌ಪುಟ್ ನೇರವಾಗಿ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲ ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಚಾಲನೆ ಮಾಡುತ್ತದೆ ಮತ್ತು ಮಾನಿಟರ್‌ಗೆ ರವಾನಿಸುವ ಮೊದಲು ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮುಖ್ಯ ಲಿಂಕ್‌ಗೆ ಎನ್‌ಕೋಡ್ ಮಾಡುತ್ತದೆ.
• IOPLL ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್ ಮತ್ತು ಮೂಲ ವೀಡಿಯೊ ಗಡಿಯಾರಗಳನ್ನು ಸ್ಥಿರ ಆವರ್ತನದಲ್ಲಿ ಚಾಲನೆ ಮಾಡುತ್ತದೆ.
• DisplayPort ಸಿಂಕ್ ಮತ್ತು ಮೂಲದ MAX_LINK_RATE ಪ್ಯಾರಾಮೀಟರ್ ಅನ್ನು HBR3 ಗೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ ಮತ್ತು PIXELS_PER_CLOCK ಅನ್ನು ಕ್ವಾಡ್‌ಗೆ ಕಾನ್ಫಿಗರ್ ಮಾಡಿದ್ದರೆ, ವೀಡಿಯೊ ಗಡಿಯಾರವು 300Kp8 ಪಿಕ್ಸೆಲ್ ದರವನ್ನು (30/1188 = 4 MHz) ಬೆಂಬಲಿಸಲು 297 MHz ನಲ್ಲಿ ಚಲಿಸುತ್ತದೆ.

ಚಿತ್ರ 7. ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ SST ಪ್ಯಾರಲಲ್ ಲೂಪ್ಬ್ಯಾಕ್ ಜೊತೆಗೆ AXIS ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್

• ಈ ರೂಪಾಂತರದಲ್ಲಿ, ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲ ಮತ್ತು ಸಿಂಕ್ ಪ್ಯಾರಾಮೀಟರ್, ಆಕ್ಸಿಸ್ ವೀಡಿಯೊ ಡೇಟಾ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಲು ಸಕ್ರಿಯ ವೀಡಿಯೊ ಡೇಟಾ ಪ್ರೋಟೋಕಾಲ್‌ಗಳಲ್ಲಿ AXIS-VVP ಪೂರ್ಣ ಆಯ್ಕೆಮಾಡಿ.
• ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್ GPU ನಂತಹ ಬಾಹ್ಯ ವೀಡಿಯೊ ಮೂಲದಿಂದ ವೀಡಿಯೊ ಮತ್ತು ಅಥವಾ ಆಡಿಯೊ ಸ್ಟ್ರೀಮಿಂಗ್ ಅನ್ನು ಸ್ವೀಕರಿಸುತ್ತದೆ ಮತ್ತು ಅದನ್ನು ಸಮಾನಾಂತರ ವೀಡಿಯೊ ಇಂಟರ್ಫೇಸ್ ಆಗಿ ಡಿಕೋಡ್ ಮಾಡುತ್ತದೆ.
• ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಿಂಕ್ ವೀಡಿಯೊ ಡೇಟಾ ಸ್ಟ್ರೀಮ್ ಅನ್ನು ಆಕ್ಸಿಸ್ ವೀಡಿಯೊ ಡೇಟಾಗೆ ಪರಿವರ್ತಿಸುತ್ತದೆ ಮತ್ತು ವಿವಿಪಿ ವೀಡಿಯೊ ಫ್ರೇಮ್ ಬಫರ್ ಮೂಲಕ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲ ಆಕ್ಸಿಸ್ ವೀಡಿಯೊ ಡೇಟಾ ಇಂಟರ್ಫೇಸ್ ಅನ್ನು ಚಾಲನೆ ಮಾಡುತ್ತದೆ. ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲವು ಮಾನಿಟರ್‌ಗೆ ರವಾನಿಸುವ ಮೊದಲು ಅಕ್ಷದ ವೀಡಿಯೊ ಡೇಟಾವನ್ನು ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮುಖ್ಯ ಲಿಂಕ್‌ಗೆ ಪರಿವರ್ತಿಸುತ್ತದೆ.
• ಈ ವಿನ್ಯಾಸದ ರೂಪಾಂತರದಲ್ಲಿ, ಮೂರು ಮುಖ್ಯ ವೀಡಿಯೊ ಗಡಿಯಾರಗಳಿವೆ, ಅವುಗಳೆಂದರೆ rx/tx_axi4s_clk, rx_vid_clk, ಮತ್ತು tx_vid_clk. axi4s_clk ಸೋರ್ಸ್ ಮತ್ತು ಸಿಂಕ್‌ನಲ್ಲಿನ AXIS ಮಾಡ್ಯೂಲ್‌ಗಳಿಗೆ 300 MHz ನಲ್ಲಿ ಚಲಿಸುತ್ತದೆ. rx_vid_clk 300 MHz ನಲ್ಲಿ DP ಸಿಂಕ್ ವೀಡಿಯೊ ಪೈಪ್‌ಲೈನ್ ಅನ್ನು ರನ್ ಮಾಡುತ್ತದೆ (8Kp30 4PIPs ವರೆಗಿನ ಯಾವುದೇ ರೆಸಲ್ಯೂಶನ್ ಅನ್ನು ಬೆಂಬಲಿಸಲು), ಆದರೆ tx_vid_clk DP ಮೂಲ ವೀಡಿಯೊ ಪೈಪ್‌ಲೈನ್ ಅನ್ನು ನಿಜವಾದ ಪಿಕ್ಸೆಲ್ ಗಡಿಯಾರ ಆವರ್ತನದಲ್ಲಿ (PIP ಗಳಿಂದ ಭಾಗಿಸಲಾಗಿದೆ) ರನ್ ಮಾಡುತ್ತದೆ.
• ವಿನ್ಯಾಸವು ರೆಸಲ್ಯೂಶನ್‌ನಲ್ಲಿ ಸ್ವಿಚ್ ಅನ್ನು ಪತ್ತೆಹಚ್ಚಿದಾಗ ಈ ವಿನ್ಯಾಸದ ರೂಪಾಂತರವು I2C ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಮೂಲಕ tx_vid_clk ಆವರ್ತನವನ್ನು ಆನ್-ಬೋರ್ಡ್ SI5391B OSC ಗೆ ಕಾನ್ಫಿಗರ್ ಮಾಡುತ್ತದೆ.
• ಈ ವಿನ್ಯಾಸದ ರೂಪಾಂತರವು ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಸಾಫ್ಟ್‌ವೇರ್‌ನಲ್ಲಿ ಪೂರ್ವನಿರ್ಧರಿತವಾದ ಸ್ಥಿರ ಸಂಖ್ಯೆಯ ರೆಸಲ್ಯೂಶನ್‌ಗಳನ್ನು ಮಾತ್ರ ಪ್ರದರ್ಶಿಸುತ್ತದೆ, ಅವುಗಳೆಂದರೆ:
  - 720p60, RGB
  - 1080p60, RGB
  - 4K30, RGB
  - 4K60, RGB

2.2 ಗಡಿಯಾರ ಯೋಜನೆ
ಕ್ಲಾಕಿಂಗ್ ಸ್ಕೀಮ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್‌ನಲ್ಲಿ ಕ್ಲಾಕ್ ಡೊಮೇನ್‌ಗಳನ್ನು ವಿವರಿಸುತ್ತದೆampಲೆ.
ಚಿತ್ರ 8. ಇಂಟೆಲ್ ಅಜಿಲೆಕ್ಸ್ ಎಫ್-ಟೈಲ್ ಡಿಸ್ಪ್ಲೇ ಪೋರ್ಟ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಕ್ಲಾಕಿಂಗ್ ಸ್ಕೀಮ್ಟೇಬಲ್ 5. ಕ್ಲಾಕಿಂಗ್ ಸ್ಕೀಮ್ ಸಿಗ್ನಲ್ಗಳು

ರೇಖಾಚಿತ್ರದಲ್ಲಿ ಗಡಿಯಾರ	ವಿವರಣೆ
SysPLL refclk	ಎಫ್-ಟೈಲ್ ಸಿಸ್ಟಮ್ ಪಿಎಲ್‌ಎಲ್ ರೆಫರೆನ್ಸ್ ಗಡಿಯಾರವು ಯಾವುದೇ ಗಡಿಯಾರ ಆವರ್ತನವಾಗಿರಬಹುದು ಅದು ಆ ಔಟ್‌ಪುಟ್ ಆವರ್ತನಕ್ಕಾಗಿ ಸಿಸ್ಟಮ್ ಪಿಎಲ್‌ಎಲ್‌ನಿಂದ ಭಾಗಿಸಬಹುದಾಗಿದೆ. ಈ ವಿನ್ಯಾಸದಲ್ಲಿ ಮಾಜಿample, system_pll_clk_link ಮತ್ತು rx/tx refclk_link ಒಂದೇ 150 MHz SysPLL refclk ಅನ್ನು ಹಂಚಿಕೊಳ್ಳುತ್ತವೆ.

ರೇಖಾಚಿತ್ರದಲ್ಲಿ ಗಡಿಯಾರ	ವಿವರಣೆ
	ಇದು ಡಿಸ್‌ಪ್ಲೇಪೋರ್ಟ್ ಫೈ ಟಾಪ್‌ಗೆ ಅನುಗುಣವಾದ ಔಟ್‌ಪುಟ್ ಪೋರ್ಟ್ ಅನ್ನು ಸಂಪರ್ಕಿಸುವ ಮೊದಲು, ಡೆಡಿಕೇಟೆಡ್ ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ರೆಫರೆನ್ಸ್ ಕ್ಲಾಕ್ ಪಿನ್‌ನಿಂದ ಇನ್‌ಪುಟ್ ಕ್ಲಾಕ್ ಪೋರ್ಟ್ ಆಫ್ ರೆಫರೆನ್ಸ್ ಮತ್ತು ಸಿಸ್ಟಮ್ ಪಿಎಲ್‌ಎಲ್ ಕ್ಲಾಕ್ಸ್ ಐಪಿಗೆ ಸಂಪರ್ಕಗೊಂಡಿರುವ ಉಚಿತ ಚಾಲನೆಯಲ್ಲಿರುವ ಗಡಿಯಾರವಾಗಿರಬೇಕು. ಗಮನಿಸಿ: ಈ ವಿನ್ಯಾಸಕ್ಕಾಗಿ ಮಾಜಿample, ಗಡಿಯಾರ ನಿಯಂತ್ರಕ GUI Si5391A OUT6 ಗೆ 150 MHz ಅನ್ನು ಕಾನ್ಫಿಗರ್ ಮಾಡಿ.
ಸಿಸ್ಟಮ್ pll ಕ್ಲಿಕ್ ಲಿಂಕ್	ಎಲ್ಲಾ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ದರವನ್ನು ಬೆಂಬಲಿಸಲು ಕನಿಷ್ಟ ಸಿಸ್ಟಮ್ PLL ಔಟ್ಪುಟ್ ಆವರ್ತನವು 320 MHz ಆಗಿದೆ. ಈ ವಿನ್ಯಾಸ ಮಾಜಿample 900 MHz (ಅತಿ ಹೆಚ್ಚು) ಔಟ್‌ಪುಟ್ ಆವರ್ತನವನ್ನು ಬಳಸುತ್ತದೆ ಆದ್ದರಿಂದ SysPLL refclk ಅನ್ನು rx/tx refclk_link ಜೊತೆಗೆ ಹಂಚಿಕೊಳ್ಳಬಹುದು ಅದು 150 MHz ಆಗಿದೆ.
rx_cdr_refclk_link / tx_pll_refclk_link	ಎಲ್ಲಾ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಡೇಟಾ ದರವನ್ನು ಬೆಂಬಲಿಸಲು 150 MHz ಗೆ ನಿಗದಿಪಡಿಸಿದ Rx CDR ಮತ್ತು Tx PLL ಲಿಂಕ್ refclk.
rx_ls_clkout / tx_ls_clkout	ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಲಿಂಕ್ ಸ್ಪೀಡ್ ಗಡಿಯಾರದಿಂದ ಗಡಿಯಾರ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಐಪಿ ಕೋರ್. ಸಮಾನಾಂತರ ಡೇಟಾ ಅಗಲದಿಂದ ಡೇಟಾ ದರ ವಿಭಜನೆಗೆ ಸಮಾನವಾದ ಆವರ್ತನ. Exampಲೆ: ಆವರ್ತನ = ಡೇಟಾ ದರ / ಡೇಟಾ ಅಗಲ = 8.1G (HBR3) / 40 ಬಿಟ್‌ಗಳು = 202.5 MHz

2.3 ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್
ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ TX ಸೀರಿಯಲ್ ಲೂಪ್‌ಬ್ಯಾಕ್ ಅನ್ನು RX ಗೆ ಅನುಕರಿಸುತ್ತದೆ.
ಚಿತ್ರ 9. DisplayPort Intel FPGA IP ಸಿಂಪ್ಲೆಕ್ಸ್ ಮೋಡ್ ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಬ್ಲಾಕ್ ರೇಖಾಚಿತ್ರಟೇಬಲ್ 6. ಟೆಸ್ಟ್ಬೆಂಚ್ ಘಟಕಗಳು

ಘಟಕ	ವಿವರಣೆ
ವೀಡಿಯೊ ಪ್ಯಾಟರ್ನ್ ಜನರೇಟರ್	ಈ ಜನರೇಟರ್ ನೀವು ಕಾನ್ಫಿಗರ್ ಮಾಡಬಹುದಾದ ಬಣ್ಣ ಪಟ್ಟಿಯ ಮಾದರಿಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. ನೀವು ವೀಡಿಯೊ ಸ್ವರೂಪದ ಸಮಯವನ್ನು ನಿಯತಾಂಕಗೊಳಿಸಬಹುದು.
ಟೆಸ್ಟ್‌ಬೆಂಚ್ ನಿಯಂತ್ರಣ	ಈ ಬ್ಲಾಕ್ ಸಿಮ್ಯುಲೇಶನ್‌ನ ಪರೀಕ್ಷಾ ಅನುಕ್ರಮವನ್ನು ನಿಯಂತ್ರಿಸುತ್ತದೆ ಮತ್ತು TX ಕೋರ್‌ಗೆ ಅಗತ್ಯವಾದ ಪ್ರಚೋದಕ ಸಂಕೇತಗಳನ್ನು ಉತ್ಪಾದಿಸುತ್ತದೆ. ಟೆಸ್ಟ್‌ಬೆಂಚ್ ನಿಯಂತ್ರಣ ಬ್ಲಾಕ್ ಸಿಆರ್‌ಸಿ ಮೌಲ್ಯವನ್ನು ಮೂಲ ಮತ್ತು ಸಿಂಕ್ ಎರಡರಿಂದಲೂ ಹೋಲಿಕೆ ಮಾಡಲು ಓದುತ್ತದೆ.
RX ಲಿಂಕ್ ಸ್ಪೀಡ್ ಗಡಿಯಾರ ಆವರ್ತನ ಪರೀಕ್ಷಕ	RX ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಚೇತರಿಸಿಕೊಂಡ ಗಡಿಯಾರದ ಆವರ್ತನವು ಅಪೇಕ್ಷಿತ ಡೇಟಾ ದರಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗುತ್ತದೆಯೇ ಎಂದು ಈ ಪರೀಕ್ಷಕ ಪರಿಶೀಲಿಸುತ್ತದೆ.
TX ಲಿಂಕ್ ಸ್ಪೀಡ್ ಗಡಿಯಾರ ಆವರ್ತನ ಪರೀಕ್ಷಕ	TX ಟ್ರಾನ್ಸ್‌ಸಿವರ್ ಚೇತರಿಸಿಕೊಂಡ ಗಡಿಯಾರದ ಆವರ್ತನವು ಅಪೇಕ್ಷಿತ ಡೇಟಾ ದರಕ್ಕೆ ಹೊಂದಿಕೆಯಾಗುತ್ತದೆಯೇ ಎಂದು ಈ ಪರೀಕ್ಷಕ ಪರಿಶೀಲಿಸುತ್ತದೆ.

ಸಿಮ್ಯುಲೇಶನ್ ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಈ ಕೆಳಗಿನ ಪರಿಶೀಲನೆಗಳನ್ನು ಮಾಡುತ್ತದೆ:
ಕೋಷ್ಟಕ 7. ಟೆಸ್ಟ್‌ಬೆಂಚ್ ಪರಿಶೀಲನೆಗಳು

ಪರೀಕ್ಷಾ ಮಾನದಂಡ	ಪರಿಶೀಲನೆ
• ಡೇಟಾ ದರದಲ್ಲಿ ಲಿಂಕ್ ತರಬೇತಿ HBR3 • DP ಸ್ಥಿತಿಯು TX ಮತ್ತು RX ಲಿಂಕ್ ಸ್ಪೀಡ್ ಫ್ರೀಕ್ವೆನ್ಸಿ ಎರಡನ್ನೂ ಹೊಂದಿಸುತ್ತದೆ ಮತ್ತು ಅಳೆಯುತ್ತದೆಯೇ ಎಂದು ಪರಿಶೀಲಿಸಲು DPCD ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಓದಿ.	ಲಿಂಕ್ ವೇಗವನ್ನು ಅಳೆಯಲು ಆವರ್ತನ ಪರೀಕ್ಷಕವನ್ನು ಸಂಯೋಜಿಸುತ್ತದೆ TX ಮತ್ತು RX ಟ್ರಾನ್ಸ್‌ಸಿವರ್‌ನಿಂದ ಗಡಿಯಾರದ ಆವರ್ತನ ಔಟ್‌ಪುಟ್.
• TX ನಿಂದ RX ಗೆ ವೀಡಿಯೊ ಮಾದರಿಯನ್ನು ರನ್ ಮಾಡಿ. • ಮೂಲ ಮತ್ತು ಸಿಂಕ್ ಎರಡೂ ಹೊಂದಿಕೆಯಾಗಿದೆಯೇ ಎಂದು ಪರಿಶೀಲಿಸಲು CRC ಅನ್ನು ಪರಿಶೀಲಿಸಿ	• ವೀಡಿಯೊ ಪ್ಯಾಟರ್ನ್ ಅನ್ನು ರಚಿಸಲು ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಮೂಲಕ್ಕೆ ವೀಡಿಯೊ ಪ್ಯಾಟರ್ನ್ ಜನರೇಟರ್ ಅನ್ನು ಸಂಪರ್ಕಿಸುತ್ತದೆ. • ಟೆಸ್ಟ್‌ಬೆಂಚ್ ನಿಯಂತ್ರಣವು DPTX ಮತ್ತು DPRX ರೆಜಿಸ್ಟರ್‌ಗಳಿಂದ ಮೂಲ ಮತ್ತು ಸಿಂಕ್ CRC ಎರಡನ್ನೂ ಓದುತ್ತದೆ ಮತ್ತು ಎರಡೂ CRC ಮೌಲ್ಯಗಳು ಒಂದೇ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು ಹೋಲಿಸುತ್ತದೆ. ಗಮನಿಸಿ: CRC ಅನ್ನು ಲೆಕ್ಕಾಚಾರ ಮಾಡಲಾಗಿದೆ ಎಂದು ಖಚಿತಪಡಿಸಿಕೊಳ್ಳಲು, ನೀವು ಬೆಂಬಲ CTS ಪರೀಕ್ಷಾ ಯಾಂತ್ರೀಕೃತಗೊಂಡ ಪ್ಯಾರಾಮೀಟರ್ ಅನ್ನು ಸಕ್ರಿಯಗೊಳಿಸಬೇಕು.

ಎಫ್-ಟೈಲ್ ಡಿಸ್‌ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ ಎಫ್‌ಪಿಜಿಎ ಐಪಿ ಡಿಸೈನ್ ಎಕ್ಸ್‌ಗಾಗಿ ಡಾಕ್ಯುಮೆಂಟ್ ಪರಿಷ್ಕರಣೆ ಇತಿಹಾಸampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ

ಡಾಕ್ಯುಮೆಂಟ್ ಆವೃತ್ತಿ	ಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ ಆವೃತ್ತಿ	IP ಆವೃತ್ತಿ	ಬದಲಾವಣೆಗಳು
2022.09.02	22.	20.0.1	•DisplayPort ಇಂಟೆಲ್ Agilex F-Tile FPGA IP ಡಿಸೈನ್ ಎಕ್ಸ್‌ನಿಂದ ಡಾಕ್ಯುಮೆಂಟ್ ಶೀರ್ಷಿಕೆಯನ್ನು ಬದಲಾಯಿಸಲಾಗಿದೆampಲೆ ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ ಎಫ್-ಟೈಲ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ampಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ. •ಸಕ್ರಿಯಗೊಳಿಸಿದ AXIS ವೀಡಿಯೊ ವಿನ್ಯಾಸ ಎಕ್ಸ್ample ರೂಪಾಂತರ. •ಸ್ಥಿರ ದರ ವಿನ್ಯಾಸವನ್ನು ತೆಗೆದುಹಾಕಲಾಗಿದೆ ಮತ್ತು ಅದನ್ನು ಮಲ್ಟಿ ರೇಟ್ ಡಿಸೈನ್ ಎಕ್ಸ್‌ನೊಂದಿಗೆ ಬದಲಾಯಿಸಲಾಗಿದೆampಲೆ. •ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ ಇಂಟೆಲ್ FPGA IP ಡಿಸೈನ್ ಎಕ್ಸ್‌ನಲ್ಲಿ ಟಿಪ್ಪಣಿಯನ್ನು ತೆಗೆದುಹಾಕಲಾಗಿದೆampಇಂಟೆಲ್ ಕ್ವಾರ್ಟಸ್ ಪ್ರೈಮ್ 21.4 ಸಾಫ್ಟ್‌ವೇರ್ ಆವೃತ್ತಿಯು ಪ್ರಿಲಿಮಿನರಿ ಡಿಸೈನ್ ಎಕ್ಸ್ ಅನ್ನು ಮಾತ್ರ ಬೆಂಬಲಿಸುತ್ತದೆ ಎಂದು ಹೇಳುವ ಕ್ವಿಕ್ ಸ್ಟಾರ್ಟ್ ಗೈಡ್ampಕಡಿಮೆ • ಡೈರೆಕ್ಟರಿ ಸ್ಟ್ರಕ್ಚರ್ ಫಿಗರ್ ಅನ್ನು ಸರಿಯಾದ ಫಿಗರ್‌ನೊಂದಿಗೆ ಬದಲಾಯಿಸಲಾಗಿದೆ. •ಇಎಲ್ಎಫ್ ಅನ್ನು ಪುನರುತ್ಪಾದಿಸುವ ವಿಭಾಗವನ್ನು ಸೇರಿಸಲಾಗಿದೆ File ವಿನ್ಯಾಸವನ್ನು ಕಂಪೈಲಿಂಗ್ ಮತ್ತು ಪರೀಕ್ಷೆಯ ಅಡಿಯಲ್ಲಿ. ಹೆಚ್ಚುವರಿ ಹಾರ್ಡ್‌ವೇರ್ ಅನ್ನು ಸೇರಿಸಲು ಹಾರ್ಡ್‌ವೇರ್ ಮತ್ತು ಸಾಫ್ಟ್‌ವೇರ್ ಅಗತ್ಯತೆಗಳ ವಿಭಾಗವನ್ನು ನವೀಕರಿಸಲಾಗಿದೆ ಅವಶ್ಯಕತೆಗಳು.
2021.12.13	21.	20.0.0	ಆರಂಭಿಕ ಬಿಡುಗಡೆ.

ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್. ಎಲ್ಲ ಹಕ್ಕುಗಳನ್ನು ಕಾಯ್ದಿರಿಸಲಾಗಿದೆ. ಇಂಟೆಲ್, ಇಂಟೆಲ್ ಲೋಗೋ ಮತ್ತು ಇತರ ಇಂಟೆಲ್ ಗುರುತುಗಳು ಇಂಟೆಲ್ ಕಾರ್ಪೊರೇಷನ್ ಅಥವಾ ಅದರ ಅಂಗಸಂಸ್ಥೆಗಳ ಟ್ರೇಡ್‌ಮಾರ್ಕ್‌ಗಳಾಗಿವೆ. ಇಂಟೆಲ್ ತನ್ನ ಎಫ್‌ಪಿಜಿಎ ಮತ್ತು ಸೆಮಿಕಂಡಕ್ಟರ್ ಉತ್ಪನ್ನಗಳ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಇಂಟೆಲ್‌ನ ಸ್ಟ್ಯಾಂಡರ್ಡ್ ವಾರಂಟಿಗೆ ಅನುಗುಣವಾಗಿ ಪ್ರಸ್ತುತ ವಿಶೇಷಣಗಳಿಗೆ ಖಾತರಿಪಡಿಸುತ್ತದೆ, ಆದರೆ ಯಾವುದೇ ಸೂಚನೆಯಿಲ್ಲದೆ ಯಾವುದೇ ಉತ್ಪನ್ನಗಳು ಮತ್ತು ಸೇವೆಗಳಿಗೆ ಬದಲಾವಣೆಗಳನ್ನು ಮಾಡುವ ಹಕ್ಕನ್ನು ಕಾಯ್ದಿರಿಸಿದೆ. ಇಂಟೆಲ್ ಲಿಖಿತವಾಗಿ ಒಪ್ಪಿಕೊಂಡಿರುವುದನ್ನು ಹೊರತುಪಡಿಸಿ ಇಲ್ಲಿ ವಿವರಿಸಿದ ಯಾವುದೇ ಮಾಹಿತಿ, ಉತ್ಪನ್ನ ಅಥವಾ ಸೇವೆಯ ಅಪ್ಲಿಕೇಶನ್ ಅಥವಾ ಬಳಕೆಯಿಂದ ಉಂಟಾಗುವ ಯಾವುದೇ ಜವಾಬ್ದಾರಿ ಅಥವಾ ಹೊಣೆಗಾರಿಕೆಯನ್ನು Intel ಊಹಿಸುವುದಿಲ್ಲ. ಇಂಟೆಲ್ ಗ್ರಾಹಕರು ಯಾವುದೇ ಪ್ರಕಟಿತ ಮಾಹಿತಿಯನ್ನು ಅವಲಂಬಿಸುವ ಮೊದಲು ಮತ್ತು ಉತ್ಪನ್ನಗಳು ಅಥವಾ ಸೇವೆಗಳಿಗೆ ಆರ್ಡರ್ ಮಾಡುವ ಮೊದಲು ಸಾಧನದ ವಿಶೇಷಣಗಳ ಇತ್ತೀಚಿನ ಆವೃತ್ತಿಯನ್ನು ಪಡೆಯಲು ಸಲಹೆ ನೀಡಲಾಗುತ್ತದೆ.
*ಇತರ ಹೆಸರುಗಳು ಮತ್ತು ಬ್ರ್ಯಾಂಡ್‌ಗಳನ್ನು ಇತರರ ಆಸ್ತಿ ಎಂದು ಕ್ಲೈಮ್ ಮಾಡಬಹುದು.
ISO 9001:2015 ನೋಂದಾಯಿಸಲಾಗಿದೆ

ಆನ್ಲೈನ್ ​​ಆವೃತ್ತಿ
ಪ್ರತಿಕ್ರಿಯೆಯನ್ನು ಕಳುಹಿಸಿ
ಯುಜಿ -20347
ID: 709308
ಆವೃತ್ತಿ: 2022.09.02

ದಾಖಲೆಗಳು / ಸಂಪನ್ಮೂಲಗಳು

intel F-Tile DisplayPort FPGA IP ಡಿಸೈನ್ ಎಕ್ಸ್ample [ಪಿಡಿಎಫ್] ಬಳಕೆದಾರ ಮಾರ್ಗದರ್ಶಿ F-ಟೈಲ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್ FPGA IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample, F-ಟೈಲ್ ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್, ಡಿಸ್ಪ್ಲೇಪೋರ್ಟ್, FPGA IP ಡಿಸೈನ್ ಎಕ್ಸ್ample, IP ವಿನ್ಯಾಸ ಎಕ್ಸ್ample, UG-20347, 709308

ಉಲ್ಲೇಖಗಳು

• ಬಳಕೆದಾರ ಕೈಪಿಡಿ