Intel FPGA Gwida għall-Utent tal-Karta tal-Aċċelerazzjoni Programmabbli N3000

Introduzzjoni

Sfond

L-Intel FPGA Programable Acceleration Card N3000 f'netwerk ta 'aċċess bir-radju virtwalizzat (vRAN) teħtieġ appoġġ għall-IEEE1588v2 bħala Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC) biex jiġu skedati l-kompiti tas-softwer b'mod xieraq. L-Intel Ethernet Controller XL710 fl-Intel® FPGA PAC N3000 jipprovdi l-appoġġ IEEE1588v2. Madankollu, il-mogħdija tad-dejta FPGA tintroduċi jitter li jaffettwa l-prestazzjoni tal-PTP. Iż-żieda ta 'ċirkwit ta' arloġġ trasparenti (T-TC) tippermetti lill-Intel FPGA PAC N3000 biex tikkumpensa għall-latency interna FPGA tagħha u ttaffi l-effetti tal-jitter, li tippermetti li t-T-TSC japprossima l-Ħin tal-Jum (ToD) tal-Grandmaster b'mod effiċjenti.

Għan

Dawn it-testijiet jivvalidaw l-użu ta 'Intel FPGA PAC N3000 bħala l-iskjav IEEE1588v2 fin-Netwerk ta' Aċċess għar-Radju Miftuħ (O-RAN). Dan id-dokument jiddeskrivi:

• Setup tat-test
• Proċess ta' verifika
• Evalwazzjoni tal-prestazzjoni ta 'mekkaniżmu ta' arloġġ trasparenti fil-mogħdija FPGA ta 'Intel FPGA PAC N3000
• Prestazzjoni PTP tal-Intel FPGA PAC N3000 Il-prestazzjoni tal-Intel FPGA PAC N3000 li tappoġġja l-arloġġ trasparenti hija
  meta mqabbel ma 'l-Intel FPGA PAC N3000 mingħajr arloġġ trasparenti kif ukoll ma' karta Ethernet oħra XXV710 taħt diversi kundizzjonijiet tat-traffiku u konfigurazzjonijiet PTP.

Karatteristiċi u Limitazzjonijiet

Il-karatteristiċi u l-limitazzjonijiet tal-validazzjoni għall-appoġġ Intel FPGA PAC N3000 IEEE1588v2 huma kif ġej:

• Munzell tas-softwer użat: Proġett PTP Linux (PTP4l)
• Jappoġġja l-pro telecom li ġejfiles:
  •  1588v2 (default)
  • G.8265.1
  • G.8275.1
• Jappoġġja arloġġ slave PTP f'żewġ stadji.

Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.

• Jappoġġja l-modalità multicast tarf sa tarf.
• Jappoġġja frekwenza ta 'skambju ta' messaġġi PTP sa 128 Hz.
  • Din hija limitazzjoni tal-pjan ta' validazzjoni u l-Granmastru impjegat. Konfigurazzjonijiet PTP ogħla minn 128 pakkett kull sekonda għal messaġġi PTP jistgħu jkunu possibbli.
• Minħabba l-limitazzjonijiet tas-swiċċ Cisco* Nexus* 93180YC-FX użat fis-setup tal-validazzjoni, ir-riżultati tal-prestazzjoni taħt kundizzjonijiet tat-traffiku iperf3 jirreferu għar-rata tal-kambju tal-messaġġi PTP ta '8 Hz.
• Appoġġ għall-inkapsulament:
  • Trasport fuq L2 (Ethernet mhux maħdum) u L3 (UDP/IPv4/IPv6)
    Nota: F'dan id-dokument, ir-riżultati kollha jużaw konnessjoni Ethernet waħda ta' 25Gbps.

Għodda u Verżjonijiet tas-Sewwieq

Għodda	Verżjoni
BIOS	Intel Server Board S2600WF 00.01.0013
OS	CentOS 7.6
Kernel	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Kit ta' Żvilupp tal-Pjan tad-Data (DPDK)	18.08
Kompilatur Intel C	19.0.3
Driver Intel XL710 (sewwieq i40e)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
trafgen	Netsniff-ng 0.6.6 Toolkit

 Test tat-Traffiku IXIA

L-ewwel sett ta 'benchmarks tal-prestazzjoni tal-PTP għal Intel FPGA PAC N3000 juża soluzzjoni IXIA * għall-ittestjar tal-konformità tan-netwerk u PTP. Il-kaxxa tax-chassis IXIA XGS2 tinkludi karta IXIA 40 PORT NOVUS-R100GE8Q28 u IxExplorer li tipprovdi interface grafika għat-twaqqif ta 'Grandmaster PTP virtwali għad-DUT (Intel FPGA PAC N3000) fuq konnessjoni Ethernet diretta waħda ta' 25 Gbps. Id-dijagramma blokk hawn taħt turi t-topoloġija tal-ittestjar immirat għall-benchmarks ibbażati fuq IXIA. Ir-riżultati kollha jużaw traffiku iġġenerat minn IXIA għat-testijiet tat-traffiku tad-dħul u jutilizzaw l-għodda tat-trafgen fuq il-host Intel FPGA PAC N3000 għat-testijiet tat-traffiku tal-ħruġ, fejn id-direzzjoni tad-dħul jew tal-ħruġ hija dejjem mill-perspettiva tad-DUT (Intel FPGA PAC N3000 ) ospitanti. Fiż-żewġ każijiet, ir-rata medja tat-traffiku hija 24 Gbps. Din is-setup tat-test tipprovdi karatterizzazzjoni bażika tal-prestazzjoni tal-PTP tal-Intel FPGA PAC N3000 bil-mekkaniżmu T-TC attivat, kif ukoll tqabbilha mal-immaġni tal-fabbrika Intel FPGA PAC N3000 mhux TC taħt l-ITU-T G.8275.1 PTP profile.

Topoloġija għat-Testijiet tat-Traffiku Intel FPGA PAC N3000 taħt IXIA Virtual Grandmaster

Riżultat tat-Test tat-Traffiku IXIA

L-analiżi li ġejja taqbad il-prestazzjoni tal-PTP tal-Intel FPGA PAC N3000 ppermettiet TC taħt kundizzjonijiet tat-traffiku tad-dħul u l-ħruġ. F'din it-taqsima, il-PTP profile G.8275.1 ġie adottat għat-testijiet kollha tat-traffiku u l-ġbir tad-dejta.

Kobor tal-Master Offset

Il-figura li ġejja turi l-kobor tal-offset prinċipali osservat mill-klijent slave PTP4l tal-host Intel FPGA PAC N3000 bħala funzjoni tal-ħin li għadda taħt traffiku ta 'dħul, ħruġ u bidirezzjonali (fluss medju ta' 24.4Gbps).

Dewmien medju fil-passaġġ (MPD)

Il-figura li ġejja turi d-dewmien medju tal-passaġġ, kif ikkalkulat mill-iskjav PTP4 li juża l-Intel FPGA PAC N3000 bħala karta ta 'interface tan-netwerk, għall-istess test bħall-figura ta' hawn fuq. It-tul totali ta' kull wieħed mit-tliet testijiet tat-traffiku huwa mill-inqas 16-il siegħa.

It-tabella li ġejja telenka analiżi statistika tat-tliet testijiet tat-traffiku. Taħt tagħbija tat-traffiku qrib il-kapaċità tal-kanal, l-iskjav PTP4l li juża l-Intel FPGA PAC N3000 iżomm l-offset tal-fażi tiegħu mal-grandmaster virtwali tal-IXIA fi żmien 53 ns għat-testijiet kollha tat-traffiku. Barra minn hekk, id-devjazzjoni standard tal-kobor tal-offset prinċipali hija taħt il-5 ns.

Dettalji Statistiċi dwar il-Prestazzjoni tal-PTP

G.8275.1 PTP Profile	Traffiku ta' Dħul (24Gbps)	Traffiku ta' Ħruġ (24Gbps)	Traffiku Bidirezzjonali (24Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (tal-offset abs(max))	3.68 ns	3.78 ns	4.5 ns
StdDev (ta' MPD)	1.78 ns	2.1 ns	2.38 ns
Offset massimu	36 ns	33 ns	53 ns

 

Iċ-ċifri li ġejjin jirrappreżentaw il-kobor tal-offset prinċipali u d-dewmien medju tal-passaġġ (MPD), taħt test tat-traffiku bidirezzjonali ta '16 Gbps fit-tul ta' 24-il siegħa għal inkapsulazzjonijiet PTP differenti. Il-grafiċi tax-xellug f'dawn iċ-ċifri jirreferu għal punti ta' riferiment PTP taħt inkapsulament IPv4/UDP, filwaqt li l-inkapsulament tal-messaġġi PTP tal-grafiċi tal-lemin huwa f'L2 (Ethernet mhux maħdum). Il-prestazzjoni tal-iskjavi PTP4l hija pjuttost simili, il-kobor tal-offset tal-kaptan tal-agħar każ huwa 53 ns u 45 ns għall-inkapsulament IPv4/UDP u L2, rispettivament. Id-devjazzjoni standard tal-offset tal-kobor hija 4.49 ns u 4.55 ns għall-inkapsulament IPv4/UDP u L2, rispettivament.

Kobor tal-Master Offset

Il-figura li ġejja turi l-kobor tal-offset prinċipali taħt traffiku bidirezzjonali ta' 24 Gbps, inkapsulament IPv4 (xellug) u L2 (lemin), G8275.1 Profile.

Dewmien medju fil-passaġġ (MPD)

Il-figura li ġejja turi d-dewmien medju tal-passaġġ tal-iskjav PTP3000l ospitanti Intel FPGA PAC N4 taħt traffiku bidirezzjonali ta' 24 Gbps, inkapsulament IPv4 (xellug) u L2 (lemin), G8275.1 Profile.

Il-valuri assoluti tal-MPD mhumiex indikazzjoni ċara tal-konsistenza tal-PTP, peress li tiddependi fuq il-kejbils tat-tul, il-latenza tal-mogħdija tad-dejta u l-bqija; madankollu, meta wieħed iħares lejn il-varjazzjonijiet MPD baxxi (2.381 ns u 2.377 ns għall-każ IPv4 u L2, rispettivament) jagħmilha ovvja li l-kalkolu PTP MPD huwa konsistenti b'mod preċiż fiż-żewġ inkapsulazzjonijiet. Jivverifika l-konsistenza tal-prestazzjoni tal-PTP fiż-żewġ modi ta 'inkapsulament. Il-bidla fil-livell fl-MPD ikkalkulat fil-graff L2 (fil-figura ta 'hawn fuq, graff tal-lemin) hija dovuta għall-effett inkrementali tat-traffiku applikat. L-ewwelnett, il-kanal huwa idle (MPD rms huwa 55.3 ns), imbagħad jiġi applikat it-traffiku tad-dħul (it-tieni pass inkrementali, MPD rms huwa 85.44 ns), segwit minn traffiku ta 'ħruġ simultanju, li jirriżulta f'MPD ikkalkulat ta' 108.98 ns. Il-figuri li ġejjin ikopru l-kobor tal-offset prinċipali u l-MPD ikkalkulat tat-test tat-traffiku bidirezzjonali applikat kemm għal slave PTP4l li juża l-Intel FPGA PAC N3000 b'mekkaniżmu T-TC, kif ukoll għal ieħor li juża l-Intel FPGA PACN3000 mingħajr TC funzjonalità. It-testijiet T-TC Intel FPGA PAC N3000 (oranġjo) jibdew minn ħin żero, filwaqt li t-test PTP li juża t-test Intel FPGA PAC N3000 mhux TC (blu) jibda madwar T = 2300 sekonda.

Kobor tal-Master Offset

Il-figura li ġejja turi l-kobor tal-offset prinċipali taħt it-traffiku tal-Ingress (24 Gbps), bl-appoġġ TTC u mingħajru, G.8275.1 Profile.

Fil-figura ta 'hawn fuq, il-prestazzjoni PTP tal-Intel FPGA PAC N3000 ppermettiet TC taħt it-traffiku hija simili għall-Intel FPGA PAC N3000 mhux TC għall-ewwel 2300 sekonda. L-effettività tal-mekkaniżmu T-TC fl-Intel FPGA PAC N3000 hija enfasizzata fis-segment tat-test (wara t-tieni 2300th) fejn tiġi applikata tagħbija ugwali tat-traffiku għall-interfaces taż-żewġ kards. Bl-istess mod fil-figura hawn taħt, il-kalkoli MPD huma osservati qabel u wara l-applikazzjoni tat-traffiku fuq il-kanal. L-effettività tal-mekkaniżmu T-TC hija enfasizzata fil-kumpens għall-ħin ta 'residenza tal-pakketti li hija l-latency tal-pakkett permezz tal-mogħdija FPGA bejn il-25G u l-40G MACs.

Dewmien medju fil-passaġġ (MPD)

Il-figura li ġejja turi d-dewmien medju tal-passaġġ ta 'l-iskjav PTP3000l ospitanti Intel FPGA PAC N4 taħt traffiku ta' Ingress (24 Gbps), bi u mingħajr appoġġ T-TC, G.8275.1 Profile.

Dawn iċ-ċifri juru l-algoritmu servo tal-iskjav PTP4l, minħabba l-korrezzjoni tal-ħin ta 'residenza tat-TC, naraw differenzi żgħar fil-kalkoli ta' dewmien medju tal-passaġġ. Għalhekk, l-impatt tal-varjazzjonijiet tad-dewmien fuq l-approssimazzjoni tal-offset prinċipali jitnaqqas. It-tabella li ġejja telenka analiżi statistika dwar il-prestazzjoni tal-PTP, li tinkludi l-RMS u devjazzjoni standard tal-offset prinċipali, devjazzjoni standard tad-dewmien medju tal-passaġġ, kif ukoll offset prinċipali tal-agħar każ għall-Intel FPGA PAC N3000 bi u mingħajr T- Appoġġ tat-TC.

Dettalji Statistiċi dwar il-Prestazzjoni tal-PTP taħt Traffiku Dħul

Ingress Traffic (24Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 b'T-TC	Intel FPGA PAC N3000 mingħajr T-TC
RMS	6.34 ns	40.5 ns
StdDev (tal-offset abs(max))	3.65 ns	15.5 ns
StdDev (ta' MPD)	1.79 ns	18.1 ns
Offset massimu	34 ns	143 ns

Tqabbil dirett l-Intel FPGA PAC N3000 appoġġjat minn TC mal-verżjoni mhux TC
Juri li l-prestazzjoni tal-PTP hija 4x sa 6x inqas fir-rigward ta' kwalunkwe statistika
metriċi (l-agħar każ, RMS jew devjazzjoni standard tal-offset prinċipali). L-agħar każ
offset prinċipali għall-konfigurazzjoni G.8275.1 PTP ta 'T-TC Intel FPGA PAC N3000 huwa 34
ns taħt kundizzjonijiet tat-traffiku tad-dħul fil-limitu tal-bandwidth tal-kanal (24.4Gbps).

lperf3 Test tat-Traffiku

Din it-taqsima tiddeskrivi t-test tal-benchmarking tat-traffiku iperf3 biex tevalwa aktar il-prestazzjoni tal-PTP tal-Intel FPGA PAC N3000. L-għodda iperf3 ġiet utilizzata biex timita l-kundizzjonijiet tat-traffiku attivi. It-topoloġija tan-netwerk tal-benchmarks tat-traffiku iperf3, murija fil-figura hawn taħt, tinvolvi konnessjoni ta 'żewġ servers, kull wieħed juża karta DUT (Intel FPGA PAC N3000 u XXV710), għal Cisco Nexus 93180YC FX switch. Is-swiċċ Cisco jaġixxi bħala Boundary Clock (T-BC) bejn iż-żewġ skjavi DUT PTP u l-Granmastru Calnex Paragon-NEO.

Topoloġija tan-Netwerk għal Test tat-Traffiku Intel FPGA PAC N3000 lperf3

L-output PTP4l fuq kull wieħed mill-hosts DUT jipprovdi kejl tad-dejta tal-prestazzjoni PTP għal kull apparat slave fis-setup (Intel FPGA PAC N3000 u XXV710). Għat-test tat-traffiku iperf3, il-kundizzjonijiet u l-konfigurazzjonijiet li ġejjin japplikaw għall-graffs u l-analiżi tal-prestazzjoni kollha:

• 17 Gbps bandwidth aggregat tat-traffiku (kemm TCP kif ukoll UDP), jew ħruġ jew dħul jew bidirezzjonali għal Intel FPGA PAC N3000.
• Inkapsulament IPv4 ta 'pakketti PTP, minħabba limitazzjoni tal-konfigurazzjoni fuq is-swiċċ Cisco Nexus 93180YC-FX.
• Rata tal-kambju tal-messaġġi PTP limitata għal 8 pakketti/sekonda, minħabba limitazzjoni tal-konfigurazzjoni fuq is-swiċċ Cisco Nexus 93180YC-FX.

perf3 Riżultat tat-Test tat-Traffiku

L-analiżi li ġejja taqbad il-prestazzjoni tal-karta Intel FPGA PAC N3000 u XXV710, it-tnejn jaġixxu simultanjament bħala karta ta 'interface tan-netwerk ta' skjavi PTP (T-TSC) il-Grandmaster Calnex Paragon NEO permezz tas-swiċċ T-BC Cisco.

Iċ-ċifri li ġejjin juru l-kobor tal-offset prinċipali u l-MPD maż-żmien għal tliet testijiet tat-traffiku differenti bl-użu tal-Intel FPGA PAC N3000 b'karta T-TC u XXV710. Fiż-żewġ karti, it-traffiku bidirezzjonali għandu l-akbar effett fuq il-prestazzjoni PTP4l. It-tul tat-test tat-traffiku huwa twil 10 sigħat. Fil-figuri li ġejjin, id-denb tal-graff jimmarka punt fil-ħin fejn it-traffiku jieqaf u l-kobor tal-offset prinċipali tal-PTP jinżel għal-livelli baxxi tiegħu, minħabba l-kanal idle.

Kobor tal-Master Offset għal Intel FPGA PAC N3000

Il-figura li ġejja turi d-dewmien medju tal-passaġġ għall-Intel FPGA PAC N3000 b'T TC, taħt traffiku ta 'dħul, ħruġ u bidirezzjonali iperf3.

Mean Path Delay (MPD) għal Intel FPGA PAC N3000

Il-figura li ġejja turi d-dewmien medju tal-passaġġ għall-Intel FPGA PAC N3000 b'T TC, taħt traffiku ta 'dħul, ħruġ u bidirezzjonali iperf3.

Il-kobor tal-Master Offset għal XXV710

Il-figura li ġejja turi l-kobor tal-offset prinċipali għal XXV710, taħt traffiku ta 'dħul, ħruġ u bidirezzjonali iperf3.

Dewmien medju fil-mogħdija (MPD) għal XXV710

Il-figura li ġejja turi d-dewmien medju fil-passaġġ għal XXV710, taħt traffiku ta' dħul, ħruġ u bidirezzjonali iperf3.

Rigward il-prestazzjoni tal-PTP Intel FPGA PAC N3000, l-offset prinċipali tal-agħar każ taħt kwalunkwe kundizzjoni tat-traffiku huwa fi ħdan 90 ns. Filwaqt li taħt l-istess kundizzjonijiet tat-traffiku bidirezzjonali, l-RMS tal-offset kaptan Intel FPGA PAC N3000 huwa 5.6x aħjar minn dak tal-karta XXV710.

	Intel FPGA PAC N3000			XXV710 Karta
	Ingress Traffiku10G	Ħruġ tat-Traffiku 18G	Traffiku Bidirezzjonali18G	Ingress Traffiku18G	Ħruġ tat-Traffiku 10G	Traffiku Bidirezzjonali18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(tal-offset abs(massimu))	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (ta' MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Offset massimu	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Notevolment, l-offset prinċipali tal-Intel FPGA PAC N3000 għandu devjazzjoni standard aktar baxxa,
mill-inqas 5x inqas mill-card XXV710, ifisser li l-approssimazzjoni PTP tal-
L-arloġġ tal-Granmastru huwa inqas sensittiv għal varjazzjonijiet ta' latenza jew ħsejjes taħt it-traffiku fil-
Intel FPGA PAC N3000.
Meta mqabbel mar-Riżultat tat-Test tat-Traffiku IXIA f’paġna 5, il-kobor tal-agħar każ ta’
l-offset prinċipali b'T-TC ppermettiet Intel FPGA PAC N3000 jidher ogħla. Barra minn hekk
id-differenzi fit-topoloġija tan-netwerk u l-bandwidths tal-kanal, dan huwa dovut għall-Intel
FPGA PAC N3000 qed jinqabad taħt G.8275.1 PTP profile (16 Hz sinkronizzazzjoni rata), filwaqt li
ir-rata tal-messaġġ tas-sinkronizzazzjoni f'dan il-każ hija ristretta għal 8 pakketti kull sekonda.

Kobor tal-Master Offset Paragun

Il-figura li ġejja turi l-kobor tal-paragun tal-offset prinċipali taħt traffiku bidirezzjonali iperf3.

Tqabbil tad-Dewmien Medju tal-Passaġġ (MPD).

Il-figura li ġejja turi l-paragun medju tad-dewmien tal-passaġġ taħt traffiku bidirezzjonali iperf3.

Il-prestazzjoni PTP superjuri tal-Intel FPGA PAC N3000, meta mqabbla mal-karta XXV710, hija wkoll appoġġjata mid-devjazzjoni evidentement ogħla tad-dewmien medju tal-passaġġ ikkalkulat (MPD) għal XXV710 u Intel FPGA PAC N3000 f'kull wieħed mit-test tat-traffiku fil-mira, għal example traffiku bidirezzjonali iperf3. Injora l-valur medju f'kull każ MPD, li jista 'jkun differenti minħabba numru ta' raġunijiet, bħal kejbils Ethernet differenti u latency tal-qalba differenti. Id-disparità osservata u ż-żieda fil-valuri għall-karta XXV710 mhumiex preżenti fl-Intel FPGA PAC N3000.

RMS ta' 8 Tqabbil Konsekuttiv ta' Offset Master

Konklużjoni

Il-mogħdija tad-dejta FPGA bejn QSFP28 (25G MAC) u Intel XL710 (40G MAC) żżid latency tal-pakkett varjabbli li taffettwa l-eżattezza tal-approssimazzjoni tal-PTP Slave. Iż-żieda tal-appoġġ tal-Arloġġ Trasparenti (T-TC) fil-loġika artab tal-FPGA tal-Intel FPGA PAC N3000 tipprovdi kumpens għal din il-latency tal-pakkett billi twaħħal il-ħin ta 'residenza tagħha fil-qasam ta' korrezzjoni ta 'messaġġi PTP inkapsulati. Ir-riżultati jikkonfermaw li l-mekkaniżmu T-TC itejjeb il-prestazzjoni tal-preċiżjoni tal-iskjav PTP4l.

Ukoll, ir-Riżultat tat-Test tat-Traffiku IXIA f'paġna 5 juri li l-appoġġ T-TC fil-mogħdija tad-dejta FPGA itejjeb il-prestazzjoni tal-PTP b'mill-inqas 4x, meta mqabbel mal-Intel FPGA PAC N3000 mingħajr appoġġ T-TC. L-Intel FPGA PAC N3000 b'T-TC jippreżenta offset prinċipali tal-agħar każ ta '53 ns taħt tagħbijiet ta' dħul, ħruġ jew bidirezzjonali tat-traffiku fil-limitu tal-kapaċità tal-kanal (25 Gbps). Għalhekk, bl-appoġġ T-TC, il-prestazzjoni Intel FPGA PAC N3000 PTP hija kemm aktar preċiża kif ukoll inqas suxxettibbli għall-varjazzjonijiet tal-istorbju.

Fit-Test tat-Traffiku lperf3 f'paġna 10, il-prestazzjoni PTP tal-Intel FPGA PAC N3000 b'T-TC attivat hija mqabbla ma' card XXV710. Dan it-test qabad id-dejta PTP4l għaż-żewġ arloġġi slave taħt traffiku ta 'dħul jew ħruġ li huwa skambjat bejn iż-żewġ hosts tal-karta Intel FPGA PAC N3000 u XXV710. L-offset prinċipali tal-agħar każ osservat fl-Intel FPGA PAC N3000 huwa mill-inqas 5x inqas mill-card XXV710. Ukoll, id-devjazzjoni standard tal-offsets maqbuda turi wkoll li l-appoġġ T-TC ta 'Intel FPGA PAC N3000 jippermetti approssimazzjoni aktar faċli tal-arloġġ tal-Grandmaster.

Biex tiġi vvalidata aktar il-prestazzjoni tal-PTP tal-Intel FPGA PAC N3000, l-għażliet potenzjali tat-test jinkludu:

• Validazzjoni taħt PTP pro differentifiles u r-rati tal-messaġġi għal aktar minn link Ethernet wieħed.
• Evalwazzjoni tat-Test tat-Traffiku lperf3 f'paġna 10 bi swiċċ aktar avvanzat li jippermetti rati ogħla ta' messaġġi PTP.
• Evalwazzjoni tal-funzjonalità T-SC u l-eżattezza tal-ħin PTP tagħha taħt G.8273.2 Ittestjar ta 'Konformità.

Storja tar-Reviżjoni tad-Dokument għat-Test IEEE 1588 V2

 

Dokument Verżjoni	Bidliet
2020.05.30	Rilaxx inizjali.

 

Dokumenti / Riżorsi

Intel FPGA Karta ta' Aċċelerazzjoni Programmabbli N3000 [pdfGwida għall-Utent FPGA Karta ta' Aċċelerazzjoni Programmabbli, N3000, Karta ta' Aċċelerazzjoni Programmabbli N3000, Karta ta' Aċċelerazzjoni FPGA Programmabbli N3000, FPGA, Test IEEE 1588 V2

Referenzi

• Manwal għall-Utent