ইন্টেল এফপিজিএ প্রোগ্রামেবল অ্যাক্সিলারেশন কার্ড N3000 ব্যবহারকারী গাইড

ভূমিকা

পটভূমি

একটি ভার্চুয়ালাইজড রেডিও অ্যাক্সেস নেটওয়ার্কে (vRAN) ইন্টেল FPGA প্রোগ্রামেবল অ্যাক্সিলারেশন কার্ড N3000-এর জন্য যথাযথভাবে সফ্টওয়্যার কাজগুলি নির্ধারণের জন্য যথার্থ সময় প্রোটোকল (PTP) টেলিকম স্লেভ ঘড়ি (T-TSC) হিসাবে IEEE1588v2-এর সমর্থন প্রয়োজন৷ Intel® FPGA PAC N710-এ ইন্টেল ইথারনেট কন্ট্রোলার XL3000 IEEE1588v2 সমর্থন প্রদান করে। যাইহোক, এফপিজিএ ডেটা পাথ জিটার প্রবর্তন করে যা পিটিপি কর্মক্ষমতাকে প্রভাবিত করে। একটি স্বচ্ছ ঘড়ি (T-TC) সার্কিট যোগ করা ইন্টেল FPGA PAC N3000 কে তার FPGA অভ্যন্তরীণ বিলম্বের জন্য ক্ষতিপূরণ দিতে সক্ষম করে এবং জিটারের প্রভাবগুলিকে প্রশমিত করে, যা T-TSC কে দক্ষতার সাথে গ্র্যান্ডমাস্টারের সময় (ToD) আনুমানিক করতে দেয়৷

উদ্দেশ্য

এই পরীক্ষাগুলি ওপেন রেডিও অ্যাক্সেস নেটওয়ার্কে (O-RAN) IEEE3000v1588 স্লেভ হিসাবে Intel FPGA PAC N2-এর ব্যবহার বৈধ করে৷ এই নথিটি বর্ণনা করে:

• পরীক্ষা সেটআপ
• যাচাইকরণ প্রক্রিয়া
• Intel FPGA PAC N3000 এর FPGA পথে স্বচ্ছ ঘড়ি প্রক্রিয়ার কর্মক্ষমতা মূল্যায়ন
• Intel FPGA PAC N3000-এর PTP পারফরম্যান্স স্বচ্ছ ঘড়িকে সমর্থন করে Intel FPGA PAC N3000-এর কর্মক্ষমতা
  স্বচ্ছ ঘড়ি ছাড়া ইন্টেল FPGA PAC N3000 এর সাথে সাথে অন্যান্য ইথারনেট কার্ড XXV710 এর সাথে বিভিন্ন ট্রাফিক অবস্থা এবং PTP কনফিগারেশনের সাথে তুলনা করা হয়।

বৈশিষ্ট্য এবং সীমাবদ্ধতা

Intel FPGA PAC N3000 IEEE1588v2 সমর্থনের বৈশিষ্ট্য এবং বৈধতা সীমাবদ্ধতাগুলি নিম্নরূপ:

• ব্যবহৃত সফ্টওয়্যার স্ট্যাক: লিনাক্স PTP প্রকল্প (PTP4l)
• নিম্নলিখিত টেলিকম প্রো সমর্থন করেfiles:
  •  1588v2 (ডিফল্ট)
  • জি .8265.1
  • জি .8275.1
• দুই-পদক্ষেপ PTP স্লেভ ঘড়ি সমর্থন করে।

ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল এখানে বর্ণিত কোনো তথ্য, পণ্য, বা পরিষেবার প্রয়োগ বা ব্যবহারের ফলে উদ্ভূত কোনো দায় বা দায়ভার গ্রহণ করে না, যা Intel দ্বারা লিখিতভাবে স্পষ্টভাবে সম্মত হয়েছে। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়। *অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।

• এন্ড-টু-এন্ড মাল্টিকাস্ট মোড সমর্থন করে।
• 128 Hz পর্যন্ত PTP বার্তা বিনিময় ফ্রিকোয়েন্সি সমর্থন করে।
  • এটি বৈধকরণ পরিকল্পনা এবং নিযুক্ত গ্র্যান্ডমাস্টারের একটি সীমাবদ্ধতা। PTP বার্তাগুলির জন্য প্রতি সেকেন্ডে 128 প্যাকেটের বেশি PTP কনফিগারেশন সম্ভব হতে পারে।
• বৈধকরণ সেটআপে ব্যবহৃত Cisco* Nexus* 93180YC-FX সুইচের সীমাবদ্ধতার কারণে, iperf3 ট্রাফিক অবস্থার অধীনে কর্মক্ষমতা ফলাফল 8 Hz এর PTP বার্তা বিনিময় হারকে নির্দেশ করে।
• এনক্যাপসুলেশন সমর্থন:
  • L2 (কাঁচা ইথারনেট) এবং L3 (UDP/IPv4/IPv6) এর উপর পরিবহন
    দ্রষ্টব্য: এই নথিতে, সমস্ত ফলাফল একটি একক 25Gbps ইথারনেট লিঙ্ক ব্যবহার করে।

টুল এবং ড্রাইভার সংস্করণ

টুলস	সংস্করণ
BIOS	ইন্টেল সার্ভার বোর্ড S2600WF 00.01.0013
OS	CentOS 7.6
কার্নেল	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
ডেটা প্লেন ডেভেলপমেন্ট কিট (DPDK)	18.08
ইন্টেল সি কম্পাইলার	19.0.3
ইন্টেল XL710 ড্রাইভার (i40e ড্রাইভার)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-প্যাচ১
lperf3	3.0.11
ট্রাফগেন	Netsniff-ng 0.6.6 টুলকিট

 IXIA ট্রাফিক পরীক্ষা

Intel FPGA PAC N3000-এর জন্য PTP কর্মক্ষমতা বেঞ্চমার্কের প্রথম সেট নেটওয়ার্ক এবং PTP কনফরমেন্স পরীক্ষার জন্য একটি IXIA* সমাধান ব্যবহার করে। IXIA XGS2 চ্যাসিস বক্সে একটি IXIA 40 PORT NOVUS-R100GE8Q28 কার্ড এবং IxExplorer রয়েছে যা DUT (Intel FPGA PAC N3000) কে একটি একক সরাসরি Ebpsnet সংযোগের মাধ্যমে একটি ভার্চুয়াল PTP গ্র্যান্ডমাস্টার সেট আপ করার জন্য একটি গ্রাফিকাল ইন্টারফেস প্রদান করে। নীচের ব্লক ডায়াগ্রামটি IXIA-ভিত্তিক বেঞ্চমার্কের লক্ষ্যযুক্ত টেস্টিং টপোলজি চিত্রিত করে। সমস্ত ফলাফল ইনগ্রেস ট্র্যাফিক পরীক্ষার জন্য IXIA-উত্পন্ন ট্র্যাফিক ব্যবহার করে এবং ইগ্রেস ট্র্যাফিক পরীক্ষার জন্য Intel FPGA PAC N25 হোস্টে ট্র্যাফজেন টুল ব্যবহার করে, যেখানে প্রবেশ বা প্রস্থানের দিকটি সবসময় DUT এর দৃষ্টিকোণ থেকে হয় (Intel FPGA PAC N3000 ) হোস্ট। উভয় ক্ষেত্রেই, গড় ট্র্যাফিক রেট হল 3000 Gbps৷ এই টেস্ট সেটআপটি T-TC মেকানিজম সক্ষম সহ Intel FPGA PAC N24-এর PTP পারফরম্যান্সের একটি বেসলাইন বৈশিষ্ট্য প্রদান করে, সেইসাথে এটি ITU-T G.3000 PTP প্রো-এর অধীনে নন-টিসি ইন্টেল FPGA PAC N3000 ফ্যাক্টরি ইমেজের সাথে তুলনা করে।file.

IXIA ভার্চুয়াল গ্র্যান্ডমাস্টারের অধীনে Intel FPGA PAC N3000 ট্রাফিক পরীক্ষার জন্য টপোলজি

IXIA ট্রাফিক পরীক্ষার ফলাফল

নিম্নোক্ত বিশ্লেষণটি TC-সক্ষম Intel FPGA PAC N3000-এর PTP পারফরম্যান্স ক্যাপচার করে ইনগ্রেস এবং এগ্রেস ট্রাফিক অবস্থার অধীনে। এই বিভাগে, পিটিপি প্রোfile G.8275.1 সমস্ত ট্রাফিক পরীক্ষা এবং ডেটা সংগ্রহের জন্য গৃহীত হয়েছে।

মাস্টার অফসেটের মাত্রা

নিচের চিত্রটি ইন্টেল FPGA PAC N4 হোস্টের PTP3000l স্লেভ ক্লায়েন্ট দ্বারা অনুপ্রবেশ, প্রস্থান এবং দ্বিমুখী ট্রাফিকের (24.4Gbps গড় থ্রুপুট) অধীনে অতিবাহিত সময়ের ফাংশন হিসাবে পর্যবেক্ষণ করা মাস্টার অফসেটের মাত্রা দেখায়।

গড় পথ বিলম্ব (MPD)

উপরের চিত্রের মতো একই পরীক্ষার জন্য নিম্নলিখিত চিত্রটি গড় পথ বিলম্ব দেখায়, যেমন PTP4 স্লেভ দ্বারা গণনা করা হয়েছে যেটি একটি নেটওয়ার্ক ইন্টারফেস কার্ড হিসাবে Intel FPGA PAC N3000 ব্যবহার করে। তিনটি ট্রাফিক পরীক্ষার প্রতিটির মোট সময়কাল কমপক্ষে 16 ঘন্টা।

নিম্নলিখিত সারণীতে তিনটি ট্রাফিক পরীক্ষার পরিসংখ্যানগত বিশ্লেষণ রয়েছে। চ্যানেলের ক্ষমতার কাছাকাছি একটি ট্রাফিক লোডের অধীনে, PTP4l স্লেভ যেটি Intel FPGA PAC N3000 ব্যবহার করে, সমস্ত ট্রাফিক পরীক্ষার জন্য 53 ns এর মধ্যে IXIA-এর ভার্চুয়াল গ্র্যান্ডমাস্টারের কাছে তার ফেজ অফসেট বজায় রাখে। উপরন্তু, মাস্টার অফসেট মাত্রার আদর্শ বিচ্যুতি 5 ns এর নিচে।

PTP পারফরম্যান্সের পরিসংখ্যানগত বিবরণ

G.8275.1 PTP প্রোfile	প্রবেশ ট্রাফিক (24Gbps)	এগ্রেস ট্রাফিক (24Gbps)	দ্বিমুখী ট্রাফিক (24Gbps)
আরএমএস	6.35 এনএস	8.4 এনএস	9.2 এনএস
StdDev (abs(সর্বোচ্চ) অফসেটের)	3.68 এনএস	3.78 এনএস	4.5 এনএস
StdDev (MPD এর)	1.78 এনএস	2.1 এনএস	2.38 এনএস
সর্বোচ্চ অফসেট	36 এনএস	33 এনএস	53 এনএস

 

নিম্নলিখিত পরিসংখ্যানগুলি বিভিন্ন PTP এনক্যাপসুলেশনের জন্য 16-ঘন্টা দীর্ঘ 24 Gbps দ্বিমুখী ট্রাফিক পরীক্ষার অধীনে মাস্টার অফসেটের মাত্রা এবং গড় পথ বিলম্ব (MPD) উপস্থাপন করে। এই পরিসংখ্যানের বাম গ্রাফগুলি IPv4/UDP এনক্যাপসুলেশনের অধীনে PTP বেঞ্চমার্কগুলিকে নির্দেশ করে, যখন ডান গ্রাফগুলির PTP মেসেজিং এনক্যাপসুলেশন L2 (কাঁচা ইথারনেট) তে রয়েছে। PTP4l স্লেভ পারফরম্যান্স বেশ অনুরূপ, সবচেয়ে খারাপ-কেস মাস্টার অফসেট মাত্রা হল যথাক্রমে IPv53/UDP এবং L45 এনক্যাপসুলেশনের জন্য 4 ns এবং 2 ns। IPv4.49/UDP এবং L4.55 এনক্যাপসুলেশনের জন্য ম্যাগনিচুড অফসেটের আদর্শ বিচ্যুতি যথাক্রমে 4 ns এবং 2 ns।

মাস্টার অফসেটের মাত্রা

নিম্নলিখিত চিত্রটি 24 Gbps দ্বিমুখী ট্রাফিক, IPv4 (বাম) এবং L2 (ডান) এনক্যাপসুলেশন, G8275.1 প্রো-এর অধীনে মাস্টার অফসেটের মাত্রা দেখায়file.

গড় পথ বিলম্ব (MPD)

নিম্নলিখিত চিত্রটি 3000 Gbps দ্বিমুখী ট্রাফিকের অধীনে Intel FPGA PAC N4 হোস্ট PTP24l স্লেভের গড় পথ বিলম্ব দেখায়, IPv4 (বাম) এবং L2 (ডান) এনক্যাপসুলেশন, G8275.1 প্রোfile.

MPD এর পরম মানগুলি PTP সামঞ্জস্যের একটি স্পষ্ট ইঙ্গিত নয়, কারণ এটি দৈর্ঘ্যের তারের উপর নির্ভর করে, ডেটা পাথের লেটেন্সি ইত্যাদির উপর; যাইহোক, কম MPD বৈচিত্র (আইপিভি2.381 এবং এল2.377 ক্ষেত্রে যথাক্রমে 4 এনএস এবং 2 এনএস) দেখলে এটি স্পষ্ট হয় যে PTP MPD গণনা উভয় এনক্যাপসুলেশন জুড়েই ধারাবাহিকভাবে সঠিক। এটি উভয় এনক্যাপসুলেশন মোড জুড়ে PTP পারফরম্যান্সের ধারাবাহিকতা যাচাই করে। L2 গ্রাফে গণনাকৃত MPD-তে স্তরের পরিবর্তন (উপরের চিত্রে, ডান গ্রাফে) প্রয়োগ করা ট্র্যাফিকের ক্রমবর্ধমান প্রভাবের কারণে। প্রথমত, চ্যানেলটি নিষ্ক্রিয় (MPD rms হল 55.3 ns), তারপরে প্রবেশ ট্র্যাফিক প্রয়োগ করা হয় (দ্বিতীয় বর্ধিত পদক্ষেপ, MPD rms হল 85.44 ns), তারপরে একযোগে প্রস্থান ট্র্যাফিক, যার ফলে গণনা করা MPD 108.98 ns হয়। নিম্নলিখিত পরিসংখ্যানগুলি মাস্টার অফসেটের মাত্রা এবং T-TC প্রক্রিয়া সহ Intel FPGA PAC N4 ব্যবহার করে PTP3000l স্লেভ উভয়ের ক্ষেত্রে প্রয়োগ করা দ্বিমুখী ট্রাফিক পরীক্ষার গণনাকৃত MPD এবং সেইসাথে TC ছাড়া ইন্টেল FPGA PACN3000 ব্যবহার করে এমন অন্য একটির উপর ওভারলে করে কার্যকারিতা T-TC Intel FPGA PAC N3000 পরীক্ষা (কমলা) সময় শূন্য থেকে শুরু হয়, যখন PTP পরীক্ষা যেটি অ-TC Intel FPGA PAC N3000 (নীল) ব্যবহার করে তা প্রায় T = 2300 সেকেন্ড থেকে শুরু হয়।

মাস্টার অফসেটের মাত্রা

নিম্নলিখিত চিত্রটি ইনগ্রেস ট্র্যাফিক (24 Gbps) এর অধীনে মাস্টার অফসেটের মাত্রা দেখায়, TTC সমর্থন সহ এবং ছাড়া, G.8275.1 Profile.

উপরের চিত্রে, ট্র্যাফিকের অধীনে TC-সক্ষম Intel FPGA PAC N3000-এর PTP কর্মক্ষমতা প্রথম 3000 সেকেন্ডের জন্য নন-TC Intel FPGA PAC N2300-এর মতো। Intel FPGA PAC N3000-এ T-TC মেকানিজমের কার্যকারিতা পরীক্ষার সেগমেন্টে (২৩০০তম সেকেন্ডের পরে) হাইলাইট করা হয়েছে যেখানে উভয় কার্ডের ইন্টারফেসে সমান ট্রাফিক লোড প্রয়োগ করা হয়। একইভাবে নীচের চিত্রে, চ্যানেলে ট্রাফিক প্রয়োগ করার আগে এবং পরে MPD গণনাগুলি পর্যবেক্ষণ করা হয়। T-TC প্রক্রিয়ার কার্যকারিতা প্যাকেটগুলির বসবাসের সময়কে ক্ষতিপূরণ দেওয়ার ক্ষেত্রে হাইলাইট করা হয়েছে যা 2300G এবং 25G MAC-এর মধ্যে FPGA পাথের মাধ্যমে প্যাকেটের লেটেন্সি।

গড় পথ বিলম্ব (MPD)

নিচের চিত্রটি ইনগ্রেস ট্রাফিক (3000 Gbps) এর অধীনে Intel FPGA PAC N4 হোস্ট PTP24l স্লেভের গড় পথ বিলম্ব দেখায়, T-TC সমর্থন সহ এবং ছাড়া, G.8275.1 Profile.

এই পরিসংখ্যানগুলি PTP4l স্লেভের সার্ভো অ্যালগরিদম দেখায়, TC-এর বসবাসের সময় সংশোধনের কারণে, আমরা গড় পথ বিলম্বের গণনায় ছোট পার্থক্য দেখতে পাই। অতএব, মাস্টার অফসেট আনুমানিক উপর বিলম্ব ওঠানামা প্রভাব হ্রাস করা হয়. নিম্নোক্ত সারণীতে PTP পারফরম্যান্সের পরিসংখ্যানগত বিশ্লেষণের তালিকা রয়েছে, যার মধ্যে রয়েছে RMS এবং মাস্টার অফসেটের স্ট্যান্ডার্ড বিচ্যুতি, গড় পথ বিলম্বের স্ট্যান্ডার্ড বিচ্যুতি, সেইসাথে T- সহ এবং ছাড়া ইন্টেল FPGA PAC N3000-এর জন্য সবচেয়ে খারাপ-কেস মাস্টার অফসেট। টিসি সমর্থন।

ইনগ্রেস ট্র্যাফিকের অধীনে PTP পারফরম্যান্সের পরিসংখ্যানগত বিবরণ

ইনগ্রেস ট্রাফিক (24Gbps) G.8275.1 PTP Profile	T- TC সহ ইন্টেল FPGA PAC N3000	T-TC ছাড়া ইন্টেল FPGA PAC N3000
আরএমএস	6.34 এনএস	40.5 এনএস
StdDev (abs(সর্বোচ্চ) অফসেটের)	3.65 এনএস	15.5 এনএস
StdDev (MPD এর)	1.79 এনএস	18.1 এনএস
সর্বোচ্চ অফসেট	34 এনএস	143 এনএস

TC-সমর্থিত Intel FPGA PAC N3000-এর সাথে অ-টিসি সংস্করণের সরাসরি তুলনা
দেখায় যে PTP পারফরম্যান্স 4x থেকে 6x কম পরিসংখ্যানের যেকোনো একটি সাপেক্ষে
মেট্রিক্স (সবচেয়ে খারাপ ক্ষেত্রে, আরএমএস বা মাস্টার অফসেটের স্ট্যান্ডার্ড বিচ্যুতি)। সবচেয়ে খারাপ অবস্থা
T-TC Intel FPGA PAC N8275.1-এর G.3000 PTP কনফিগারেশনের জন্য মাস্টার অফসেট হল 34
চ্যানেল ব্যান্ডউইথ (24.4Gbps) এর সীমাতে প্রবেশ ট্রাফিক অবস্থার অধীনে ns।

lperf3 ট্রাফিক পরীক্ষা

Intel FPGA PAC N3-এর PTP কর্মক্ষমতা আরও মূল্যায়ন করার জন্য এই বিভাগটি iperf3000 ট্রাফিক বেঞ্চমার্কিং পরীক্ষার বর্ণনা করে। iperf3 টুলটি সক্রিয় ট্রাফিক অবস্থার অনুকরণ করতে ব্যবহার করা হয়েছে। iperf3 ট্র্যাফিক বেঞ্চমার্কের নেটওয়ার্ক টপোলজি, নীচের চিত্রে দেখানো হয়েছে, দুটি সার্ভারের সংযোগ জড়িত, প্রতিটি DUT কার্ড ব্যবহার করে (Intel FPGA PAC N3000 এবং XXV710), Cisco Nexus 93180YC FX সুইচ। সিসকো সুইচ দুটি ডিইউটি পিটিপি স্লেভ এবং ক্যালনেক্স প্যারাগন-এনইও গ্র্যান্ডমাস্টারের মধ্যে একটি বাউন্ডারি ক্লক (টি-বিসি) হিসাবে কাজ করে।

Intel FPGA PAC N3000 lperf3 ট্রাফিক পরীক্ষার জন্য নেটওয়ার্ক টপোলজি

প্রতিটি DUT হোস্টে PTP4l আউটপুট সেটআপের প্রতিটি স্লেভ ডিভাইসের জন্য PTP কার্যক্ষমতার ডেটা পরিমাপ প্রদান করে (Intel FPGA PAC N3000 এবং XXV710)। iperf3 ট্রাফিক পরীক্ষার জন্য, নিম্নলিখিত শর্ত এবং কনফিগারেশন সমস্ত গ্রাফ এবং কর্মক্ষমতা বিশ্লেষণে প্রযোজ্য:

• ট্র্যাফিকের 17 Gbps সমষ্টিগত ব্যান্ডউইথ (TCP এবং UDP উভয়ই), হয় প্রস্থান বা প্রবেশ বা ইন্টেল FPGA PAC N3000-তে দ্বিমুখী।
• Cisco Nexus 4YC-FX সুইচে কনফিগারেশন সীমাবদ্ধতার কারণে PTP প্যাকেটগুলির IPv93180 এনক্যাপসুলেশন।
• Cisco Nexus 8YC-FX সুইচে কনফিগারেশন সীমাবদ্ধতার কারণে PTP বার্তা বিনিময় হার 93180 প্যাকেট/সেকেন্ডে সীমাবদ্ধ।

perf3 ট্রাফিক পরীক্ষার ফলাফল

নিম্নলিখিত বিশ্লেষণটি Intel FPGA PAC N3000 এবং XXV710 কার্ডের কর্মক্ষমতা ক্যাপচার করে, উভয়ই একই সাথে T-BC Cisco সুইচের মাধ্যমে PTP স্লেভস (T-TSC) ক্যালনেক্স প্যারাগন NEO গ্র্যান্ডমাস্টারের নেটওয়ার্ক ইন্টারফেস কার্ড হিসাবে কাজ করে।

নিম্নলিখিত পরিসংখ্যানগুলি T-TC এবং XXV3000 কার্ড সহ Intel FPGA PAC N710 ব্যবহার করে তিনটি ভিন্ন ট্রাফিক পরীক্ষার জন্য সময়ের সাথে সাথে মাস্টার অফসেট এবং MPD এর মাত্রা দেখায়। উভয় কার্ডেই, দ্বিমুখী ট্র্যাফিক PTP4l কর্মক্ষমতার উপর সবচেয়ে বেশি প্রভাব ফেলে। ট্রাফিক পরীক্ষার সময়কাল 10 ঘন্টা দীর্ঘ। নিচের পরিসংখ্যানে, গ্রাফের লেজ সময়মত একটি বিন্দু চিহ্নিত করে যেখানে ট্রাফিক বন্ধ হয়ে যায় এবং নিষ্ক্রিয় চ্যানেলের কারণে PTP মাস্টার অফসেটের মাত্রা তার নিম্ন স্তরে চলে যায়।

Intel FPGA PAC N3000 এর জন্য মাস্টার অফসেটের মাত্রা

নিচের চিত্রটি Intel FPGA PAC N3000-এর জন্য T TC সহ, প্রবেশ, প্রস্থান এবং দ্বিমুখী iperf3 ট্র্যাফিকের গড় পথ বিলম্ব দেখায়।

Intel FPGA PAC N3000-এর জন্য গড় পথ বিলম্ব (MPD)

নিচের চিত্রটি Intel FPGA PAC N3000-এর জন্য T TC সহ, প্রবেশ, প্রস্থান এবং দ্বিমুখী iperf3 ট্র্যাফিকের গড় পথ বিলম্ব দেখায়।

XXV710 এর জন্য মাস্টার অফসেটের মাত্রা

নীচের চিত্রটি XXV710-এর জন্য মাস্টার অফসেটের মাত্রা দেখায়, প্রবেশ, প্রস্থান এবং দ্বিমুখী iperf3 ট্র্যাফিকের অধীনে।

XXV710 এর জন্য গড় পথ বিলম্ব (MPD)

নিচের চিত্রটি XXV710 এর জন্য ইনগ্রেস, এগ্রেস এবং দ্বিমুখী iperf3 ট্র্যাফিকের জন্য গড় পথ বিলম্ব দেখায়।

Intel FPGA PAC N3000 PTP পারফরম্যান্সের বিষয়ে, যেকোনো ট্র্যাফিক অবস্থার অধীনে সবচেয়ে খারাপ-কেস মাস্টার অফসেট 90 ns এর মধ্যে। একই দ্বিমুখী ট্রাফিক পরিস্থিতিতে থাকাকালীন, Intel FPGA PAC N3000 মাস্টার অফসেটের RMS XXV5.6 কার্ডের থেকে 710x ভাল।

	ইন্টেল FPGA PAC N3000			XXV710 কার্ড
	প্রবেশ ট্রাফিক10G	এগ্রেস ট্রাফিক 18G	দ্বিমুখী ট্রাফিক18G	প্রবেশ ট্রাফিক18G	এগ্রেস ট্রাফিক 10G	দ্বিমুখী ট্রাফিক18G
আরএমএস	27.6 এনএস	14.2 এনএস	27.2 এনএস	93.96 এনএস	164.2 এনএস	154.7 এনএস
StdDev(abs(সর্বোচ্চ) অফসেটের)	9.8 এনএস	8.7 এনএস	14.6 এনএস	61.2 এনএস	123.8 এনএস	100 এনএস
StdDev (MPD এর)	21.6 এনএস	9.2 এনএস	20.6 এনএস	55.58 এনএস	55.3 এনএস	75.9 এনএস
সর্বোচ্চ অফসেট	84 এনএস	62 এনএস	90 এনএস	474 এনএস	1,106 এনএস	958 এনএস

উল্লেখযোগ্যভাবে, ইন্টেল FPGA PAC N3000-এর মাস্টার অফসেটে নিম্ন আদর্শ বিচ্যুতি রয়েছে,
XXV5 কার্ডের থেকে কমপক্ষে 710x কম, বোঝায় যে PTP এর আনুমানিক
গ্র্যান্ডমাস্টার ঘড়ি ট্র্যাফিকের অধীনে লেটেন্সি বা শব্দের তারতম্যের জন্য কম সংবেদনশীল
ইন্টেল FPGA PAC N3000।
পৃষ্ঠা 5-এ IXIA ট্র্যাফিক পরীক্ষার ফলাফলের সাথে তুলনা করলে, এর সবচেয়ে খারাপ-কেস মাত্রা
একটি T-TC সক্ষম ইন্টেল FPGA PAC N3000 সহ মাস্টার অফসেট উচ্চতর প্রদর্শিত হয়। এছাড়া
নেটওয়ার্ক টপোলজি এবং চ্যানেল ব্যান্ডউইথের পার্থক্য, এটি ইন্টেলের কারণে
FPGA PAC N3000 একটি G.8275.1 PTP প্রো-এর অধীনে ক্যাপচার করা হচ্ছে৷file (16 Hz সিঙ্ক রেট), যখন
এই ক্ষেত্রে সিঙ্ক বার্তা হার প্রতি সেকেন্ডে 8 প্যাকেটে সীমাবদ্ধ।

মাস্টার অফসেট তুলনার মাত্রা

নিম্নলিখিত চিত্রটি দ্বিমুখী iperf3 ট্র্যাফিকের অধীনে মাস্টার অফসেট তুলনার মাত্রা দেখায়।

গড় পথ বিলম্ব (MPD) তুলনা

নিম্নলিখিত চিত্রটি দ্বিমুখী iperf3 ট্র্যাফিকের অধীনে গড় পথ বিলম্বের তুলনা দেখায়।

Intel FPGA PAC N3000-এর উচ্চতর PTP কর্মক্ষমতা, XXV710 কার্ডের সাথে তুলনা করলে, XXV710 এবং Intel FPGA PAC N3000-এর প্রতিটি টার্গেটেড ট্রাফিক পরীক্ষায় গণনা করা গড় পথ বিলম্বের (MPD) স্পষ্টতই উচ্চতর বিচ্যুতি দ্বারা সমর্থিত হয়। প্রাক্তনample দ্বিমুখী iperf3 ট্র্যাফিক। প্রতিটি MPD ক্ষেত্রে গড় মান উপেক্ষা করুন, যা বিভিন্ন কারণে ভিন্ন হতে পারে, যেমন বিভিন্ন ইথারনেট কেবল এবং বিভিন্ন কোর লেটেন্সি। XXV710 কার্ডের মানগুলির মধ্যে পরিলক্ষিত বৈষম্য এবং স্পাইক Intel FPGA PAC N3000-এ নেই।

পরপর 8টি মাস্টার অফসেট তুলনার RMS

উপসংহার

QSFP28 (25G MAC) এবং Intel XL710 (40G MAC) এর মধ্যে FPGA ডেটা পাথ একটি পরিবর্তনশীল প্যাকেট লেটেন্সি যোগ করে যা PTP স্লেভের আনুমানিক সঠিকতাকে প্রভাবিত করে। Intel FPGA PAC N3000-এর FPGA সফ্ট লজিক-এ স্বচ্ছ ঘড়ি (T-TC) সমর্থন যোগ করা এনক্যাপসুলেটেড PTP বার্তাগুলির সংশোধন ক্ষেত্রে তার বসবাসের সময় যুক্ত করে এই প্যাকেটের লেটেন্সির ক্ষতিপূরণ প্রদান করে৷ ফলাফল নিশ্চিত করে যে T-TC প্রক্রিয়া PTP4l স্লেভের নির্ভুলতা কর্মক্ষমতা উন্নত করে।

এছাড়াও, 5 পৃষ্ঠায় IXIA ট্রাফিক পরীক্ষার ফলাফল দেখায় যে FPGA ডেটা পাথে T-TC সমর্থন PTP কার্যক্ষমতাকে কমপক্ষে 4x বাড়িয়ে তোলে, যখন T-TC সমর্থন ছাড়াই Intel FPGA PAC N3000-এর সাথে তুলনা করা হয়। T-TC সহ Intel FPGA PAC N3000 চ্যানেলের ক্ষমতা (53 Gbps) সীমাতে প্রবেশ, প্রস্থান বা দ্বিমুখী ট্রাফিক লোডের অধীনে 25 এনএসের একটি খারাপ-কেস মাস্টার অফসেট উপস্থাপন করে। তাই, T-TC সমর্থন সহ, Intel FPGA PAC N3000 PTP কর্মক্ষমতা আরও নির্ভুল এবং শব্দের ভিন্নতার জন্য কম প্রবণ।

3 পৃষ্ঠায় lperf10 ট্র্যাফিক পরীক্ষায়, T-TC সক্ষম সহ Intel FPGA PAC N3000-এর PTP কর্মক্ষমতা XXV710 কার্ডের সাথে তুলনা করা হয়েছে। এই পরীক্ষাটি ইন্টেল FPGA PAC N4 এবং XXV3000 কার্ডের দুটি হোস্টের মধ্যে আদান-প্রদান বা প্রস্থান ট্র্যাফিকের অধীনে উভয় স্লেভ ঘড়ির জন্য PTP710l ডেটা ক্যাপচার করেছে। Intel FPGA PAC N3000-এ পরিলক্ষিত সবচেয়ে খারাপ-কেস মাস্টার অফসেটটি XXV5 কার্ডের থেকে কমপক্ষে 710x কম। এছাড়াও, ক্যাপচার করা অফসেটগুলির মানক বিচ্যুতিও প্রমাণ করে যে Intel FPGA PAC N3000-এর T-TC সমর্থন গ্র্যান্ডমাস্টারের ঘড়ির মসৃণ অনুমান করতে দেয়৷

Intel FPGA PAC N3000-এর PTP কার্যক্ষমতা আরও যাচাই করতে, সম্ভাব্য পরীক্ষার বিকল্পগুলির মধ্যে রয়েছে:

• বিভিন্ন PTP প্রো অধীনে বৈধতাfileএকাধিক ইথারনেট লিঙ্কের জন্য s এবং বার্তা হার।
• 3 পৃষ্ঠায় lperf10 ট্র্যাফিক পরীক্ষার মূল্যায়ন আরও উন্নত সুইচ সহ যা উচ্চতর PTP বার্তা হারের অনুমতি দেয়।
• G.8273.2 কনফর্মেন্স টেস্টিং এর অধীনে T-SC কার্যকারিতা এবং এর PTP সময় নির্ভুলতার মূল্যায়ন।

IEEE 1588 V2 টেস্টের জন্য ডকুমেন্ট রিভিশন ইতিহাস

 

দলিল সংস্করণ	পরিবর্তন
2020.05.30	প্রাথমিক মুক্তি।

 

দলিল/সম্পদ

ইন্টেল FPGA প্রোগ্রামেবল অ্যাক্সিলারেশন কার্ড N3000 [পিডিএফ] ব্যবহারকারীর নির্দেশিকা FPGA প্রোগ্রামেবল অ্যাক্সিলারেশন কার্ড, N3000, Programmable Acceleration Card N3000, FPGA Programmable Acceleration Card N3000, FPGA, IEEE 1588 V2 টেস্ট

তথ্যসূত্র

• ব্যবহারকারীর ম্যানুয়াল