Intel FPGA Azelerazio Txartel Programagarria N3000 Erabiltzailearen Gida

Sarrera

Aurrekariak

Intel FPGA Programable Acceleration Card N3000 birtualizatutako irrati sarbide sare batean (vRAN) IEEE1588v2-ren laguntza behar du Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC) software-zereginak behar bezala antolatzeko. Intel Ethernet Controller XL710 Intel® FPGA PAC N3000-n IEEE1588v2 euskarria eskaintzen du. Hala ere, FPGA datu-bideak PTP errendimenduari eragiten dion jittera sartzen du. Erloju gardena (T-TC) zirkuitu bat gehitzeak Intel FPGA PAC N3000-k bere FPGA barne-latentzia konpentsatzeko aukera ematen du eta jitter-aren ondorioak arintzen ditu, eta horri esker, T-TSC-k Grandmasterren Eguneko Ordua (ToD) modu eraginkorrean hurbiltzea ahalbidetzen du.

Helburua

Proba hauek Intel FPGA PAC N3000-ren erabilera balioztatzen dute IEEE1588v2 esklabo gisa Open Radio Access Network (O-RAN). Dokumentu honek deskribatzen du:

• Proba konfigurazioa
• Egiaztatzeko prozesua
• Intel FPGA PAC N3000-ren FPGA bideko erloju gardenaren mekanismoaren errendimenduaren ebaluazioa
• Intel FPGA PAC N3000-ren PTP errendimendua Erloju gardena onartzen duen Intel FPGA PAC N3000-ren errendimendua da
  Intel FPGA PAC N3000 erloju gardenik gabekoarekin alderatuta, baita beste XXV710 Ethernet txartel batekin ere trafiko-baldintza ezberdinetan eta PTP konfigurazioetan.

Ezaugarriak eta mugak

Intel FPGA PAC N3000 IEEE1588v2 euskarriaren ezaugarriak eta baliozkotze mugak hauek dira:

• Erabilitako software pila: Linux PTP Project (PTP4l)
• Telekomunikazio profesional hau onartzen dufiles:
  •  1588v2 (lehenetsia)
  • G.8265.1
  • G.8275.1
• Bi urratseko PTP esklabo erlojua onartzen du.

Intel Corporation. Eskubide guztiak erreserbatuak. Intel, Intel logotipoa eta beste Intel marka Intel Corporation edo bere filialen marka komertzialak dira. Intel-ek bere FPGA eta erdieroaleen produktuen errendimendua bermatzen du uneko zehaztapenekin, Intel-en berme estandarraren arabera, baina edozein unetan edozein produktu eta zerbitzutan aldaketak egiteko eskubidea gordetzen du jakinarazi gabe. Intel-ek ez du bere gain hartzen hemen deskribatutako edozein informazio, produktu edo zerbitzuren aplikazio edo erabileratik eratorritako erantzukizunik edo erantzukizunik, Intel-ek idatziz berariaz hitzartutakoa izan ezik. Intel-eko bezeroei gomendatzen zaie gailuaren zehaztapenen azken bertsioa eskuratzea argitaratutako edozein informaziotan oinarritu aurretik eta produktu edo zerbitzuen eskaerak egin aurretik. *Beste izen eta markak beste batzuen jabetza direla erreklamatu daitezke.

• Amaierako multicast modua onartzen du.
• 128 Hz arteko PTP mezuen truke-maiztasuna onartzen du.
  • Hau baliozkotze planaren eta enplegatutako Grandmasterren muga da. PTP mezuetarako segundoko 128 pakete baino handiagoak konfiguratu daitezke.
• Balidazio-konfigurazioan erabilitako Cisco* Nexus* 93180YC-FX etengailuaren mugak direla eta, iperf3 trafiko-baldintzetan errendimendu-emaitzek 8 Hz-ko PTP mezuen truke-tasa aipatzen dute.
• Kapsulatzeko euskarria:
  • Garraioa L2 (Ethernet gordina) eta L3 (UDP/IPv4/IPv6) bidez
    Oharra: Dokumentu honetan, emaitza guztiek 25 Gbps Ethernet lotura bakarra erabiltzen dute.

Tresnak eta gidariaren bertsioak

Tresnak	Bertsioa
BIOS	Intel Server Board S2600WF 00.01.0013
OS	CentOS 7.6
Kernel	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Data Plane Development Kit (DPDK)	18.08
Intel C konpilatzailea	19.0.3
Intel XL710 kontrolatzailea (i40e kontrolatzailea)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
trafgen	Netsniff-ng 0.6.6 Tresna-kit

 IXIA Trafiko Proba

Intel FPGA PAC N3000-ren PTP errendimendu-erreferentziaren lehen multzoak IXIA* irtenbide bat erabiltzen du sare eta PTP adostasun probak egiteko. IXIA XGS2 txasisaren kutxak IXIA 40 PORT NOVUS-R100GE8Q28 txartela eta IxExplorer barne hartzen ditu PTP Grandmaster birtual bat DUT (Intel FPGA PAC N3000) 25 Gbps zuzeneko Ethernet konexio bakar baten bidez konfiguratzeko interfaze grafikoa eskaintzen duena. Beheko bloke-diagramak IXIAn oinarritutako erreferentzietarako zuzendutako proben topologia erakusten du. Emaitza guztiek IXIA-k sortutako trafikoa erabiltzen dute sarrerako trafiko-probetarako eta Intel FPGA PAC N3000 ostalariaren trafgen tresna erabiltzen dute irteerako trafiko-probetarako, non sarrera edo irteera-norabidea beti DUTaren (Intel FPGA PAC N3000) ikuspegitik dagoen. ) ostalari. Bi kasuetan, batez besteko trafiko-tasa 24 Gbps-koa da. Proba konfigurazio honek Intel FPGA PAC N3000-ren PTP errendimenduaren oinarrizko karakterizazioa eskaintzen du T-TC mekanismoa gaituta, baita TC ez den Intel FPGA PAC N3000 fabrikako irudiarekin alderatzen ere, ITU-T G.8275.1 PTP pro-ren arabera.file.

Intel FPGA PAC N3000 Trafiko Probetarako topologia IXIA Virtual Grandmaster-en arabera

IXIA Trafiko Probaren Emaitza

Ondorengo analisiak TC gaitutako Intel FPGA PAC N3000-ren PTP errendimendua jasotzen du sarrerako eta irteerako trafiko baldintzetan. Atal honetan, PTP profile G.8275.1 hartu da trafikoaren proba eta datu bilketa guztietarako.

Offset maisuaren magnitudea

Hurrengo irudiak Intel FPGA PAC N4 ostalariaren PTP3000l bezero esklaboak ikusitako desplazamendu maisuaren magnitudea erakusten du, sarrera, irteera eta norabide biko trafikoan igarotako denboraren arabera (24.4 Gbps-ko batez besteko errendimendua).

Batez besteko bide-atzerapena (MPD)

Ondorengo irudiak bidearen batez besteko atzerapena erakusten du, Intel FPGA PAC N4 sareko interfaze-txartel gisa erabiltzen duen PTP3000 esklaboak kalkulatutakoaren arabera, goiko irudiko proba bera egiteko. Hiru zirkulazio probetako bakoitzaren iraupena, guztira, 16 ordukoa da gutxienez.

Hurrengo taulan hiru trafiko-proben azterketa estatistikoa ageri da. Kanalaren edukieratik hurbil dagoen trafiko-karga baten azpian, Intel FPGA PAC N4 erabiltzen duen PTP3000l esklaboak bere fase-desplazamendua mantentzen du IXIA-ren maisu nagusi birtualarekiko 53 ns-en barruan trafiko-proba guztietarako. Gainera, desbideratze-magnitude nagusiaren desbideratze estandarra 5 ns-tik beherakoa da.

PTP errendimenduari buruzko xehetasun estatistikoak

G.8275.1 PTP Profile	Sarrerako trafikoa (24 Gbps)	Irteera-trafikoa (24 Gbps)	Bi norabideko trafikoa (24 Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (abs(gehienezko) desplazamenduaren)	3.68 ns	3.78 ns	4.5 ns
StdDev (MPD-koa)	1.78 ns	2.1 ns	2.38 ns
Desplazamendu maximoa	36 ns	33 ns	53 ns

 

Ondorengo zifrak desplazamendu nagusia eta bide-atzerapenaren (MPD) batez bestekoaren magnitudea adierazten dute, 16 orduko 24 Gbps-ko bi norabideko trafiko-proba batean PTP enkapsulazio desberdinetarako. Irudi hauetako ezkerreko grafikoek PTP erreferentziak IPv4/UDP enkapsulazioan aipatzen dituzte, eta eskuineko grafikoen PTP mezularitza enkapsulazioa L2n (Ethernet gordina) dago. PTP4l esklaboen errendimendua nahiko antzekoa da, kasurik txarreneko desplazamendu nagusiaren magnitudea 53 ns eta 45 ns da IPv4/UDP eta L2 enkapsulaziorako, hurrenez hurren. Magnitude-desplazamenduaren desbideratze estandarra 4.49 ns eta 4.55 ns da IPv4/UDP eta L2 enkapsulaziorako, hurrenez hurren.

Offset maisuaren magnitudea

Hurrengo irudiak 24 Gbps-ko bi norabideko trafikoaren azpian dagoen desplazamendu nagusia erakusten du, IPv4 (ezkerrean) eta L2 (eskuinean) enkapsulazioan, G8275.1 Profile.

Batez besteko bide-atzerapena (MPD)

Hurrengo irudiak Intel FPGA PAC N3000 ostalariaren PTP4l esklaboaren bide-atzerapena erakusten du 24 Gbps-ko bi norabideko trafikoaren azpian, IPv4 (ezkerrean) eta L2 (eskuinean) enkapsulazioan, G8275.1 Pro.file.

MPDren balio absolutuak ez dira PTP koherentziaren adierazle argia, luzera kableen, datu-bideen latentziaren eta abarren araberakoa baita; hala ere, MPD aldakuntza baxuei erreparatuz (2.381 ns eta 2.377 ns IPv4 eta L2 kasurako, hurrenez hurren) begi-bistakoa da PTP MPD kalkulua koherentziaz zehatza dela bi enkapsulazioetan. PTP errendimenduaren koherentzia egiaztatzen du bi kapsulazio moduetan. L2 grafikoan kalkulatutako MPDaren maila-aldaketa (goiko irudian, eskuineko grafikoan) aplikatutako trafikoaren eragin gehigarriari zor zaio. Lehenik eta behin, kanala inaktibo dago (MPD rms 55.3 ns da), ondoren sarrerako trafikoa aplikatzen da (bigarren urrats inkrementala, MPD rms 85.44 ns da), eta jarraian aldibereko irteera-trafikoa, 108.98 ns-ko MPD kalkulatua lortzen da. Hurrengo zifrak desplazamendu maisuaren magnitudea eta bi norabideko trafikoaren probaren MPD kalkulatua gainjartzen dute bai PTP4l esklabo bati T-TC mekanismoa duen Intel FPGA PAC N3000 erabiliz, bai Intel FPGA PACN3000 TC gabe erabiltzen duen beste bati. funtzionaltasuna. T-TC Intel FPGA PAC N3000 probak (laranja) zero denboratik hasten dira, TC Intel FPGA PAC N3000 ez den PTP proba (urdina) T = 2300 segundo inguruan hasten den bitartean.

Offset maisuaren magnitudea

Hurrengo irudiak Ingress trafikoaren (24 Gbps) desplazamendu nagusiaren magnitudea erakusten du, TTC laguntzarekin eta gabe, G.8275.1 Profile.

Goiko irudian, trafikoan TC gaitutako Intel FPGA PAC N3000-ren PTP errendimendua lehen 3000 segundoetan TC ez den Intel FPGA PAC N2300-ren antzekoa da. Intel FPGA PAC N3000-n T-TC mekanismoaren eraginkortasuna probaren segmentuan nabarmentzen da (2300. segundoaren ondoren), non trafiko-karga berdina aplikatzen zaien bi txartelen interfazeetan. Era berean, beheko irudian, MPD kalkuluak kanaleko trafikoa aplikatu aurretik eta ondoren ikusten dira. T-TC mekanismoaren eraginkortasuna azpimarratzen da paketeen egoitza-denbora konpentsatzeko, hau da, paketeen latentzia 25G eta 40G MACen arteko FPGA bidearen bidez.

Batez besteko bide-atzerapena (MPD)

Hurrengo irudiak Intel FPGA PAC N3000 ostalariaren PTP4l esklaboaren batez besteko bide-atzerapena erakusten du Ingress trafikoan (24 Gbps), T-TC euskarriarekin eta gabe, G.8275.1 Profile.

Zifra hauek PTP4l esklaboaren serbo algoritmoa erakusten dute, TCren egoitza-denboraren zuzenketa dela eta, bide-atzerapenen kalkuluetan desberdintasun txikiak ikusten ditugu. Hori dela eta, atzerapenaren gorabeheren eragina murrizten da desplazamendu maisuaren hurbilketan. Ondorengo taulak PTP errendimenduaren analisi estatistikoa zerrendatzen du, zeinak RMS eta desbideratze estandarra barne hartzen ditu, batez besteko bide-atzerapenaren desbideratze estandarra eta Intel FPGA PAC N3000 T-rekin eta T- gabe. TC laguntza.

Sarrerako Trafikoan PTP-ren errendimenduari buruzko xehetasun estatistikoak

Sarrerako trafikoa (24 Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 T-TC-rekin	Intel FPGA PAC N3000 T-TC gabe
RMS	6.34 ns	40.5 ns
StdDev (abs(gehienezko) desplazamenduaren)	3.65 ns	15.5 ns
StdDev (MPD-koa)	1.79 ns	18.1 ns
Desplazamendu maximoa	34 ns	143 ns

TC onartzen duen Intel FPGA PAC N3000 TC ez den bertsioarekin konparazio zuzena
PTPren errendimendua 4 eta 6 aldiz baxuagoa dela erakusten du estatistiketako edozeinekiko
metrikoak (kasurik txarrena, RMS edo desbideratze maisuaren desbideratze estandarra). Kasurik txarrena
T-TC Intel FPGA PAC N8275.1-ren G.3000 PTP konfiguraziorako desplazamendu nagusia 34 da
ns sarrerako trafiko-baldintzetan kanalaren banda-zabaleraren mugan (24.4 Gbps).

lperf3 Trafiko Proba

Atal honetan iperf3 trafikoaren benchmarking proba deskribatzen da Intel FPGA PAC N3000-ren PTP errendimendua gehiago ebaluatzeko. Iperf3 tresna trafiko-baldintza aktiboak imitatzeko erabili da. Beheko irudian agertzen den iperf3 trafiko-erreferentziaren sare-topologiak bi zerbitzariren konexioa dakar, bakoitzak DUT txartela erabiliz (Intel FPGA PAC N3000 eta XXV710), Cisco Nexus 93180YC FX switch-era. Cisco etengailuak Mugako Erloju (T-BC) gisa jokatzen du bi DUT PTP esklaboen eta Calnex Paragon-NEO Grandmasterren artean.

Sarearen topologia Intel FPGA PAC N3000 lperf3 Trafiko Probarako

DUT ostalari bakoitzeko PTP4l irteerak PTP errendimenduaren datu-neurketak eskaintzen ditu konfigurazioko gailu esklabo bakoitzarentzat (Intel FPGA PAC N3000 eta XXV710). Iperf3 trafiko-probarako, baldintza eta konfigurazio hauek grafiko eta errendimendu-analisi guztietan aplikatzen dira:

• 17 Gbps-ko trafikoaren banda-zabalera agregatua (TCP zein UDP), irteera edo sarrera edo bi norabideko Intel FPGA PAC N3000ra.
• PTP paketeen IPv4 kapsulatzea, Cisco Nexus 93180YC-FX etengailuaren konfigurazio-mugaren ondorioz.
• PTP mezuen truke-tasa 8 pakete/segundora mugatuta dago, Cisco Nexus 93180YC-FX etengailuaren konfigurazio-mugaren ondorioz.

perf3 Trafiko-probaren emaitza

Ondorengo analisiak Intel FPGA PAC N3000 eta XXV710 txartelaren errendimendua jasotzen du, biak aldi berean PTP esklaboen (T-TSC) Calnex Paragon NEO Grandmaster sareko interfaze-txartel gisa jarduten duten T-BC Cisco etengailuaren bidez.

Hurrengo irudiek denboran zehar desplazamendu nagusiaren eta MPDren magnitudea erakusten dute hiru trafiko proba ezberdinetarako, T-TC eta XXV3000 txartelarekin Intel FPGA PAC N710 erabiliz. Bi txarteletan, norabide biko trafikoak du eragin handiena PTP4l errendimenduan. Trafiko probaren iraupena 10 ordukoa da. Hurrengo irudietan, grafikoaren buztanak denbora-puntu bat markatzen du non trafikoa gelditzen den eta PTP master offset-aren magnitudea bere maila baxuetara jaisten den, inaktibo kanala dela eta.

Intel FPGA PAC N3000-rako Master Offsetaren magnitudea

Hurrengo irudiak Intel FPGA PAC N3000-ren batez besteko bide-atzerapena erakusten du T TC-rekin, sarrera, irteera eta iperf3 noranzko biko trafikoan.

Batez besteko bide-atzerapena (MPD) Intel FPGA PAC N3000-rako

Hurrengo irudiak Intel FPGA PAC N3000-ren batez besteko bide-atzerapena erakusten du T TC-rekin, sarrera, irteera eta iperf3 noranzko biko trafikoan.

XXV710-rako Master Offsetaren magnitudea

Hurrengo irudian XXV710-ren desplazamendu nagusiaren magnitudea erakusten da, sarrera, irteera eta iperf3 noranzko biko trafikoan.

Batez besteko bide-atzerapena (MPD) XXV710-rako

Hurrengo irudian XXV710rako bide-atzerapena erakusten da, sarrera, irteera eta iperf3 noranzko biko trafikoan.

Intel FPGA PAC N3000 PTP errendimenduari dagokionez, edozein trafiko-baldintzetan gertatzen den desplazamendu nagusia 90 ns-en barruan dago. Norabide biko trafiko-baldintza berdinetan, Intel FPGA PAC N3000 desplazamendu maisuaren RMS XXV5.6 txartelarena baino 710 aldiz hobea da.

	Intel FPGA PAC N3000			XXV710 Txartela
	Sarrerako Trafikoa10G	Irteera trafikoa 18G	Bi norabideko trafikoa18G	Sarrerako Trafikoa18G	Irteera trafikoa 10G	Bi norabideko trafikoa18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(abs(gehienezko) desplazamenduaren)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (MPD-koa)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Desplazamendu maximoa	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Nabarmentzekoa, Intel FPGA PAC N3000-ren desplazamendu nagusiak desbideratze estandar txikiagoa du,
XXV5 txartela baino gutxienez 710 aldiz gutxiago, PTP hurbilketa dela adierazten du
Grandmaster erlojua ez da hain sentikorra latentzia edo zarataren aldaketekiko trafikoan
Intel FPGA PAC N3000.
5. orrialdeko IXIA Traffic Test Emaitzarekin alderatuta, kasurik okerrenaren magnitudea
Intel FPGA PAC N3000 T-TC gaituta duen desplazamendu maisua handiagoa agertzen da. Gainera
sarearen topologian eta kanalen banda-zabaleran dauden desberdintasunak, hau Intel-i zor zaio
FPGA PAC N3000 G.8275.1 PTP pro baten pean harrapatzen ari dafile (16 Hz-ko sinkronizazio-tasa), berriz
kasu honetan sinkronizazio-mezuen abiadura segundoko 8 paketetan mugatuta dago.

Master Offset Konparazioaren magnitudea

Ondorengo irudiak iperf3 noranzko biko trafikoaren desplazamendu nagusiaren konparaketaren magnitudea erakusten du.

Batez besteko bide-atzerapena (MPD) alderaketa

Hurrengo irudian bide-atzerapenaren batez besteko konparaketa erakusten da iperf3 trafiko bidirekzioan.

Intel FPGA PAC N3000-ren PTP-ren errendimendu handiagoa, XXV710 txartelarekin alderatuta, XXV710 eta Intel FPGA PAC N3000-rako kalkulatutako bide-atzerapenaren (MPD) desbideratze nabarmen handiagoarekin ere onartzen da zuzendutako trafiko-proba bakoitzean, adibample bidirekzio iperf3 trafikoa. Ez ikusi MPD kasu bakoitzean batez besteko balioa, eta hori desberdina izan daiteke hainbat arrazoirengatik, hala nola, Ethernet kable desberdinak eta core latentzia desberdinak. XXV710 txartelaren balioen desberdintasun eta gorakada ez dago Intel FPGA PAC N3000-n.

8 Consecutive Master Offset Konparaketa-ren RMS

Ondorioa

QSFP28 (25G MAC) eta Intel XL710 (40G MAC) arteko FPGA datu-bideak pakete aldakorra latentzia gehitzen du eta horrek PTP Esklaboaren hurbilketa zehaztasunari eragiten dio. Intel FPGA PAC N3000-ren FPGA logika bigunean Transparent Clock (T-TC) euskarria gehitzeak pakete-latentzia horren konpentsazioa ematen du, bere egoitza-denbora PTP kapsulatutako mezuen zuzenketa eremuan erantsiz. Emaitzek baieztatzen dute T-TC mekanismoak PTP4l esklaboaren zehaztasun errendimendua hobetzen duela.

Era berean, 5. orrialdeko IXIA Traffic Test Emaitzek erakusten dute FPGA datu-bideko T-TC euskarriak PTPren errendimendua gutxienez 4 aldiz hobetzen duela, T-TC laguntzarik gabeko Intel FPGA PAC N3000rekin alderatuta. T-TC duen Intel FPGA PAC N3000-k 53 ns-ko desplazamendu nagusia aurkezten du sarrera, irteera edo bi norabideko trafiko kargapean, kanalaren edukieraren mugan (25 Gbps). Hori dela eta, T-TC laguntzarekin, Intel FPGA PAC N3000 PTP errendimendua zehatzagoa eta zarata aldaketetarako joera gutxiagokoa da.

3. orrialdeko lperf10 Traffic Test-en, T-TC gaituta duen Intel FPGA PAC N3000-ren PTP errendimendua XXV710 txartelarekin alderatzen da. Proba honek Intel FPGA PAC N4 eta XXV3000 txartelaren bi ostalarien artean trukatzen den sarrerako edo irteteko trafikoaren bi erloju esklaboetarako PTP710l datuak harrapatu zituen. Intel FPGA PAC N3000-n ikusitako desplazamendu nagusia XXV5 txartela baino 710 aldiz txikiagoa da gutxienez. Gainera, harrapatutako desbideratzeen desbideratze estandarrak Intel FPGA PAC N3000-ren T-TC laguntzak Grandmasterren erlojuaren hurbilketa leunagoa ahalbidetzen duela ere frogatzen du.

Intel FPGA PAC N3000-ren PTP-ren errendimendua gehiago balioztatzeko, proba-aukerak hauek dira:

• Balioztatzea PTP pro desberdinen araberafiles eta mezuen tasak Ethernet lotura bat baino gehiagorako.
• lperf3 Trafiko Testaren ebaluazioa 10. orrialdean PTP mezu-tasa handiagoak ahalbidetzen dituen etengailu aurreratuago batekin.
• T-SC funtzionalitatearen eta bere PTP denboraren zehaztasunaren ebaluazioa G.8273.2 Konformazio-probaren arabera.

IEEE 1588 V2 Testerako Dokumentuen Berrikuspen Historia

 

Dokumentua Bertsioa	Aldaketak
2020.05.30	Hasierako kaleratzea.

 

Dokumentuak / Baliabideak

Intel FPGA Azelerazio Txartel Programagarria N3000 [pdfErabiltzailearen gida FPGA Azelerazio Txartel Programagarria, N3000, Azelerazio Txartel Programagarria N3000, FPGA Azelerazio Txartel Programagarria N3000, FPGA, IEEE 1588 V2 Test

Erreferentziak

• Erabiltzailearen eskuliburua