Intel FPGA Programabilna kartica za ubrzanje N3000 Uputstvo za upotrebu

Uvod

Pozadina

Intel FPGA Programabilna kartica za ubrzanje N3000 u virtueliziranoj radio pristupnoj mreži (vRAN) zahtijeva podršku za IEEE1588v2 kao Protokol preciznog vremena (PTP) Telecom Slave Clocks (T-TSC) za pravilno planiranje softverskih zadataka. Intel Ethernet kontroler XL710 u Intel® FPGA PAC N3000 pruža podršku za IEEE1588v2. Međutim, FPGA putanja podataka uvodi podrhtavanje koje utječe na PTP performanse. Dodavanje kola prozirnog sata (T-TC) omogućava Intel FPGA PAC N3000 da kompenzira svoje FPGA interno kašnjenje i ublažava efekte podrhtavanja, što omogućava T-TSC-u da efikasno aproksimira Velemajstorovo doba dana (ToD).

Cilj

Ovi testovi potvrđuju upotrebu Intel FPGA PAC N3000 kao IEEE1588v2 slave-a u mreži otvorenog radio pristupa (O-RAN). Ovaj dokument opisuje:

• Test setup
• Proces verifikacije
• Procjena performansi transparentnog mehanizma sata u FPGA putanji Intel FPGA PAC N3000
• PTP performanse Intel FPGA PAC N3000 Performanse Intel FPGA PAC N3000 koje podržava transparentni sat su
  u poređenju sa Intel FPGA PAC N3000 bez transparentnog sata, kao i sa drugom Ethernet karticom XXV710 pod različitim saobraćajnim uslovima i PTP konfiguracijama.

Karakteristike i ograničenja

Funkcije i ograničenja validacije za podršku Intel FPGA PAC N3000 IEEE1588v2 su sljedeće:

• Korišteni softverski stog: Linux PTP projekat (PTP4l)
• Podržava sljedeće telekom profesionalcefiles:
  •  1588v2 (zadano)
  • G.8265.1
  • G.8275.1
• Podržava PTP slave sat u dva koraka.

Intel Corporation. Sva prava zadržana. Intel, Intel logo i druge Intel oznake su zaštitni znaci Intel Corporation ili njenih podružnica. Intel garantuje performanse svojih FPGA i poluprovodničkih proizvoda u skladu sa trenutnim specifikacijama u skladu sa Intelovom standardnom garancijom, ali zadržava pravo da izvrši izmene bilo kojeg proizvoda i usluge u bilo koje vreme bez prethodne najave. Intel ne preuzima nikakvu odgovornost ili odgovornost koja proizilazi iz primene ili korišćenja bilo koje informacije, proizvoda ili usluge opisane ovde, osim ako je Intel izričito pristao u pisanoj formi. Intelovim kupcima se savjetuje da nabave najnoviju verziju specifikacija uređaja prije nego što se oslone na bilo koju objavljenu informaciju i prije naručivanja proizvoda ili usluga. *Druga imena i robne marke mogu se smatrati vlasništvom drugih.

• Podržava multicast način rada s kraja na kraj.
• Podržava frekvenciju razmjene PTP poruka do 128 Hz.
  • Ovo je ograničenje plana validacije i zaposlenog velemajstora. PTP konfiguracije veće od 128 paketa u sekundi za PTP poruke mogu biti moguće.
• Zbog ograničenja Cisco* Nexus* 93180YC-FX prekidača koji se koristi u podešavanju validacije, rezultati performansi u uslovima saobraćaja iperf3 odnose se na brzinu razmene PTP poruka od 8 Hz.
• Podrška za inkapsulaciju:
  • Prijenos preko L2 (sirovi Ethernet) i L3 (UDP/IPv4/IPv6)
    Napomena: U ovom dokumentu, svi rezultati koriste jednu 25Gbps Ethernet vezu.

Alati i verzije drajvera

 IXIA saobraćajni test

Prvi set testova performansi PTP-a za Intel FPGA PAC N3000 koristi IXIA* rešenje za testiranje usaglašenosti mreže i PTP-a. IXIA XGS2 kućište uključuje IXIA 40 PORT NOVUS-R100GE8Q28 karticu i IxExplorer koji pruža grafički interfejs za postavljanje virtuelnog PTP Grandmaster-a na DUT (Intel FPGA PAC N3000) preko jedne 25 Gbps direktne Ethernet veze. Blok dijagram ispod ilustruje ciljanu topologiju testiranja za IXIA bazirane benchmarkove. Svi rezultati koriste IXIA generirani promet za testove ulaznog saobraćaja i koriste alat za trafgen na Intel FPGA PAC N3000 hostu za testove izlaznog saobraćaja, gdje je smjer ulaza ili izlaza uvijek iz perspektive DUT-a (Intel FPGA PAC N3000 ) domaćin. U oba slučaja, prosječna brzina saobraćaja je 24 Gbps. Ova postavka testa pruža osnovnu karakterizaciju PTP performansi Intel FPGA PAC N3000 sa omogućenim T-TC mehanizmom, kao i upoređivanje sa fabričkom slikom Intel FPGA PAC N3000 koja nije TC pod ITU-T G.8275.1 PTP profile.

Topologija za Intel FPGA PAC N3000 saobraćajne testove pod IXIA Virtual Grandmaster

IXIA rezultat testa saobraćaja

Sljedeća analiza bilježi PTP performanse Intel FPGA PAC N3000 omogućenog za TC pod uslovima ulaznog i izlaznog saobraćaja. U ovom odjeljku, PTP profile G.8275.1 je usvojen za sva saobraćajna ispitivanja i prikupljanje podataka.

Magnituda glavnog pomaka

Sljedeća slika prikazuje veličinu glavnog pomaka koju je primijetio PTP4l slave klijent hosta Intel FPGA PAC N3000 kao funkciju proteklog vremena pod ulaznim, izlaznim i dvosmjernim prometom (prosječna propusnost od 24.4 Gbps).

Kašnjenje srednjeg puta (MPD)

Sljedeća slika prikazuje srednje kašnjenje putanje, izračunato od strane PTP4 slave-a koji koristi Intel FPGA PAC N3000 kao mrežnu karticu, za isti test kao na gornjoj slici. Ukupno trajanje svakog od tri saobraćajna testa je najmanje 16 sati.

Sljedeća tabela prikazuje statističku analizu tri saobraćajna testa. Pod opterećenjem saobraćaja blizu kapaciteta kanala, PTP4l slave koji koristi Intel FPGA PAC N3000 održava fazni pomak prema IXIA virtuelnom velemajstoru unutar 53 ns za sve testove saobraćaja. Osim toga, standardna devijacija magnitude glavnog pomaka je ispod 5 ns.

Statistički detalji o PTP performansama

Sljedeće brojke predstavljaju veličinu glavnog pomaka i srednje kašnjenje putanje (MPD), pod 16-satnim testom dvosmjernog saobraćaja od 24 Gbps za različite PTP enkapsulacije. Lijevi grafovi na ovim slikama odnose se na PTP mjerila pod IPv4/UDP enkapsulacijom, dok je enkapsulacija PTP poruka na desnim grafovima u L2 (sirovi Ethernet). PTP4l slave performanse su prilično slične, u najgorem slučaju magnituda glavnog pomaka je 53 ns i 45 ns za IPv4/UDP i L2 enkapsulaciju, respektivno. Standardna devijacija pomaka magnitude je 4.49 ns i 4.55 ns za IPv4/UDP i L2 enkapsulaciju, respektivno.

Magnituda glavnog pomaka

Sljedeća slika prikazuje veličinu glavnog pomaka pod dvosmjernim prometom od 24 Gbps, IPv4 (lijevo) i L2 (desno) enkapsulacija, G8275.1 Profile.

Kašnjenje srednjeg puta (MPD)

Sljedeća slika prikazuje srednje kašnjenje putanje Intel FPGA PAC N3000 host PTP4l slave-a pod dvosmjernim prometom od 24 Gbps, IPv4 (lijevo) i L2 (desno) enkapsulacija, G8275.1 Profile.

Apsolutne vrijednosti MPD-a nisu jasan pokazatelj PTP konzistentnosti, jer zavise od dužine kablova, kašnjenja putanje podataka i tako dalje; međutim, gledajući male MPD varijacije (2.381 ns i 2.377 ns za IPv4 i L2 slučaj, respektivno) čini očiglednim da je PTP MPD proračun konzistentno precizan u obje inkapsulacije. On provjerava konzistentnost PTP performansi u oba načina enkapsulacije. Promjena nivoa u izračunatom MPD-u na L2 grafu (na gornjoj slici, desni graf) je posljedica inkrementalnog efekta primijenjenog saobraćaja. Prvo, kanal miruje (MPD rms je 55.3 ns), zatim se primjenjuje ulazni promet (drugi inkrementalni korak, MPD rms je 85.44 ns), nakon čega slijedi istovremeni izlazni promet, što rezultira izračunatim MPD od 108.98 ns. Sljedeće slike prekrivaju veličinu glavnog pomaka i izračunati MPD dvosmjernog saobraćajnog testa primijenjenog na PTP4l slave koji koristi Intel FPGA PAC N3000 sa T-TC mehanizmom, kao i na drugi koji koristi Intel FPGA PACN3000 bez TC funkcionalnost. T-TC Intel FPGA PAC N3000 testovi (narandžasti) počinju od vremena nula, dok PTP test koji koristi ne-TC Intel FPGA PAC N3000 (plavi) počinje oko T = 2300 sekundi.

Magnituda glavnog pomaka

Sljedeća slika prikazuje veličinu glavnog pomaka pod ulaznim prometom (24 Gbps), sa i bez TTC podrške, G.8275.1 Profile.

Na gornjoj slici, PTP performanse TC-omogućenog Intel FPGA PAC N3000 u prometu su slične ne-TC Intel FPGA PAC N3000 tokom prvih 2300 sekundi. Efikasnost T-TC mehanizma u Intel FPGA PAC N3000 je istaknuta u segmentu testa (nakon 2300. sekunde) gde se na interfejse obe kartice primenjuje jednako opterećenje saobraćaja. Slično na slici ispod, proračuni MPD-a se posmatraju prije i nakon primjene prometa na kanalu. Efikasnost T-TC mehanizma je naglašena u kompenzaciji vremena zadržavanja paketa, što je kašnjenje paketa kroz FPGA putanju između 25G i 40G MAC-ova.

Kašnjenje srednjeg puta (MPD)

Sljedeća slika prikazuje srednje kašnjenje putanje Intel FPGA PAC N3000 host PTP4l slave-a pod ulaznim prometom (24 Gbps), sa i bez T-TC podrške, G.8275.1 Profile.

Ove brojke pokazuju servo algoritam PTP4l slave-a, zbog korekcije vremena zadržavanja TC-a, vidimo male razlike u proračunima prosječnog kašnjenja putanje. Stoga je smanjen utjecaj fluktuacija kašnjenja na aproksimaciju glavnog pomaka. Sljedeća tabela navodi statističku analizu PTP performansi, koja uključuje RMS i standardnu ​​devijaciju glavnog pomaka, standardnu ​​devijaciju srednjeg kašnjenja putanje, kao i najgori glavni pomak za Intel FPGA PAC N3000 sa i bez T- TC podrška.

Statistički detalji o PTP performansama pod ulaznim prometom

Direktno poređenje Intel FPGA PAC N3000 koji podržava TC sa verzijom koja nije TC
Pokazuje da je PTP performansa 4x do 6x niža u odnosu na bilo koju statistiku
metrika (najgori slučaj, RMS ili standardna devijacija glavnog ofseta). U najgorem slučaju
glavni pomak za G.8275.1 PTP konfiguraciju T-TC Intel FPGA PAC N3000 je 34
ns pod uslovima ulaznog saobraćaja na granici propusnog opsega kanala (24.4Gbps).

lperf3 saobraćajni test

Ovaj odeljak opisuje iperf3 test benčmarkinga saobraćaja za dalju procenu PTP performansi Intel FPGA PAC N3000. Alat iperf3 je korišćen za emulaciju aktivnih saobraćajnih uslova. Mrežna topologija iperf3 saobraćajnih benčmarka, prikazana na donjoj slici, uključuje povezivanje dva servera, od kojih svaki koristi DUT karticu (Intel FPGA PAC N3000 i XXV710), na Cisco Nexus 93180YC FX prekidač. Cisco prekidač djeluje kao granični sat (T-BC) između dva DUT PTP slave-a i Calnex Paragon-NEO Grandmaster.

Mrežna topologija za test saobraćaja Intel FPGA PAC N3000 lperf3

PTP4l izlaz na svakom od DUT hostova obezbeđuje merenja podataka PTP performansi za svaki slave uređaj u podešavanju (Intel FPGA PAC N3000 i XXV710). Za iperf3 test prometa, sljedeći uvjeti i konfiguracije se primjenjuju na sve grafikone i analizu performansi:

• 17 Gbps agregirani propusni opseg saobraćaja (i TCP i UDP), bilo izlaznog ili ulaznog ili dvosmjernog prema Intel FPGA PAC N3000.
• IPv4 enkapsulacija PTP paketa, zbog ograničenja konfiguracije na Cisco Nexus 93180YC-FX prekidaču.
• Brzina razmene PTP poruka ograničena je na 8 paketa u sekundi, zbog ograničenja konfiguracije na Cisco Nexus 93180YC-FX prekidaču.

perf3 rezultat testa saobraćaja

Sljedeća analiza prikazuje performanse Intel FPGA PAC N3000 i XXV710 kartice, koje istovremeno djeluju kao mrežna kartica za PTP slave (T-TSC) Calnex Paragon NEO Grandmaster preko T-BC Cisco prekidača.

Sljedeće slike pokazuju veličinu glavnog pomaka i MPD-a tokom vremena za tri različita saobraćajna testa koristeći Intel FPGA PAC N3000 sa T-TC i XXV710 karticom. Na obje kartice, dvosmjerni promet ima najveći utjecaj na PTP4l performanse. Saobraćajni test traje 10 sati. Na sledećim slikama, rep grafa označava tačku u vremenu u kojoj se saobraćaj zaustavlja i veličina PTP master ofseta se spušta na svoje niske nivoe, zbog neaktivnog kanala.

Veličina glavnog odstupanja za Intel FPGA PAC N3000

Sledeća slika prikazuje srednje kašnjenje putanje za Intel FPGA PAC N3000 sa T TC, pod ulaznim, izlaznim i dvosmernim iperf3 saobraćajem.

Srednje kašnjenje putanje (MPD) za Intel FPGA PAC N3000

Sledeća slika prikazuje srednje kašnjenje putanje za Intel FPGA PAC N3000 sa T TC, pod ulaznim, izlaznim i dvosmernim iperf3 saobraćajem.

Veličina glavnog pomaka za XXV710

Sljedeća slika prikazuje veličinu glavnog pomaka za XXV710, pod ulaznim, izlaznim i dvosmjernim iperf3 prometom.

Srednje kašnjenje putanje (MPD) za XXV710

Sljedeća slika prikazuje srednje kašnjenje putanje za XXV710, pod ulaznim, izlaznim i dvosmjernim iperf3 prometom.

Što se tiče Intel FPGA PAC N3000 PTP performansi, najgori glavni pomak u bilo kojem prometnom stanju je unutar 90 ns. Dok pod istim dvosmernim saobraćajnim uslovima, RMS Intel FPGA PAC N3000 master ofset je 5.6x bolji od onog na XXV710 kartici.

Značajno je da glavni pomak Intel FPGA PAC N3000 ima nižu standardnu ​​devijaciju,
najmanje 5x manje od XXV710 kartice, znači da je PTP aproksimacija
Grandmaster sat je manje osjetljiv na kašnjenje ili varijacije buke u prometu
Intel FPGA PAC N3000.
Kada se uporedi sa IXIA rezultatom saobraćajnog testa na stranici 5, najgori slučaj
glavni pomak sa T-TC omogućenim Intel FPGA PAC N3000 se čini višim. Osim toga
razlike u topologiji mreže i propusnosti kanala, to je zbog Intela
FPGA PAC N3000 se snima pod G.8275.1 PTP profile (brzina sinhronizacije 16 Hz), dok
brzina sinkronizacije u ovom slučaju je ograničena na 8 paketa u sekundi.

Magnituda poređenja glavnog odstupanja

Sljedeća slika prikazuje veličinu poređenja glavnog pomaka pod dvosmjernim iperf3 prometom.

Poređenje srednjeg kašnjenja putanje (MPD).

Sljedeća slika prikazuje poređenje srednjeg kašnjenja putanje pod dvosmjernim iperf3 prometom.

Vrhunske PTP performanse Intel FPGA PAC N3000, u poređenju sa XXV710 karticom, takođe podržava evidentno veće odstupanje izračunate srednje kašnjenja putanje (MPD) za XXV710 i Intel FPGA PAC N3000 u svakom od ciljanih testova saobraćaja, za example dvosmjerni iperf3 saobraćaj. Zanemarite srednju vrijednost u svakom MPD slučaju, koja može biti različita zbog brojnih razloga, kao što su različiti Ethernet kablovi i različita latencija jezgre. Uočeni disparitet i skok u vrijednostima za XXV710 karticu nisu prisutni u Intel FPGA PAC N3000.

RMS od 8 uzastopnih Master Offset Comparision

Zaključak

Putanja FPGA podataka između QSFP28 (25G MAC) i Intel XL710 (40G MAC) dodaje varijabilno kašnjenje paketa što utiče na tačnost aproksimacije PTP Slavea. Dodavanje podrške za Transparent Clock (T-TC) u FPGA meku logiku Intel FPGA PAC N3000 obezbeđuje kompenzaciju ovog kašnjenja paketa dodavanjem njegovog vremena boravka u polju korekcije enkapsuliranih PTP poruka. Rezultati potvrđuju da T-TC mehanizam poboljšava performanse tačnosti PTP4l slave-a.

Takođe, IXIA rezultat testa saobraćaja na stranici 5 pokazuje da T-TC podrška u FPGA putanji podataka poboljšava PTP performanse za najmanje 4x, u poređenju sa Intel FPGA PAC N3000 bez T-TC podrške. Intel FPGA PAC N3000 sa T-TC predstavlja najgori mogući glavni pomak od 53 ns pod opterećenjem ulaznog, izlaznog ili dvosmjernog saobraćaja na granici kapaciteta kanala (25 Gbps). Dakle, sa T-TC podrškom, Intel FPGA PAC N3000 PTP performanse su i preciznije i manje sklone varijacijama šuma.

U lperf3 Traffic Testu na stranici 10, PTP performanse Intel FPGA PAC N3000 sa omogućenim T-TC upoređuju se sa XXV710 karticom. Ovaj test je uhvatio PTP4l podatke za oba slave takta u ulaznom ili izlaznom saobraćaju koji se razmjenjuje između dva domaćina Intel FPGA PAC N3000 i XXV710 kartice. Najgori glavni pomak uočen kod Intel FPGA PAC N3000 je najmanje 5x manji od XXV710 kartice. Takođe, standardna devijacija uhvaćenih ofseta takođe dokazuje da T-TC podrška Intel FPGA PAC N3000 omogućava glatkiju aproksimaciju Grandmasterovog sata.

Da biste dodatno potvrdili PTP performanse Intel FPGA PAC N3000, potencijalne opcije testiranja uključuju:

• Validacija pod različitim PTP profiles i brzine poruka za više od jedne Ethernet veze.
• Procjena lperf3 saobraćajnog testa na stranici 10 sa naprednijim prekidačem koji omogućava veće brzine PTP poruka.
• Procjena T-SC funkcionalnosti i njegove PTP vremenske tačnosti prema G.8273.2 Testiranje usklađenosti.

Istorija revizija dokumenta za IEEE 1588 V2 test

Dokumenti / Resursi

Intel FPGA Programabilna kartica za ubrzanje N3000 [pdf] Korisnički priručnik FPGA Programabilna kartica za ubrzanje, N3000, Programabilna kartica za ubrzanje N3000, FPGA Programabilna kartica za ubrzanje N3000, FPGA, IEEE 1588 V2 Test

Reference

• Uputstvo za upotrebu