intel FPGA forritanlegt hröðunarkort N3000 notendahandbók

Inngangur

Bakgrunnur

Intel FPGA forritanlegt hröðunarkort N3000 í sýndarvæddu útvarpsaðgangsneti (vRAN) krefst stuðnings fyrir IEEE1588v2 sem Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC) til að skipuleggja hugbúnaðarverkefni á viðeigandi hátt. Intel Ethernet Controller XL710 í Intel® FPGA PAC N3000 veitir IEEE1588v2 stuðning. Hins vegar kynnir FPGA gagnaslóðin jitter sem hefur áhrif á PTP árangur. Að bæta við gagnsærri klukku (T-TC) hringrás gerir Intel FPGA PAC N3000 kleift að bæta upp fyrir FPGA innri leynd og dregur úr áhrifum jittersins, sem gerir T-TSC kleift að nálgast tíma stórmeistarans (ToD) á skilvirkan hátt.

Markmið

Þessar prófanir staðfesta notkun Intel FPGA PAC N3000 sem IEEE1588v2 þræl í Open Radio Access Network (O-RAN). Þetta skjal lýsir:

• Prófuppsetning
• Staðfestingarferli
• Árangursmat á gagnsæjum klukkubúnaði í FPGA slóð Intel FPGA PAC N3000
• PTP árangur Intel FPGA PAC N3000 Afköst Intel FPGA PAC N3000 sem styður gagnsæju klukkuna er
  samanborið við Intel FPGA PAC N3000 án gagnsærrar klukku sem og við annað Ethernet kort XXV710 við mismunandi umferðaraðstæður og PTP stillingar.

Eiginleikar og takmarkanir

Eiginleikar og staðfestingartakmarkanir fyrir Intel FPGA PAC N3000 IEEE1588v2 stuðning eru sem hér segir:

• Notaður hugbúnaðarstafla: Linux PTP Project (PTP4l)
• Styður eftirfarandi telecom profiles:
  •  1588v2 (sjálfgefið)
  • G.8265.1
  • G.8275.1
• Styður tveggja þrepa PTP þrælklukku.

Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða skaðabótaábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en pantað er fyrir vörur eða þjónustu. *Önnur nöfn og vörumerki geta verið eign annarra.

• Styður enda-til-enda fjölvarpsstillingu.
• Styður PTP skilaboðaskiptatíðni allt að 128 Hz.
  • Þetta er takmörkun á löggildingaráætlun og ráðnum stórmeistara. PTP stillingar hærri en 128 pakkar á sekúndu fyrir PTP skilaboð gætu verið mögulegar.
• Vegna takmarkana á Cisco* Nexus* 93180YC-FX rofanum sem notaður er í löggildingaruppsetningunni, vísa árangursniðurstöðurnar við iperf3 umferðarskilyrði til PTP skilaboðagengis sem er 8 Hz.
• Stuðningur við hjúpun:
  • Flutningur yfir L2 (hrátt Ethernet) og L3 (UDP/IPv4/IPv6)
    Athugið: Í þessu skjali nota allar niðurstöður einn 25Gbps Ethernet tengil.

Verkfæri og bílstjóri útgáfur

Verkfæri	Útgáfa
BIOS	Intel Server Board S2600WF 00.01.0013
OS	CentOS 7.6
Kjarni	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Data Plane Development Kit (DPDK)	18.08
Intel C þýðanda	19.0.3
Intel XL710 bílstjóri (i40e bílstjóri)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
trafgen	Netsniff-ng 0.6.6 Toolkit

 IXIA umferðarpróf

Fyrsta sett af PTP frammistöðuviðmiðum fyrir Intel FPGA PAC N3000 notar IXIA* lausn fyrir net- og PTP samræmisprófun. IXIA XGS2 undirvagnsboxið inniheldur IXIA 40 PORT NOVUS-R100GE8Q28 kort og IxExplorer sem veitir myndrænt viðmót til að setja upp sýndar PTP Grandmaster við DUT (Intel FPGA PAC N3000) yfir einni 25 Gbps beinni Ethernet tengingu. Reiknimyndin hér að neðan sýnir markvissa prófunarsvæðifræði fyrir IXIA-undirstaða viðmið. Allar niðurstöður nota IXIA-myndaða umferð fyrir inngönguprófanir og nota umferðartólið á Intel FPGA PAC N3000 hýsilinn fyrir útgönguprófanir, þar sem inn- eða útgöngustefna er alltaf frá sjónarhóli DUT (Intel FPGA PAC N3000) ) gestgjafi. Í báðum tilfellum er meðalumferðarhraði 24 Gbps. Þessi prófunaruppsetning veitir grunnlínulýsingu á PTP-frammistöðu Intel FPGA PAC N3000 með T-TC vélbúnaðinum virkt, auk þess að bera það saman við verksmiðjumyndina sem ekki er TC Intel FPGA PAC N3000 undir ITU-T G.8275.1 PTP profile.

Topology fyrir Intel FPGA PAC N3000 umferðarpróf undir IXIA Virtual Grandmaster

Niðurstaða IXIA umferðarprófs

Eftirfarandi greining fangar PTP frammistöðu TC-virkja Intel FPGA PAC N3000 við inn- og útgönguaðstæður. Í þessum hluta, PTP profile G.8275.1 hefur verið notaður fyrir allar umferðarprófanir og gagnasöfnun.

Stærð Master Offset

Eftirfarandi mynd sýnir umfang aðaljöfnunar sem PTP4l þrælaviðskiptavinur Intel FPGA PAC N3000 hýsilsins sést sem fall af liðnum tíma undir innkomu, útgöngu og tvíátta umferð (meðalafköst 24.4 Gbps).

Mean Path Delay (MPD)

Eftirfarandi mynd sýnir meðaltöf á leið, eins og hún er reiknuð af PTP4 þrælnum sem notar Intel FPGA PAC N3000 sem netviðmótskort, fyrir sömu prófun og myndin hér að ofan. Heildarlengd hvers þriggja umferðarprófa er að minnsta kosti 16 klukkustundir.

Eftirfarandi tafla sýnir tölfræðilega greiningu á umferðarprófunum þremur. Undir umferðarálagi nálægt rásargetu, heldur PTP4l þrællinn sem notar Intel FPGA PAC N3000 fasajöfnun sinni við sýndarstórmeistara IXIA innan 53 ns fyrir öll umferðarpróf. Þar að auki er staðalfrávik aðal offset stærðarinnar undir 5 ns.

Tölfræðilegar upplýsingar um PTP árangur

G.8275.1 PTP Profile	Inngangsumferð (24Gbps)	Útrásarumferð (24Gbps)	Tvíátta umferð (24Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (af abs(max) offset)	3.68 ns	3.78 ns	4.5 ns
StdDev (af MPD)	1.78 ns	2.1 ns	2.38 ns
Hámarks offset	36 ns	33 ns	53 ns

 

Eftirfarandi myndir sýna umfang aðaljöfnunar og meðalslóðatöfs (MPD), undir 16 klukkustunda löngu 24 Gbps tvíátta umferðarprófi fyrir mismunandi PTP hjúp. Vinstri línuritin á þessum myndum vísa til PTP-viðmiða undir IPv4/UDP-hjúpun, en PTP-skilaboðahylkið á hægri línuritinu er í L2 (hrátt Ethernet). PTP4l þrælaframmistaðan er nokkuð svipuð, versta tilfelli master offset stærð er 53 ns og 45 ns fyrir IPv4/UDP og L2 hjúpun, í sömu röð. Staðalfrávik stærðarjöfnunar er 4.49 ns og 4.55 ns fyrir IPv4/UDP og L2 hjúpun, í sömu röð.

Stærð Master Offset

Eftirfarandi mynd sýnir stærð aðaljöfnunar undir 24 Gbps tvíátta umferð, IPv4 (vinstri) og L2 (hægri) hjúpun, G8275.1 Profile.

Mean Path Delay (MPD)

Eftirfarandi mynd sýnir meðalslóðatöf Intel FPGA PAC N3000 hýsil PTP4l þræls undir 24 Gbps tvíátta umferð, IPv4 (vinstri) og L2 (hægri) hjúpun, G8275.1 Profile.

Heildargildi MPD eru ekki skýr vísbending um PTP samkvæmni, þar sem það fer eftir lengd kapla, gagnaleiðatíma og svo framvegis; Hins vegar, þegar litið er á lág MPD afbrigði (2.381 ns og 2.377 ns fyrir IPv4 og L2 tilvik, í sömu röð) er augljóst að PTP MPD útreikningurinn er stöðugt nákvæmur í báðum hjúpunum. Það sannreynir samkvæmni PTP frammistöðu í báðum hjúpunarstillingunum. Stigbreytingin á reiknuðum MPD í L2 línuritinu (á myndinni hér að ofan, hægra línuritinu) er vegna stigvaxandi áhrifa beittrar umferðar. Í fyrsta lagi er rásin aðgerðalaus (MPD rms er 55.3 ns), síðan er innkomuumferð beitt (annað stigvaxandi skref, MPD rms er 85.44 ns), fylgt eftir af samtímis útgönguumferð, sem leiðir til reiknaðs MPD upp á 108.98 ns. Eftirfarandi tölur liggja yfir stærð aðaljöfnunar og reiknaðs MPD tvíátta umferðarprófunar sem er beitt bæði á PTP4l þræl sem notar Intel FPGA PAC N3000 með T-TC vélbúnaði, sem og á annan sem notar Intel FPGA PACN3000 án TC virkni. T-TC Intel FPGA PAC N3000 prófin (appelsínugul) byrja frá tíma núll, en PTP prófið sem notar ekki TC Intel FPGA PAC N3000 (blátt) byrjar um T = 2300 sekúndur.

Stærð Master Offset

Eftirfarandi mynd sýnir stærð aðaljöfnunar undir Ingress umferð (24 Gbps), með og án TTC stuðning, G.8275.1 Profile.

Á myndinni hér að ofan er PTP frammistaða TC-virkja Intel FPGA PAC N3000 undir umferð svipað og ekki TC Intel FPGA PAC N3000 fyrstu 2300 sekúndurnar. Skilvirkni T-TC vélbúnaðarins í Intel FPGA PAC N3000 er undirstrikuð í prófunarhlutanum (eftir 2300. sekúndu) þar sem jafnt umferðarálag er beitt á tengi beggja kortanna. Á sama hátt á myndinni hér að neðan sjást MPD útreikningar fyrir og eftir að umferð er beitt á sundinu. Skilvirkni T-TC vélbúnaðarins er lögð áhersla á að bæta upp dvalartíma pakkana sem er leynd pakka í gegnum FPGA leiðina milli 25G og 40G MAC.

Mean Path Delay (MPD)

Eftirfarandi mynd sýnir meðalslóðatöf Intel FPGA PAC N3000 hýsil PTP4l þræls undir Ingress umferð (24 Gbps), með og án T-TC stuðning, G.8275.1 Profile.

Þessar tölur sýna servó reiknirit PTP4l þrælsins, vegna dvalartímaleiðréttingar TC sjáum við lítinn mun á meðaltalsútreikningum á leiðartöfum. Þess vegna minnka áhrif tafasveiflna á nálgun aðaljöfnunar. Eftirfarandi tafla sýnir tölfræðilega greiningu á PTP-frammistöðu, sem inniheldur RMS og staðalfrávik aðalfráviks, staðalfráviks meðaltalsleiðatöfunar, sem og versta tilfelli aðaljöfnun fyrir Intel FPGA PAC N3000 með og án T- TC stuðningur.

Tölfræðilegar upplýsingar um frammistöðu PTP undir inngöngu umferð

Ingress Traffic (24Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 með T-TC	Intel FPGA PAC N3000 án T-TC
RMS	6.34 ns	40.5 ns
StdDev (af abs(max) offset)	3.65 ns	15.5 ns
StdDev (af MPD)	1.79 ns	18.1 ns
Hámarks offset	34 ns	143 ns

Beinn samanburður á TC-studda Intel FPGA PAC N3000 við útgáfuna sem ekki er TC
Sýnir að frammistaða PTP er 4x til 6x lægri miðað við hvaða tölfræði sem er
mæligildi (versta tilfelli, RMS eða staðalfrávik aðaljöfnunar). Versta tilvikið
master offset fyrir G.8275.1 PTP stillingu T-TC Intel FPGA PAC N3000 er 34
ns við innrásarumferðarskilyrði við mörk rásarbandbreiddar (24.4Gbps).

lperf3 umferðarpróf

Þessi hluti lýsir iperf3 umferðarviðmiðunarprófinu til að meta frekar PTP árangur Intel FPGA PAC N3000. iperf3 tólið hefur verið notað til að líkja eftir virkum umferðaraðstæðum. Yfirborðsfræði netkerfis iperf3 umferðarviðmiðanna, sem sýnd er á myndinni hér að neðan, felur í sér tengingu tveggja netþjóna, sem hver um sig notar DUT kort (Intel FPGA PAC N3000 og XXV710), við Cisco Nexus 93180YC FX rofa. Cisco rofinn virkar eins og Boundary Clock (T-BC) á milli DUT PTP þrælanna tveggja og Calnex Paragon-NEO stórmeistarans.

Netkerfisfræði fyrir Intel FPGA PAC N3000 lperf3 umferðarpróf

PTP4l úttakið á hverjum DUT gestgjafa veitir gagnamælingar á PTP frammistöðu fyrir hvert þrælatæki í uppsetningunni (Intel FPGA PAC N3000 og XXV710). Fyrir iperf3 umferðarpróf gilda eftirfarandi skilyrði og stillingar fyrir öll línurit og árangursgreiningu:

• 17 Gbps samanlögð bandbreidd umferðar (bæði TCP og UDP), annaðhvort út eða inn eða tvíátta við Intel FPGA PAC N3000.
• IPv4 hjúpun PTP pakka, vegna stillingartakmarkana á Cisco Nexus 93180YC-FX rofi.
• PTP skilaboðagengi takmarkað við 8 pakka/sekúndu, vegna stillingartakmarkana á Cisco Nexus 93180YC-FX rofi.

perf3 Niðurstaða umferðarprófs

Eftirfarandi greining fangar frammistöðu Intel FPGA PAC N3000 og XXV710 korta, sem bæði virka samtímis sem netviðmótskort PTP þræla (T-TSC) Calnex Paragon NEO Grandmaster í gegnum T-BC Cisco rofann.

Eftirfarandi myndir sýna stærð aðal offset og MPD með tímanum fyrir þrjú mismunandi umferðarpróf með Intel FPGA PAC N3000 með T-TC og XXV710 korti. Í báðum kortunum hefur tvíátta umferð mest áhrif á afköst PTP4l. Umferðarprófið tekur 10 klukkustundir. Á eftirfarandi myndum, markar skottið á línuritinu tímapunkt þar sem umferðin stoppar og stærð PTP-meistarajöfnunar fer niður í lágt stig vegna aðgerðalausrar rásar.

Stærð Master Offset fyrir Intel FPGA PAC N3000

Eftirfarandi mynd sýnir meðaltöf á leið fyrir Intel FPGA PAC N3000 með T TC, undir inngöngu, útgöngu og tvíátta iperf3 umferð.

Mean Path Delay (MPD) fyrir Intel FPGA PAC N3000

Eftirfarandi mynd sýnir meðaltöf á leið fyrir Intel FPGA PAC N3000 með T TC, undir inngöngu, útgöngu og tvíátta iperf3 umferð.

Stærð Master Offset fyrir XXV710

Eftirfarandi mynd sýnir stærð aðal offset fyrir XXV710, undir inngöngu, útgöngu og tvíátta iperf3 umferð.

Mean Path Delay (MPD) fyrir XXV710

Eftirfarandi mynd sýnir meðaltöf á leið fyrir XXV710, undir inngöngu, útgöngu og tvíátta iperf3 umferð.

Varðandi Intel FPGA PAC N3000 PTP afköst, þá er versta tilfelli meistarajöfnunin við hvaða umferðarskilyrði sem er innan 90 ns. Þó að við sömu tvíátta umferðaraðstæður sé RMS Intel FPGA PAC N3000 master offset 5.6x betri en XXV710 kortsins.

	Intel FPGA PAC N3000			XXV710 kort
	Ingress Traffic10G	Egress Traffic 18G	Tvíátta umferð18G	Ingress Traffic18G	Egress Traffic 10G	Tvíátta umferð18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(af abs(max) offset)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (af MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Hámarks offset	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Sérstaklega hefur aðalfrávik Intel FPGA PAC N3000 lægra staðalfrávik,
að minnsta kosti 5x minna en XXV710 kortið, táknar að PTP nálgun á
Stórmeistaraklukka er minna viðkvæm fyrir leynd eða hávaðabreytingum undir umferð í
Intel FPGA PAC N3000.
Þegar borið er saman við niðurstöður IXIA umferðarprófunar á síðu 5, er versta tilfelli
master offset með T-TC virkt Intel FPGA PAC N3000 virðist hærra. Að auki
munurinn á svæðisfræði netkerfisins og bandbreidd rásar, þetta er vegna Intel
FPGA PAC N3000 tekinn undir G.8275.1 PTP profile (16 Hz samstillingarhraði), á meðan
samstillingarboðshraðinn í þessu tilfelli er takmarkaður við 8 pakka á sekúndu.

Stærð Master Offset Samanburður

Eftirfarandi mynd sýnir umfang aðaljöfnunarsamanburðar undir tvíátta iperf3 umferð.

Mean Path Delay (MPD) samanburður

Eftirfarandi mynd sýnir meðaltalsleiðatöfunarsamanburð undir tvíátta iperf3 umferð.

Yfirburða PTP frammistaða Intel FPGA PAC N3000, samanborið við XXV710 kortið, er einnig studd af augljóslega meiri fráviki reiknaðrar meðalslóðatöfs (MPD) fyrir XXV710 og Intel FPGA PAC N3000 í hverju markvissu umferðarprófi, fyrir fyrrverandiample tvíátta iperf3 umferð. Hunsa meðalgildið í hverju MPD tilviki, sem getur verið mismunandi af ýmsum ástæðum, svo sem mismunandi Ethernet snúrur og mismunandi kjarna leynd. Mismunur og hækkun á gildum fyrir XXV710 kort er ekki til staðar í Intel FPGA PAC N3000.

RMS af 8 samfelldum aðaljöfnunarsamanburði

Niðurstaða

FPGA gagnaslóðin milli QSFP28 (25G MAC) og Intel XL710 (40G MAC) bætir við breytilegri pakkaleynd sem hefur áhrif á nálgunarnákvæmni PTP þrælsins. Með því að bæta við gagnsæjum klukku (T-TC) stuðningi í FPGA mjúkri rökfræði Intel FPGA PAC N3000 veitir þú bætur fyrir þessa pakkaleynd með því að bæta við dvalartíma hennar í leiðréttingarsviði hjúpaðra PTP skilaboða. Niðurstöðurnar staðfesta að T-TC vélbúnaðurinn bætir nákvæmni árangur PTP4l þrælsins.

Einnig sýnir IXIA umferðarprófunarniðurstaðan á síðu 5 að T-TC stuðningur í FPGA gagnaslóðinni eykur PTP árangur um að minnsta kosti 4x, samanborið við Intel FPGA PAC N3000 án T-TC stuðning. Intel FPGA PAC N3000 með T-TC býður upp á versta tilfelli master offset upp á 53 ns við inngöngu-, útgöngu- eða tvíátta umferðarálag við takmörk rásargetu (25 Gbps). Þess vegna, með T-TC stuðningi, er afköst Intel FPGA PAC N3000 PTP bæði nákvæmari og minna viðkvæm fyrir hávaðabreytingum.

Í lperf3 umferðarprófi á blaðsíðu 10 er PTP árangur Intel FPGA PAC N3000 með T-TC virkt borinn saman við XXV710 kort. Þetta próf tók PTP4l gögnin fyrir báðar þrælklukkur undir inn- eða útgönguumferð sem skiptast á milli tveggja véla Intel FPGA PAC N3000 og XXV710 kortsins. Versta tilfelli master offset sem sést í Intel FPGA PAC N3000 er að minnsta kosti 5x lægra en XXV710 kortið. Einnig sannar staðalfrávik fangaðra frávika einnig að T-TC stuðningur Intel FPGA PAC N3000 gerir mýkri nálgun á klukku stórmeistarans.

Til að sannreyna enn frekar PTP frammistöðu Intel FPGA PAC N3000, eru mögulegir prófunarvalkostir:

• Löggilding undir mismunandi PTP profiles og skilaboðatíðni fyrir fleiri en einn Ethernet hlekk.
• Mat á lperf3 umferðarprófi á blaðsíðu 10 með fullkomnari rofi sem leyfir hærri PTP skilaboðahraða.
• Mat á T-SC virkni og PTP tímasetningarnákvæmni hennar samkvæmt G.8273.2 samræmisprófun.

Endurskoðunarsaga skjala fyrir IEEE 1588 V2 próf

 

Skjal Útgáfa	Breytingar
2020.05.30	Upphafleg útgáfa.

 

Skjöl / auðlindir

Intel FPGA forritanlegt hröðunarkort N3000 [pdfNotendahandbók FPGA forritanlegt hröðunarkort, N3000, forritanlegt hröðunarkort N3000, FPGA forritanlegt hröðunarkort N3000, FPGA, IEEE 1588 V2 próf

Heimildir

• Notendahandbók