Používateľská príručka programovateľnej akceleračnej karty intel FPGA N3000
Úvod
Pozadie
Intel FPGA Programmable Acceleration Card N3000 vo virtualizovanej rádiovej prístupovej sieti (vRAN) vyžaduje podporu pre IEEE1588v2 ako precision Time Protocol (PTP) Telecom Slave Clock (T-TSC), aby bolo možné správne plánovať softvérové úlohy. Intel Ethernet Controller XL710 v Intel® FPGA PAC N3000 poskytuje podporu IEEE1588v2. Dátová cesta FPGA však predstavuje jitter, ktorý ovplyvňuje výkon PTP. Pridanie obvodu transparentných hodín (T-TC) umožňuje procesoru Intel FPGA PAC N3000 kompenzovať jeho internú latenciu FPGA a zmierňuje účinky jitteru, čo umožňuje T-TSC efektívne aproximovať veľmajstrovský čas dňa (ToD).
Cieľ
Tieto testy potvrdzujú použitie Intel FPGA PAC N3000 ako IEEE1588v2 slave v Open Radio Access Network (O-RAN). Tento dokument popisuje:
- Testovacie nastavenie
- Proces overovania
- Hodnotenie výkonu transparentného hodinového mechanizmu v FPGA ceste Intel FPGA PAC N3000
- Výkon PTP Intel FPGA PAC N3000 Výkon Intel FPGA PAC N3000 podporujúci transparentné hodiny je
v porovnaní s Intel FPGA PAC N3000 bez transparentných hodín, ako aj s inou ethernetovou kartou XXV710 pri rôznych prevádzkových podmienkach a konfiguráciách PTP.
Vlastnosti a obmedzenia
Funkcie a obmedzenia overenia pre podporu Intel FPGA PAC N3000 IEEE1588v2 sú nasledovné:
- Použitý softvérový balík: Linux PTP Project (PTP4l)
- Podporuje nasledujúceho telekomunikačného profesionálafiles:
- 1588v2 (predvolené)
- G.8265.1
- G.8275.1
- Podporuje dvojkrokové podradené hodiny PTP.
Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, s výnimkou prípadov, keď to spoločnosť Intel výslovne písomne odsúhlasí. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadení skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb. *Iné názvy a značky môžu byť majetkom iných.
- Podporuje end-to-end režim multicast.
- Podporuje frekvenciu výmeny správ PTP až do 128 Hz.
- Toto je obmedzenie overovacieho plánu a zamestnaného veľmajstra. Môžu byť možné konfigurácie PTP vyššie ako 128 paketov za sekundu pre správy PTP.
- Z dôvodu obmedzení prepínača Cisco* Nexus* 93180YC-FX použitého v nastavení overenia sa výsledky výkonu v podmienkach prevádzky iperf3 vzťahujú na výmenný kurz PTP správ 8 Hz.
- Podpora zapuzdrenia:
- Transport cez L2 (raw Ethernet) a L3 (UDP/IPv4/IPv6)
Poznámka: V tomto dokumente všetky výsledky používajú jediné 25Gbps ethernetové prepojenie.
- Transport cez L2 (raw Ethernet) a L3 (UDP/IPv4/IPv6)
Nástroje a verzie ovládačov
| Nástroje | Verzia |
| BIOS | Serverová doska Intel S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| Kernel | kernel-rt-3.10.0-693.2.2.rt56.623.el7.src. |
| Súprava na vývoj dátovej roviny (DPDK) | 18.08 |
| Kompilátor Intel C | 19.0.3 |
| Ovládač Intel XL710 (ovládač i40e) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-Patch1 |
| lperf3 | 3.0.11 |
| trafgen | Netsniff-ng 0.6.6 Toolkit |
Dopravný test IXIA
Prvá sada výkonnostných testov PTP pre Intel FPGA PAC N3000 využíva riešenie IXIA* na testovanie zhody siete a PTP. Šasi IXIA XGS2 obsahuje kartu IXIA 40 PORT NOVUS-R100GE8Q28 a IxExplorer, ktorý poskytuje grafické rozhranie na nastavenie virtuálneho PTP Grandmastera do DUT (Intel FPGA PAC N3000) cez jediné 25 Gbps priame ethernetové pripojenie. Nižšie uvedený blokový diagram znázorňuje cielenú testovaciu topológiu pre benchmarky založené na IXIA. Všetky výsledky využívajú prenos vygenerovaný IXIA na testy vstupnej prevádzky a nástroj trafgen na hostiteľovi Intel FPGA PAC N3000 na testy výstupnej prevádzky, kde je vstupný alebo výstupný smer vždy z pohľadu DUT (Intel FPGA PAC N3000 ) hostiteľ. V oboch prípadoch je priemerná rýchlosť prenosu 24 Gbps. Toto testovacie nastavenie poskytuje základnú charakteristiku PTP výkonu Intel FPGA PAC N3000 s aktivovaným mechanizmom T-TC, ako aj jeho porovnanie s obrazom z výroby Intel FPGA PAC N3000 bez TC podľa ITU-T G.8275.1 PTP profile.
Topológia pre prevádzkové testy Intel FPGA PAC N3000 pod IXIA Virtual Grandmaster
Výsledok testu premávky IXIA
Nasledujúca analýza zachytáva výkon PTP procesora Intel FPGA PAC N3000 s podporou TC v podmienkach vstupnej a výstupnej prevádzky. V tejto sekcii PTP profile G.8275.1 bola prijatá pre všetky dopravné testy a zber údajov.
Veľkosť hlavného posunu
Nasledujúci obrázok ukazuje veľkosť hlavného offsetu pozorovaného podriadeným klientom PTP4l hostiteľa Intel FPGA PAC N3000 ako funkciu uplynutého času pri vstupnej, výstupnej a obojsmernej prevádzke (priemerná priepustnosť 24.4 Gbps).
Stredné oneskorenie cesty (MPD)
Nasledujúci obrázok zobrazuje stredné oneskorenie cesty, ako ho vypočítal podriadený počítač PTP4, ktorý používa Intel FPGA PAC N3000 ako kartu sieťového rozhrania, pre rovnaký test ako na obrázku vyššie. Celková dĺžka každej z troch dopravných skúšok je minimálne 16 hodín.
Nasledujúca tabuľka uvádza štatistickú analýzu troch dopravných testov. Pri prevádzkovom zaťažení blízkom kapacite kanála si slave PTP4l, ktorý používa Intel FPGA PAC N3000, zachováva fázový posun voči virtuálnemu veľmajstrovi IXIA do 53 ns pre všetky prevádzkové testy. Okrem toho je štandardná odchýlka veľkosti hlavného posunu pod 5 ns.
Štatistické podrobnosti o výkonnosti PTP
| G.8275.1 PTP Profile | Vstupná prevádzka (24 Gb/s) | Výstupná prevádzka (24 Gbps) | Obojsmerná prevádzka (24 Gbps) |
| RMS | 6.35 ns | 8.4 ns | 9.2 ns |
| StdDev (offsetu abs(max)) | 3.68 ns | 3.78 ns | 4.5 ns |
| StdDev (z MPD) | 1.78 ns | 2.1 ns | 2.38 ns |
| Maximálny posun | 36 ns | 33 ns | 53 ns |
Nasledujúce obrázky predstavujú veľkosť hlavného posunu a stredného oneskorenia cesty (MPD) v rámci 16-hodinového testu obojsmernej prevádzky 24 Gb/s pre rôzne zapuzdrenia PTP. Ľavé grafy na týchto obrázkoch odkazujú na benchmarky PTP v rámci zapuzdrenia IPv4/UDP, zatiaľ čo zapuzdrenie správ PTP na pravých grafoch je v L2 (surový Ethernet). Výkon podriadeného zariadenia PTP4l je dosť podobný, najhorší prípad hlavného offsetu je 53 ns a 45 ns pre zapuzdrenie IPv4/UDP a L2. Štandardná odchýlka magnitúdového posunu je 4.49 ns a 4.55 ns pre zapuzdrenie IPv4/UDP a L2.
Veľkosť hlavného posunu
Nasledujúci obrázok ukazuje veľkosť hlavného posunu pri obojsmernej prevádzke 24 Gb/s, zapuzdrenie IPv4 (vľavo) a L2 (vpravo), G8275.1 Profile.
Stredné oneskorenie cesty (MPD)
Nasledujúci obrázok znázorňuje stredné oneskorenie cesty hostiteľského podriadeného zariadenia Intel FPGA PAC N3000 PTP4l pri obojsmernej prevádzke 24 Gb/s, zapuzdrenie IPv4 (vľavo) a L2 (vpravo), G8275.1 Profile.
Absolútne hodnoty MPD nie sú jasným ukazovateľom konzistencie PTP, pretože závisia od dĺžky káblov, latencie dátovej cesty atď.; avšak pri pohľade na nízke variácie MPD (2.381 ns a 2.377 ns pre prípad IPv4 a L2) je zrejmé, že výpočet PTP MPD je konzistentne presný pre obe zapuzdrenia. Overuje konzistentnosť výkonu PTP v oboch režimoch zapuzdrenia. Zmena úrovne vo vypočítanom MPD v grafe L2 (na obrázku vyššie, pravý graf) je spôsobená prírastkovým účinkom použitej premávky. Po prvé, kanál je nečinný (MPD rms je 55.3 ns), potom sa použije vstupná prevádzka (druhý prírastkový krok, MPD rms je 85.44 ns), nasleduje simultánna výstupná prevádzka, výsledkom čoho je vypočítaná MPD 108.98 ns. Nasledujúce obrázky prekrývajú veľkosť hlavného offsetu a vypočítanú MPD testu obojsmernej premávky aplikovaného na podriadenú jednotku PTP4l využívajúcu Intel FPGA PAC N3000 s mechanizmom T-TC, ako aj na ďalšiu, ktorá používa Intel FPGA PACN3000 bez TC. funkčnosť. Testy T-TC Intel FPGA PAC N3000 (oranžové) začínajú od času nula, zatiaľ čo test PTP, ktorý využíva iné ako TC Intel FPGA PAC N3000 (modrý), začína okolo T = 2300 sekúnd.
Veľkosť hlavného posunu
Nasledujúci obrázok ukazuje veľkosť hlavného posunu pri vstupnej prevádzke (24 Gbps), s podporou TTC a bez nej, G.8275.1 Profile.
Na obrázku vyššie je výkon PTP procesora Intel FPGA PAC N3000 s podporou TC počas prevádzky podobný ako výkon Intel FPGA PAC N3000 bez TC počas prvých 2300 sekúnd. Efektivita mechanizmu T-TC v Intel FPGA PAC N3000 je zvýraznená v segmente testu (po 2300 sekunde), kde je na rozhrania oboch kariet aplikované rovnaké prevádzkové zaťaženie. Podobne na obrázku nižšie sú výpočty MPD pozorované pred a po aplikácii prevádzky na kanáli. Efektívnosť mechanizmu T-TC je zdôraznená pri kompenzácii doby zotrvania paketov, čo je latencia paketu cez cestu FPGA medzi 25G a 40G MAC.
Stredné oneskorenie cesty (MPD)
Nasledujúci obrázok zobrazuje priemerné oneskorenie cesty hostiteľského podriadeného zariadenia Intel FPGA PAC N3000 PTP4l pri prenose Ingress (24 Gb/s), s podporou T-TC a bez nej, G.8275.1 Profile.
Tieto obrázky ukazujú servoalgoritmus podriadeného PTP4l, v dôsledku korekcie doby zdržania TC vidíme malé rozdiely vo výpočtoch priemerného oneskorenia cesty. Preto je vplyv kolísania oneskorenia na aproximáciu hlavného posunu znížený. Nasledujúca tabuľka uvádza štatistickú analýzu výkonu PTP, ktorá zahŕňa RMS a štandardnú odchýlku hlavného posunu, štandardnú odchýlku stredného oneskorenia cesty, ako aj najhorší prípad hlavného posunu pre Intel FPGA PAC N3000 s a bez T- podpora TC.
Štatistické podrobnosti o výkonnosti PTP v rámci vstupnej prevádzky
| Ingress Traffic (24 Gbps) G.8275.1 PTP Profile | Intel FPGA PAC N3000 s T-TC | Intel FPGA PAC N3000 bez T-TC |
| RMS | 6.34 ns | 40.5 ns |
| StdDev (offsetu abs(max)) | 3.65 ns | 15.5 ns |
| StdDev (z MPD) | 1.79 ns | 18.1 ns |
| Maximálny posun | 34 ns | 143 ns |
Priame porovnanie Intel FPGA PAC N3000 s podporou TC s verziou bez TC
Ukazuje, že výkon PTP je 4x až 6x nižší v porovnaní so štatistickými údajmi
metriky (najhorší prípad, RMS alebo štandardná odchýlka hlavného offsetu). Najhorší prípad
hlavný offset pre G.8275.1 PTP konfiguráciu T-TC Intel FPGA PAC N3000 je 34
ns za podmienok vstupnej prevádzky na hranici šírky pásma kanála (24.4 Gbps).
lperf3 test premávky
Táto časť popisuje test benchmarkingu prevádzky iperf3 na ďalšie vyhodnotenie výkonu PTP Intel FPGA PAC N3000. Nástroj iperf3 bol použitý na emuláciu aktívnych dopravných podmienok. Sieťová topológia prevádzkových benchmarkov iperf3, znázornená na obrázku nižšie, zahŕňa pripojenie dvoch serverov, každý pomocou karty DUT (Intel FPGA PAC N3000 a XXV710), k prepínaču Cisco Nexus 93180YC FX. Prepínač Cisco funguje ako Boundary Clock (T-BC) medzi dvoma podriadenými jednotkami DUT PTP a Calnex Paragon-NEO Grandmaster.
Topológia siete pre test prevádzky Intel FPGA PAC N3000 lperf3
Výstup PTP4l na každom z hostiteľov DUT poskytuje údaje o výkone PTP pre každé podradené zariadenie v nastavení (Intel FPGA PAC N3000 a XXV710). Pre test návštevnosti iperf3 platia pre všetky grafy a analýzu výkonu nasledujúce podmienky a konfigurácie:
- 17 Gbps agregovaná šírka pásma prenosu (TCP aj UDP), buď výstupný alebo vstupný alebo obojsmerný na Intel FPGA PAC N3000.
- IPv4 zapuzdrenie PTP paketov z dôvodu obmedzenia konfigurácie prepínača Cisco Nexus 93180YC-FX.
- Výmenný pomer správ PTP je obmedzený na 8 paketov za sekundu z dôvodu obmedzenia konfigurácie prepínača Cisco Nexus 93180YC-FX.
perf3 Výsledok testu premávky
Nasledujúca analýza zachytáva výkon kariet Intel FPGA PAC N3000 a XXV710, pričom obe súčasne fungujú ako karta sieťového rozhrania podriadených PTP (T-TSC) Calnex Paragon NEO Grandmaster prostredníctvom prepínača T-BC Cisco.
Nasledujúce obrázky znázorňujú veľkosť hlavného offsetu a MPD v priebehu času pre tri rôzne prevádzkové testy s použitím Intel FPGA PAC N3000 s kartou T-TC a XXV710. Na oboch kartách má obojsmerná prevádzka najväčší vplyv na výkon PTP4l. Trvanie testu premávky je 10 hodín. Na nasledujúcich obrázkoch koniec grafu označuje časový bod, v ktorom sa prevádzka zastaví a veľkosť hlavného offsetu PTP klesne na nízku úroveň v dôsledku nečinného kanála.
Veľkosť hlavného offsetu pre Intel FPGA PAC N3000
Nasledujúci obrázok ukazuje stredné oneskorenie cesty pre Intel FPGA PAC N3000 s T TC pri vstupnej, výstupnej a obojsmernej prevádzke iperf3.
Mean Path Delay (MPD) pre Intel FPGA PAC N3000
Nasledujúci obrázok ukazuje stredné oneskorenie cesty pre Intel FPGA PAC N3000 s T TC pri vstupnej, výstupnej a obojsmernej prevádzke iperf3.
Veľkosť hlavného posunu pre XXV710
Nasledujúci obrázok ukazuje veľkosť hlavného offsetu pre XXV710 pri vstupnej, výstupnej a obojsmernej prevádzke iperf3.
Stredné oneskorenie dráhy (MPD) pre XXV710
Nasledujúci obrázok ukazuje stredné oneskorenie cesty pre XXV710 pri vstupnej, výstupnej a obojsmernej prevádzke iperf3.
Čo sa týka výkonu Intel FPGA PAC N3000 PTP, najhorší prípad hlavného offsetu za akýchkoľvek prevádzkových podmienok je do 90 ns. Pri rovnakých obojsmerných prevádzkových podmienkach je RMS hlavného offsetu Intel FPGA PAC N3000 5.6x lepší ako u karty XXV710.
| Intel FPGA PAC N3000 | Karta XXV710 | |||||
| Vstupná návštevnosť10G | Odchodová prevádzka 18G | Obojsmerná premávka18G | Vstupná návštevnosť18G | Odchodová prevádzka 10G | Obojsmerná premávka18G | |
| RMS | 27.6 ns | 14.2 ns | 27.2 ns | 93.96 ns | 164.2 ns | 154.7 ns |
| StdDev(of abs(max) offset) | 9.8 ns | 8.7 ns | 14.6 ns | 61.2 ns | 123.8 ns | 100 ns |
| StdDev (z MPD) | 21.6 ns | 9.2 ns | 20.6 ns | 55.58 ns | 55.3 ns | 75.9 ns |
| Maximálny posun | 84 ns | 62 ns | 90 ns | 474 ns | 1,106 ns | 958 ns |
Hlavný offset Intel FPGA PAC N3000 má nižšiu štandardnú odchýlku,
aspoň 5x menej ako karta XXV710, znamená, že aproximácia PTP
Veľmajstrovské hodiny sú menej citlivé na latenciu alebo zmeny hluku pri premávke v
Intel FPGA PAC N3000.
V porovnaní s výsledkom testu premávky IXIA na strane 5 ide o najhorší prípad
hlavný offset s Intel FPGA PAC N3000 s povoleným T-TC sa zdá byť vyšší. Okrem toho
rozdiely v topológii siete a šírke pásma kanálov sú spôsobené procesorom Intel
FPGA PAC N3000 je zachytený pod G.8275.1 PTP profile (16 Hz synchronizačná frekvencia), zatiaľ čo
rýchlosť synchronizačných správ je v tomto prípade obmedzená na 8 paketov za sekundu.
Porovnanie veľkosti hlavného posunu
Nasledujúci obrázok ukazuje veľkosť porovnania hlavného posunu pri obojsmernej prevádzke iperf3.
Porovnanie strednej dráhy oneskorenia (MPD).
Nasledujúci obrázok ukazuje porovnanie stredného oneskorenia cesty pri obojsmernej prevádzke iperf3.
Vynikajúci výkon PTP karty Intel FPGA PAC N3000 v porovnaní s kartou XXV710 podporuje aj evidentne vyššia odchýlka vypočítaného stredného oneskorenia cesty (MPD) pre XXV710 a Intel FPGA PAC N3000 v každom z cieľových testov premávky, napr. naprampobojsmerná premávka iperf3. Ignorujte strednú hodnotu v každom prípade MPD, ktorá sa môže líšiť z rôznych dôvodov, ako sú rôzne ethernetové káble a rôzna latencia jadra. Pozorované rozdiely a špičky v hodnotách pre kartu XXV710 nie sú prítomné v Intel FPGA PAC N3000.
RMS 8 po sebe idúcich porovnaní hlavných posunov
Záver
Dátová cesta FPGA medzi QSFP28 (25G MAC) a Intel XL710 (40G MAC) pridáva variabilnú latenciu paketov, ktorá ovplyvňuje presnosť aproximácie PTP Slave. Pridanie podpory Transparent Clock (T-TC) do soft logiky FPGA Intel FPGA PAC N3000 poskytuje kompenzáciu tejto latencie paketu pridaním času jeho zotrvania do korekčného poľa zapuzdrených správ PTP. Výsledky potvrdzujú, že mechanizmus T-TC zlepšuje výkon presnosti podriadeného zariadenia PTP4l.
Výsledky testu premávky IXIA na strane 5 tiež ukazujú, že podpora T-TC v dátovej ceste FPGA zvyšuje výkon PTP najmenej 4x v porovnaní s Intel FPGA PAC N3000 bez podpory T-TC. Intel FPGA PAC N3000 s T-TC predstavuje v najhoršom prípade hlavný offset 53 ns pri vstupnom, výstupnom alebo obojsmernom prevádzkovom zaťažení na hranici kapacity kanála (25 Gbps). S podporou T-TC je teda výkon Intel FPGA PAC N3000 PTP presnejší a menej náchylný na zmeny šumu.
V lperf3 Traffic Test na strane 10 sa porovnáva výkon PTP Intel FPGA PAC N3000 s povoleným T-TC s kartou XXV710. Tento test zachytil údaje PTP4l pre obe podriadené hodiny v rámci vstupnej alebo výstupnej prevádzky, ktorá sa vymieňa medzi dvoma hostiteľmi karty Intel FPGA PAC N3000 a XXV710. Najhorší prípad master offset pozorovaný v Intel FPGA PAC N3000 je aspoň 5x nižší ako na karte XXV710. Taktiež štandardná odchýlka zachytených offsetov tiež dokazuje, že T-TC podpora Intel FPGA PAC N3000 umožňuje plynulejšiu aproximáciu veľmajstrových hodín.
Na ďalšie overenie výkonu PTP Intel FPGA PAC N3000, potenciálne možnosti testovania zahŕňajú:
- Validácia pod rôznymi PTP profiles a rýchlosti správ pre viac ako jedno ethernetové spojenie.
- Vyhodnotenie testu premávky lperf3 na strane 10 s pokročilejším prepínačom, ktorý umožňuje vyššie rýchlosti správ PTP.
- Hodnotenie funkčnosti T-SC a jeho presnosti PTP časovania podľa G.8273.2 Testovanie zhody.
História revízií dokumentu pre test IEEE 1588 V2
| Dokument Verzia | Zmeny |
| 2020.05.30 | Prvotné uvoľnenie. |
Dokumenty / zdroje
 |
Intel FPGA Programmable Acceleration Card N3000 [pdf] Používateľská príručka FPGA Programmable Acceleration Card, N3000, Programmable Acceleration Card N3000, FPGA Programmable Acceleration Card N3000, FPGA, IEEE 1588 V2 Test |
