Intel FPGA programmējamās paātrinājuma kartes N3000 lietotāja rokasgrāmata

Ievads

Fons

Intel FPGA programmējamai paātrinājuma kartei N3000 virtualizētā radio piekļuves tīklā (vRAN) ir nepieciešams atbalsts IEEE1588v2 kā precizitātes laika protokola (PTP) telekomunikāciju vergu pulksteņiem (T-TSC), lai pareizi ieplānotu programmatūras uzdevumus. Intel® Ethernet Controller XL710 Intel® FPGA PAC N3000 nodrošina IEEE1588v2 atbalstu. Tomēr FPGA datu ceļš rada nervozitāti, kas ietekmē PTP veiktspēju. Caurspīdīga pulksteņa (T-TC) shēmas pievienošana ļauj Intel FPGA PAC N3000 kompensēt tā iekšējo FPGA latentumu un mazina nervozitātes ietekmi, kas ļauj T-TSC efektīvi tuvināt Grandmaster's Time of Day (ToD).

Mērķis

Šie testi apstiprina Intel FPGA PAC N3000 izmantošanu kā IEEE1588v2 vergu atklātajā radiopiekļuves tīklā (O-RAN). Šajā dokumentā ir aprakstīts:

• Testa iestatīšana
• Verifikācijas process
• Caurspīdīgā pulksteņa mehānisma veiktspējas novērtējums Intel FPGA PAC N3000 FPGA ceļā
• Intel FPGA PAC N3000 PTP veiktspēja Intel FPGA PAC N3000, kas atbalsta caurspīdīgo pulksteni, veiktspēja ir
  salīdzinot ar Intel FPGA PAC N3000 bez caurspīdīga pulksteņa, kā arī ar citu Ethernet karti XXV710 dažādos satiksmes apstākļos un PTP konfigurācijās.

Funkcijas un ierobežojumi

Intel FPGA PAC N3000 IEEE1588v2 atbalsta līdzekļi un validācijas ierobežojumi ir šādi:

• Izmantotā programmatūras steks: Linux PTP Project (PTP4l)
• Atbalsta šādu telekomunikāciju profiles:
  •  1588v2 (noklusējums)
  • G.8265.1
  • G.8275.1
• Atbalsta divpakāpju PTP vergu pulksteni.

Intel korporācija. Visas tiesības aizsargātas. Intel, Intel logotips un citas Intel preču zīmes ir Intel Corporation vai tās meitasuzņēmumu preču zīmes. Intel garantē savu FPGA un pusvadītāju produktu veiktspēju atbilstoši pašreizējām specifikācijām saskaņā ar Intel standarta garantiju, taču patur tiesības jebkurā laikā bez brīdinājuma veikt izmaiņas jebkuros produktos un pakalpojumos. Intel neuzņemas nekādu atbildību vai saistības, kas izriet no jebkādas šeit aprakstītās informācijas, produkta vai pakalpojuma lietojuma vai izmantošanas, izņemot gadījumus, kad Intel ir nepārprotami rakstiski piekritis. Intel klientiem ir ieteicams iegūt jaunāko ierīces specifikāciju versiju, pirms paļauties uz jebkādu publicētu informāciju un pirms preču vai pakalpojumu pasūtījumu veikšanas. *Citi nosaukumi un zīmoli var tikt uzskatīti par citu personu īpašumiem.

• Atbalsta tiešo multiraides režīmu.
• Atbalsta PTP ziņojumu apmaiņas frekvenci līdz 128 Hz.
  • Tas ir validācijas plāna un nodarbinātā lielmeistara ierobežojums. Var būt iespējamas PTP konfigurācijas, kas pārsniedz 128 paketes sekundē PTP ziņojumiem.
• Validācijas iestatījumos izmantotā slēdža Cisco* Nexus* 93180YC-FX ierobežojumu dēļ veiktspējas rezultāti iperf3 satiksmes apstākļos attiecas uz PTP ziņojumu apmaiņas ātrumu 8 Hz.
• Iekapsulēšanas atbalsts:
  • Pārvadāšana, izmantojot L2 (neapstrādāts Ethernet) un L3 (UDP/IPv4/IPv6)
    Piezīme: Šajā dokumentā visi rezultāti izmanto vienu 25 Gbps Ethernet saiti.

Rīki un draiveru versijas

Rīki	Versija
BIOS	Intel servera plate S2600WF 00.01.0013
OS	CentOS 7.6
Kodols	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Datu plaknes izstrādes komplekts (DPDK)	18.08
Intel C kompilators	19.0.3
Intel XL710 draiveris (i40e draiveris)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
trafgen	Netsniff-ng 0.6.6 rīkkopa

 IXIA satiksmes pārbaude

Pirmajā Intel FPGA PAC N3000 PTP veiktspējas etalonu komplektā tiek izmantots IXIA* risinājums tīkla un PTP atbilstības pārbaudei. IXIA XGS2 šasijas kastē ir iekļauta IXIA 40 PORT NOVUS-R100GE8Q28 karte un IxExplorer, kas nodrošina grafisku interfeisu virtuālā PTP Grandmaster iestatīšanai DUT (Intel FPGA PAC N3000), izmantojot vienu 25 Gbps tiešo Ethernet savienojumu. Tālāk esošajā blokshēmā ir parādīta mērķtiecīgā testēšanas topoloģija uz IXIA balstītiem etaloniem. Visos rezultātos tiek izmantota IXIA ģenerētā trafika ieejas trafika pārbaudēm un trafgen rīks Intel FPGA PAC N3000 resursdatorā izejas trafika testiem, kur ieejas vai izejas virziens vienmēr ir no DUT (Intel FPGA PAC N3000) perspektīvas. ) saimnieks. Abos gadījumos vidējais trafika ātrums ir 24 Gbps. Šis testa iestatījums nodrošina Intel FPGA PAC N3000 PTP veiktspējas bāzes raksturojumu ar iespējotu T-TC mehānismu, kā arī salīdzina to ar Intel FPGA PAC N3000 rūpnīcas attēlu, kas nav TC, izmantojot ITU-T G.8275.1 PTP pro.file.

Topoloģija Intel FPGA PAC N3000 trafika pārbaudēm saskaņā ar IXIA Virtual Grandmaster

IXIA satiksmes pārbaudes rezultāts

Tālāk sniegtajā analīzē ir atspoguļota ar TC iespējotā Intel FPGA PAC N3000 PTP veiktspēja ieejas un izejas satiksmes apstākļos. Šajā sadaļā PTP profile G.8275.1 ir pieņemts visiem satiksmes testiem un datu apkopošanai.

Galvenās nobīdes lielums

Nākamajā attēlā parādīts Intel FPGA PAC N4 resursdatora PTP3000l vergu klienta novērotās galvenās nobīdes lielums kā funkcija no ieejas, izejas un divvirzienu trafika laika (vidējā caurlaidspēja 24.4 Gbps).

Vidējā ceļa aizkave (MPD)

Nākamajā attēlā parādīta vidējā ceļa aizkave, ko aprēķinājis PTP4 vergs, kas izmanto Intel FPGA PAC N3000 kā tīkla interfeisa karti, tam pašam testam, kā iepriekš attēlā. Katra no trim satiksmes pārbaudēm kopējais ilgums ir vismaz 16 stundas.

Nākamajā tabulā ir norādīta trīs satiksmes pārbaužu statistiskā analīze. Satiksmes slodzes apstākļos, kas ir tuvu kanāla jaudai, PTP4l vergs, kas izmanto Intel FPGA PAC N3000, saglabā fāzes nobīdi attiecībā pret IXIA virtuālo lielmeistaru 53 ns laikā visiem satiksmes testiem. Turklāt galvenā nobīdes lieluma standarta novirze ir mazāka par 5 ns.

Statistiskā informācija par PTP veiktspēju

G.8275.1 PTP Profile	Ieejas trafiks (24 Gb/s)	Izejas satiksme (24 Gb/s)	Divvirzienu satiksme (24 Gb/s)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (abs(maks.) nobīde)	3.68 ns	3.78 ns	4.5 ns
StdDev (no MPD)	1.78 ns	2.1 ns	2.38 ns
Maksimālā nobīde	36 ns	33 ns	53 ns

 

Tālāk norādītie skaitļi parāda galvenās nobīdes lielumu un vidējo ceļa aizkavi (MPD), izmantojot 16 stundu garu 24 Gb/s divvirzienu trafika testu dažādām PTP iekapsulācijām. Kreisās diagrammas šajos attēlos attiecas uz PTP etaloniem IPv4/UDP iekapsulācijā, savukārt labās diagrammas PTP ziņojumapmaiņas iekapsulēšana ir L2 (neapstrādāts Ethernet). PTP4l vergu veiktspēja ir diezgan līdzīga, sliktākā gadījuma galvenā nobīdes lielums ir attiecīgi 53 ns un 45 ns IPv4/UDP un L2 iekapsulēšanai. Lieluma nobīdes standarta novirze ir attiecīgi 4.49 ns un 4.55 ns IPv4/UDP un L2 iekapsulēšanai.

Galvenās nobīdes lielums

Nākamajā attēlā parādīts galvenās nobīdes lielums 24 Gb/s divvirzienu trafikā, IPv4 (pa kreisi) un L2 (labajā) iekapsulācijā, G8275.1 Profile.

Vidējā ceļa aizkave (MPD)

Nākamajā attēlā parādīta Intel FPGA PAC N3000 resursdatora PTP4l vergu vidējā ceļa aizkave ar 24 Gbps divvirzienu trafiku, IPv4 (pa kreisi) un L2 (labajā) iekapsulācijā, G8275.1 Profile.

MPD absolūtās vērtības nav skaidra PTP konsekvences norāde, jo tā ir atkarīga no kabeļu garuma, datu ceļa latentuma un tā tālāk; tomēr, aplūkojot zemās MPD variācijas (attiecīgi 2.381 ns un 2.377 ns IPv4 un L2 gadījumā), kļūst skaidrs, ka PTP MPD aprēķins ir konsekventi precīzs abās iekapsulācijās. Tas pārbauda PTP veiktspējas konsekvenci abos iekapsulēšanas režīmos. Līmeņa izmaiņas aprēķinātajā MPD L2 diagrammā (iepriekš redzamajā attēlā labajā grafikā) ir saistītas ar lietotās trafika pieaugošo ietekmi. Pirmkārt, kanāls ir dīkstāvē (MPD rms ir 55.3 ns), pēc tam tiek izmantota ieejas trafika (otrais pakāpeniskais solis, MPD rms ir 85.44 ns), kam seko vienlaicīga izejas trafiks, kā rezultātā aprēķinātais MPD ir 108.98 ns. Šie skaitļi pārklāj galvenās nobīdes lielumu un aprēķināto MPD divvirzienu trafika testā, kas tiek piemērots gan PTP4l vergu, kas izmanto Intel FPGA PAC N3000 ar T-TC mehānismu, gan citam, kas izmanto Intel FPGA PACN3000 bez TC. funkcionalitāte. T-TC Intel FPGA PAC N3000 testi (oranžs) sākas no nulles laika, savukārt PTP tests, kurā tiek izmantots Intel FPGA PAC N3000 (zils), sākas aptuveni T = 2300 sekundes.

Galvenās nobīdes lielums

Nākamajā attēlā ir parādīts galvenās nobīdes lielums ieejas trafikā (24 Gb/s) ar un bez TTC atbalsta, G.8275.1 Profile.

Iepriekš redzamajā attēlā ar TC iespējotā Intel FPGA PAC N3000 PTP veiktspēja satiksmes apstākļos ir līdzīga Intel FPGA PAC N3000, kas nav TC, pirmajās 2300 sekundēs. T-TC mehānisma efektivitāte Intel FPGA PAC N3000 ir izcelta testa segmentā (pēc 2300. sekundes), kur abu karšu saskarnēm tiek piemērota vienāda trafika slodze. Līdzīgi zemāk esošajā attēlā MPD aprēķini tiek novēroti pirms un pēc trafika piemērošanas kanālā. T-TC mehānisma efektivitāte ir izcelta, kompensējot pakešu uzturēšanās laiku, kas ir pakešu latentums, izmantojot FPGA ceļu starp 25G un 40G MAC.

Vidējā ceļa aizkave (MPD)

Nākamajā attēlā parādīta Intel FPGA PAC N3000 resursdatora PTP4l vergu vidējā ceļa aizkave ieejas trafikā (24 Gbps) ar un bez T-TC atbalsta, G.8275.1 Profile.

Šie skaitļi parāda PTP4l vergu servo algoritmu, pateicoties TC uzturēšanās laika korekcijai, mēs redzam nelielas atšķirības vidējā ceļa aizkaves aprēķinos. Līdz ar to tiek samazināta aizkaves svārstību ietekme uz galvenās nobīdes aproksimāciju. Nākamajā tabulā ir norādīta PTP veiktspējas statistiskā analīze, kas ietver galvenās nobīdes RMS un standarta novirzi, vidējā ceļa aizkaves standarta novirzi, kā arī sliktākā gadījuma galveno nobīdi Intel FPGA PAC N3000 ar un bez T- TC atbalsts.

Statistikas informācija par PTP veiktspēju ieejas trafika laikā

Ieejas trafika (24 Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 ar T-TC	Intel FPGA PAC N3000 bez T-TC
RMS	6.34 ns	40.5 ns
StdDev (abs(maks.) nobīde)	3.65 ns	15.5 ns
StdDev (no MPD)	1.79 ns	18.1 ns
Maksimālā nobīde	34 ns	143 ns

Tiešs TC atbalstītās Intel FPGA PAC N3000 salīdzinājums ar versiju, kas nav TC
Parāda, ka PTP veiktspēja ir 4x līdz 6x zemāka salīdzinājumā ar jebkuru statistiku
metrika (sliktākais gadījums, RMS vai galvenās nobīdes standarta novirze). Sliktākais gadījums
galvenā nobīde T-TC Intel FPGA PAC N8275.1 G.3000 PTP konfigurācijai ir 34
ns ieejas satiksmes apstākļos pie kanāla joslas platuma robežas (24.4 Gbps).

lperf3 satiksmes pārbaude

Šajā sadaļā ir aprakstīts iperf3 trafika salīdzināšanas tests, lai tālāk novērtētu Intel FPGA PAC N3000 PTP veiktspēju. Iperf3 rīks ir izmantots, lai atdarinātu aktīvus satiksmes apstākļus. Iperf3 trafika etalonu tīkla topoloģija, kas parādīta attēlā zemāk, ietver divu serveru savienojumu, katrs izmantojot DUT karti (Intel FPGA PAC N3000 un XXV710), ar Cisco Nexus 93180YC FX slēdzi. Cisco slēdzis darbojas kā robežpulkstenis (T-BC) starp diviem DUT PTP vergiem un Calnex Paragon-NEO Grandmaster.

Tīkla topoloģija Intel FPGA PAC N3000 lperf3 Traffic Test

PTP4l izvade katrā DUT resursdatorā nodrošina PTP veiktspējas datu mērījumus katrai iestatīšanas palīgierīcei (Intel FPGA PAC N3000 un XXV710). Iperf3 trafika pārbaudei uz visām diagrammām un veiktspējas analīzi attiecas šādi nosacījumi un konfigurācijas.

• 17 Gbps kopējais trafika joslas platums (gan TCP, gan UDP), vai nu izejā, vai ieejā, vai divvirzienu uz Intel FPGA PAC N3000.
• PTP pakešu IPv4 iekapsulēšana Cisco Nexus 93180YC-FX slēdža konfigurācijas ierobežojuma dēļ.
• PTP ziņojumu apmaiņas ātrums ir ierobežots līdz 8 paketēm sekundē, jo Cisco Nexus 93180YC-FX slēdža konfigurācijas ierobežojums.

perf3 satiksmes pārbaudes rezultāts

Tālāk sniegtā analīze atspoguļo Intel FPGA PAC N3000 un XXV710 karšu veiktspēju, kas vienlaikus darbojas kā PTP vergu (T-TSC) tīkla interfeisa karte Calnex Paragon NEO Grandmaster, izmantojot T-BC Cisco slēdzi.

Šie skaitļi parāda galvenās nobīdes un MPD lielumu laika gaitā trīs dažādiem trafika testiem, izmantojot Intel FPGA PAC N3000 ar T-TC un XXV710 karti. Abās kartēs divvirzienu trafikam ir vislielākā ietekme uz PTP4l veiktspēju. Satiksmes pārbaudes ilgums ir 10 stundas. Nākamajos attēlos diagrammas aste iezīmē brīdi, kad satiksme apstājas un PTP galvenās nobīdes lielums samazinās līdz zemajam līmenim dīkstāves kanāla dēļ.

Galvenās nobīdes lielums Intel FPGA PAC N3000

Nākamajā attēlā parādīta vidējā ceļa aizkave Intel FPGA PAC N3000 ar TTC, ieejas, izejas un divvirzienu iperf3 trafika laikā.

Vidējā ceļa aizkave (MPD) Intel FPGA PAC N3000

Nākamajā attēlā parādīta vidējā ceļa aizkave Intel FPGA PAC N3000 ar TTC, ieejas, izejas un divvirzienu iperf3 trafika laikā.

Galvenās nobīdes lielums XXV710

Nākamajā attēlā parādīts galvenās nobīdes lielums XXV710 ieejas, izejas un divvirzienu iperf3 trafika gadījumā.

Vidējā ceļa aizkave (MPD) XXV710

Nākamajā attēlā ir parādīta vidējā ceļa aizkave XXV710 ieejas, izejas un divvirzienu iperf3 trafika laikā.

Attiecībā uz Intel FPGA PAC N3000 PTP veiktspēju sliktākā gadījuma galvenā nobīde jebkuros satiksmes apstākļos ir 90 ns. Tādos pašos divvirzienu satiksmes apstākļos Intel FPGA PAC N3000 galvenā nobīde RMS ir 5.6 reizes labāka nekā XXV710 kartei.

	Intel FPGA PAC N3000			XXV710 karte
	Iebraukšanas satiksme10G	Izbraukšanas satiksme 18G	Divvirzienu satiksme18G	Iebraukšanas satiksme18G	Izbraukšanas satiksme 10G	Divvirzienu satiksme18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(abs(maks.) nobīde)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (no MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Maksimālā nobīde	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Proti, Intel FPGA PAC N3000 galvenajai nobīdei ir zemāka standarta novirze,
vismaz 5x mazāk nekā XXV710 karte, nozīmē, ka PTP tuvinājums
Grandmaster pulkstenis ir mazāk jutīgs pret latentuma vai trokšņa izmaiņām satiksmes laikā
Intel FPGA PAC N3000.
Salīdzinot ar IXIA satiksmes pārbaudes rezultātu 5. lpp., sliktākais lielums
galvenā nobīde ar T-TC iespējotu Intel FPGA PAC N3000 šķiet augstāka. Turklāt
tīkla topoloģijas un kanālu joslas platuma atšķirības, tas ir saistīts ar Intel
FPGA PAC N3000 tiek tverts ar G.8275.1 PTP profile (16 Hz sinhronizācijas ātrums), kamēr
sinhronizācijas ziņojumu ātrums šajā gadījumā ir ierobežots ar 8 paketēm sekundē.

Galvenās nobīdes salīdzinājuma lielums

Nākamajā attēlā parādīts galvenās nobīdes salīdzināšanas lielums divvirzienu iperf3 trafikā.

Vidējās ceļa aizkaves (MPD) salīdzinājums

Nākamajā attēlā parādīts vidējā ceļa aizkaves salīdzinājums divvirzienu iperf3 trafikā.

Intel FPGA PAC N3000 izcilo PTP veiktspēju, salīdzinot ar XXV710 karti, atbalsta arī acīmredzami lielāka aprēķinātā vidējā ceļa aizkaves (MPD) novirze XXV710 un Intel FPGA PAC N3000 katrā no mērķa trafika testiem. piemampdivvirzienu iperf3 satiksme. Ignorējiet vidējo vērtību katrā MPD gadījumā, kas var atšķirties vairāku iemeslu dēļ, piemēram, dažādu Ethernet kabeļu un dažādu kodolu latentuma dēļ. Novērotās atšķirības un XXV710 kartes vērtību pieaugums Intel FPGA PAC N3000 nepastāv.

RMS no 8 secīgas galvenās nobīdes salīdzinājums

Secinājums

FPGA datu ceļš starp QSFP28 (25G MAC) un Intel XL710 (40G MAC) pievieno mainīgu pakešu latentumu, kas ietekmē PTP Slave aptuveno precizitāti. Caurspīdīgā pulksteņa (T-TC) atbalsta pievienošana Intel FPGA PAC N3000 mīkstajai FPGA loģikai nodrošina šīs paketes latentuma kompensāciju, pievienojot tās uzturēšanās laiku iekapsulēto PTP ziņojumu korekcijas laukā. Rezultāti apstiprina, ka T-TC mehānisms uzlabo PTP4l vergu precizitātes veiktspēju.

Arī IXIA Traffic Test Result 5. lpp. liecina, ka T-TC atbalsts FPGA datu ceļā uzlabo PTP veiktspēju vismaz 4x, salīdzinot ar Intel FPGA PAC N3000 bez T-TC atbalsta. Intel FPGA PAC N3000 ar T-TC nodrošina sliktākā gadījuma galveno nobīdi 53 ns ieejas, izejas vai divvirzienu trafika slodzes gadījumā pie kanāla jaudas robežas (25 Gbps). Tādējādi ar T-TC atbalstu Intel FPGA PAC N3000 PTP veiktspēja ir gan precīzāka, gan mazāk pakļauta trokšņu izmaiņām.

Lperf3 Traffic Test 10. lpp. Intel FPGA PAC N3000 PTP veiktspēja ar iespējotu T-TC tiek salīdzināta ar karti XXV710. Šis tests tvēra PTP4l datus abiem vergu pulksteņiem, kas tiek apmainīti starp diviem Intel FPGA PAC N3000 un XXV710 kartes resursdatoriem. Sliktākā gadījuma galvenā nobīde, kas novērota Intel FPGA PAC N3000, ir vismaz 5x zemāka nekā XXV710 kartē. Arī uzņemto nobīdi standarta novirze pierāda, ka Intel FPGA PAC N3000 T-TC atbalsts ļauj vienmērīgāk tuvināt Grandmaster's pulksteni.

Lai vēl vairāk apstiprinātu Intel FPGA PAC N3000 PTP veiktspēju, iespējamās pārbaudes iespējas ietver:

• Validācija saskaņā ar dažādiem PTP profiles un ziņojumu ātrumu vairāk nekā vienai Ethernet saitei.
• Lperf3 Traffic Test novērtējums 10. lpp. ar modernāku slēdzi, kas nodrošina lielāku PTP ziņojumu ātrumu.
• T-SC funkcionalitātes un tās PTP laika precizitātes novērtējums saskaņā ar G.8273.2 Atbilstības pārbaude.

Dokumentu pārskatīšanas vēsture IEEE 1588 V2 testam

 

Dokuments Versija	Izmaiņas
2020.05.30	Sākotnējā izlaišana.

 

Dokumenti / Resursi

Intel FPGA programmējamā paātrinājuma karte N3000 [pdfLietotāja rokasgrāmata FPGA programmējamā paātrinājuma karte, N3000, programmējamā paātrinājuma karte N3000, FPGA programmējamā paātrinājuma karte N3000, FPGA, IEEE 1588 V2 tests

Atsauces

• Lietotāja rokasgrāmata