intel FPGA programabilna kartica za ubrzanje N3000 korisnički priručnik
Uvod
Pozadina
Intel FPGA Programmable Acceleration Card N3000 u virtualiziranoj radijskoj pristupnoj mreži (vRAN) zahtijeva podršku za IEEE1588v2 kao Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC) za prikladno planiranje softverskih zadataka. Intel Ethernet kontroler XL710 u Intel® FPGA PAC N3000 pruža podršku za IEEE1588v2. Međutim, FPGA podatkovni put uvodi podrhtavanje koje utječe na performanse PTP-a. Dodavanje kruga prozirnog sata (T-TC) omogućuje Intel FPGA PAC N3000 kompenzaciju svoje interne latencije FPGA i ublažava učinke podrhtavanja, što omogućuje T-TSC-u da učinkovito aproksimira Grandmasterovo vrijeme dana (ToD).
Cilj
Ovi testovi potvrđuju korištenje Intel FPGA PAC N3000 kao IEEE1588v2 podređenog u Open Radio Access Network (O-RAN). Ovaj dokument opisuje:
- Postavljanje testa
- Proces provjere
- Procjena performansi transparentnog mehanizma sata u FPGA putu Intel FPGA PAC N3000
- PTP izvedba Intel FPGA PAC N3000 Izvedba Intel FPGA PAC N3000 koja podržava transparentni sat je
u usporedbi s Intel FPGA PAC N3000 bez transparentnog sata, kao i s drugom Ethernet karticom XXV710 pod različitim prometnim uvjetima i PTP konfiguracijama.
Značajke i ograničenja
Značajke i ograničenja provjere valjanosti za Intel FPGA PAC N3000 IEEE1588v2 podršku su sljedeći:
- Korišteni softverski skup: Linux PTP projekt (PTP4l)
- Podržava sljedeće telecom profiles:
- 1588v2 (zadano)
- G.8265.1
- G.8275.1
- Podržava dvostupanjski PTP slave sat.
Intel Corporation. Sva prava pridržana. Intel, Intelov logotip i druge Intelove oznake zaštitni su znakovi Intel Corporation ili njegovih podružnica. Intel jamči performanse svojih FPGA i poluvodičkih proizvoda prema trenutnim specifikacijama u skladu s Intelovim standardnim jamstvom, ali zadržava pravo izmjene bilo kojeg proizvoda i usluge u bilo koje vrijeme bez prethodne najave. Intel ne preuzima nikakvu odgovornost niti obvezu proizašlu iz primjene ili upotrebe bilo koje informacije, proizvoda ili usluge opisane ovdje, osim ako je Intel izričito pismeno pristao. Intelovim kupcima savjetuje se da nabave najnoviju verziju specifikacija uređaja prije nego što se pouzdaju u bilo kakve objavljene informacije i prije naručivanja proizvoda ili usluga. *Druga imena i robne marke mogu se smatrati vlasništvom drugih.
- Podržava end-to-end multicast način rada.
- Podržava frekvenciju razmjene PTP poruka do 128 Hz.
- Ovo je ograničenje plana validacije i zaposlenog velemajstora. Moguće su PTP konfiguracije veće od 128 paketa u sekundi za PTP poruke.
- Zbog ograničenja preklopnika Cisco* Nexus* 93180YC-FX koji se koristi u postavci provjere valjanosti, rezultati izvedbe u uvjetima prometa iperf3 odnose se na brzinu razmjene PTP poruka od 8 Hz.
- Podrška za enkapsulaciju:
- Prijenos preko L2 (neobrađeni Ethernet) i L3 (UDP/IPv4/IPv6)
Bilješka: U ovom dokumentu svi rezultati koriste jednu Ethernet vezu od 25 Gbps.
- Prijenos preko L2 (neobrađeni Ethernet) i L3 (UDP/IPv4/IPv6)
Alati i verzije upravljačkih programa
| Alati | Verzija |
| BIOS | Intel Server Board S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| Kernel | kernel-rt-3.10.0-693.2.2.rt56.623.el7.src. |
| Data Plane Development Kit (DPDK) | 18.08 |
| Intel C kompajler | 19.0.3 |
| Intel XL710 upravljački program (i40e upravljački program) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-zakrpa 1 |
| lperf3 | 3.0.11 |
| trafgen | Netsniff-ng 0.6.6 Toolkit |
IXIA prometni test
Prvi set PTP referentnih vrijednosti za Intel FPGA PAC N3000 koristi IXIA* rješenje za testiranje mrežne i PTP usklađenosti. IXIA XGS2 kućište uključuje karticu IXIA 40 PORT NOVUS-R100GE8Q28 i IxExplorer koji pruža grafičko sučelje za postavljanje virtualnog PTP Grandmastera na DUT (Intel FPGA PAC N3000) preko jedne 25 Gbps izravne Ethernet veze. Blok dijagram u nastavku ilustrira topologiju ciljanog testiranja za referentne vrijednosti temeljene na IXIA. Svi rezultati koriste IXIA-generirani promet za testove ulaznog prometa i koriste trafgen alat na hostu Intel FPGA PAC N3000 za testove izlaznog prometa, gdje je smjer ulaza ili izlaza uvijek iz perspektive DUT-a (Intel FPGA PAC N3000 ) domaćin. U oba slučaja prosječna brzina prometa je 24 Gbps. Ova testna postavka pruža osnovnu karakterizaciju PTP performansi Intel FPGA PAC N3000 s omogućenim T-TC mehanizmom, kao i usporedbu s ne-TC Intel FPGA PAC N3000 tvorničkom slikom prema ITU-T G.8275.1 PTP profile.
Topologija za Intel FPGA PAC N3000 testove prometa pod IXIA Virtual Grandmasterom
Rezultat IXIA Prometnog testa
Sljedeća analiza bilježi PTP izvedbu Intel FPGA PAC N3000 s omogućenom TC pod uvjetima ulaznog i izlaznog prometa. U ovom odjeljku, PTP profile G.8275.1 usvojen je za sva ispitivanja prometa i prikupljanje podataka.
Veličina glavnog pomaka
Sljedeća slika prikazuje veličinu glavnog pomaka promatranog od strane PTP4l slave klijenta Intel FPGA PAC N3000 hosta kao funkciju proteklog vremena pod ulaznim, izlaznim i dvosmjernim prometom (prosječna propusnost od 24.4 Gbps).
Srednje kašnjenje putanje (MPD)
Sljedeća slika prikazuje srednje kašnjenje puta, kako ga je izračunao PTP4 podređeni uređaj koji koristi Intel FPGA PAC N3000 kao karticu mrežnog sučelja, za isti test kao na gornjoj slici. Ukupno trajanje svakog od tri prometna ispita je najmanje 16 sati.
Sljedeća tablica navodi statističku analizu tri prometna testa. Pod prometnim opterećenjem blizu kapaciteta kanala, PTP4l slave koji koristi Intel FPGA PAC N3000 održava svoj fazni pomak prema IXIA-inom virtualnom velemajstoru unutar 53 ns za sve prometne testove. Osim toga, standardna devijacija veličine glavnog pomaka ispod je 5 ns.
Statistički detalji o PTP izvedbi
| G.8275.1 PTP Profile | Ulazni promet (24Gbps) | Izlazni promet (24Gbps) | Dvosmjerni promet (24Gbps) |
| RMS | 6.35 ns | 8.4 ns | 9.2 ns |
| StdDev (od abs(maks.) pomaka) | 3.68 ns | 3.78 ns | 4.5 ns |
| StdDev (od MPD) | 1.78 ns | 2.1 ns | 2.38 ns |
| Maks. pomak | 36 ns | 33 ns | 53 ns |
Sljedeće brojke predstavljaju veličinu glavnog pomaka i srednjeg kašnjenja puta (MPD), pod 16-satnim testom dvosmjernog prometa od 24 Gbps za različite PTP enkapsulacije. Lijevi grafikoni na ovim slikama odnose se na PTP referentne vrijednosti pod IPv4/UDP enkapsulacijom, dok je PTP enkapsulacija poruka na desnim grafikonima u L2 (neobrađeni Ethernet). Izvedba PTP4l podređenog uređaja prilično je slična, magnituda glavnog pomaka u najgorem slučaju je 53 ns odnosno 45 ns za IPv4/UDP i L2 enkapsulaciju. Standardna devijacija pomaka magnitude je 4.49 ns odnosno 4.55 ns za IPv4/UDP i L2 enkapsulaciju.
Veličina glavnog pomaka
Sljedeća slika prikazuje veličinu glavnog pomaka pod dvosmjernim prometom od 24 Gbps, IPv4 (lijevo) i L2 (desno) enkapsulacijom, G8275.1 Profile.
Srednje kašnjenje putanje (MPD)
Sljedeća slika prikazuje srednje kašnjenje putanje Intel FPGA PAC N3000 glavnog PTP4l slave pod 24 Gbps dvosmjernim prometom, IPv4 (lijevo) i L2 (desno) enkapsulacijom, G8275.1 Profile.
Apsolutne vrijednosti MPD-a nisu jasan pokazatelj dosljednosti PTP-a, budući da ovise o duljini kabela, kašnjenju putanje podataka i tako dalje; međutim, gledajući niske MPD varijacije (2.381 ns i 2.377 ns za IPv4 i L2 slučaj, respektivno) čini se očiglednim da je PTP MPD izračun dosljedno točan u obje enkapsulacije. Provjerava dosljednost PTP performansi u oba načina enkapsulacije. Promjena razine u izračunatom MPD-u na grafikonu L2 (na gornjoj slici, desni grafikon) nastala je zbog inkrementalnog učinka primijenjenog prometa. Prvo, kanal je u stanju mirovanja (MPD rms je 55.3 ns), zatim se primjenjuje ulazni promet (drugi inkrementalni korak, MPD rms je 85.44 ns), nakon čega slijedi simultani izlazni promet, što rezultira izračunatim MPD-om od 108.98 ns. Sljedeće slike prikazuju veličinu glavnog pomaka i izračunati MPD testa dvosmjernog prometa primijenjenog na PTP4l podređeni uređaj koji koristi Intel FPGA PAC N3000 s T-TC mehanizmom, kao i na drugi koji koristi Intel FPGA PACN3000 bez TC-a funkcionalnost. T-TC Intel FPGA PAC N3000 testovi (narančasti) počinju od nultog vremena, dok PTP test koji koristi ne-TC Intel FPGA PAC N3000 (plavi) počinje oko T = 2300 sekundi.
Veličina glavnog pomaka
Sljedeća slika prikazuje veličinu glavnog pomaka pod Ingress prometom (24 Gbps), sa i bez TTC podrške, G.8275.1 Profile.
Na gornjoj slici, PTP izvedba Intel FPGA PAC N3000 s omogućenom TC pod prometom slična je ne-TC Intel FPGA PAC N3000 tijekom prvih 2300 sekundi. Učinkovitost T-TC mehanizma u Intel FPGA PAC N3000 istaknuta je u segmentu testa (nakon 2300. sekunde) gdje se na sučelja obiju kartica primjenjuje jednako prometno opterećenje. Slično na donjoj slici, MPD izračuni se promatraju prije i nakon primjene prometa na kanalu. Učinkovitost T-TC mehanizma je naglašena u kompenzaciji vremena zadržavanja paketa što je kašnjenje paketa kroz FPGA put između 25G i 40G MAC-ova.
Srednje kašnjenje putanje (MPD)
Sljedeća slika prikazuje srednje kašnjenje putanje Intel FPGA PAC N3000 glavnog PTP4l slave pod ulaznim prometom (24 Gbps), sa i bez T-TC podrške, G.8275.1 Profile.
Ove brojke pokazuju PTP4l podređeni servo algoritam, zbog korekcije vremena zadržavanja TC-a, vidimo male razlike u izračunima prosječnog kašnjenja putanje. Stoga je smanjen utjecaj fluktuacija kašnjenja na aproksimaciju glavnog pomaka. Sljedeća tablica navodi statističku analizu performansi PTP-a, koja uključuje RMS i standardnu devijaciju glavnog pomaka, standardnu devijaciju srednjeg kašnjenja putanje, kao i glavni pomak u najgorem slučaju za Intel FPGA PAC N3000 sa i bez T- TC podrška.
Statistički detalji o PTP izvedbi pod ulaznim prometom
| Ulazni promet (24Gbps) G.8275.1 PTP Profile | Intel FPGA PAC N3000 s T-TC | Intel FPGA PAC N3000 bez T-TC |
| RMS | 6.34 ns | 40.5 ns |
| StdDev (od abs(maks.) pomaka) | 3.65 ns | 15.5 ns |
| StdDev (od MPD) | 1.79 ns | 18.1 ns |
| Maks. pomak | 34 ns | 143 ns |
Izravna usporedba TC-podržanog Intel FPGA PAC N3000 s verzijom koja nije TC
Pokazuje da je PTP izvedba 4x do 6x niža u odnosu na bilo koju statistiku
metrike (najgori slučaj, RMS ili standardna devijacija glavnog pomaka). U najgorem slučaju
glavni pomak za G.8275.1 PTP konfiguraciju T-TC Intel FPGA PAC N3000 je 34
ns pod uvjetima ulaznog prometa na granici propusnosti kanala (24.4Gbps).
lperf3 Prometni test
Ovaj odjeljak opisuje usporedni test iperf3 prometa za daljnju procjenu PTP performansi Intel FPGA PAC N3000. Alat iperf3 korišten je za oponašanje aktivnih prometnih uvjeta. Mrežna topologija referentnih vrijednosti prometa iperf3, prikazana na donjoj slici, uključuje povezivanje dvaju poslužitelja, od kojih svaki koristi DUT karticu (Intel FPGA PAC N3000 i XXV710), na Cisco Nexus 93180YC FX preklopnik. Preklopnik Cisco djeluje kao granični sat (T-BC) između dva DUT PTP podređena uređaja i Calnex Paragon-NEO Grandmaster.
Topologija mreže za Intel FPGA PAC N3000 lperf3 Test prometa
Izlaz PTP4l na svakom od DUT hostova pruža mjerenja podataka PTP performansi za svaki podređeni uređaj u postavci (Intel FPGA PAC N3000 i XXV710). Za iperf3 test prometa, sljedeći uvjeti i konfiguracije primjenjuju se na sve grafikone i analizu performansi:
- 17 Gbps agregirane propusnosti prometa (i TCP i UDP), bilo izlaznog ili ulaznog ili dvosmjernog prema Intel FPGA PAC N3000.
- IPv4 enkapsulacija PTP paketa, zbog ograničenja konfiguracije na preklopniku Cisco Nexus 93180YC-FX.
- Stopa razmjene PTP poruka ograničena je na 8 paketa/sekundi, zbog ograničenja konfiguracije na preklopniku Cisco Nexus 93180YC-FX.
perf3 Rezultat testa prometa
Sljedeća analiza bilježi performanse Intel FPGA PAC N3000 i XXV710 kartice, obje istovremeno djeluju kao kartica mrežnog sučelja PTP slave (T-TSC) Calnex Paragon NEO Grandmaster preko T-BC Cisco preklopnika.
Sljedeće brojke pokazuju veličinu glavnog pomaka i MPD tijekom vremena za tri različita testa prometa korištenjem Intel FPGA PAC N3000 s T-TC i XXV710 karticom. U obje kartice, dvosmjerni promet ima najveći učinak na performanse PTP4l. Prometni test traje 10 sati. Na sljedećim slikama, rep grafikona označava točku u vremenu u kojoj se promet zaustavlja i veličina PTP glavnog pomaka pada na svoje niske razine, zbog kanala u mirovanju.
Veličina glavnog pomaka za Intel FPGA PAC N3000
Sljedeća slika prikazuje srednje kašnjenje putanje za Intel FPGA PAC N3000 s T TC, pod ulaznim, izlaznim i dvosmjernim iperf3 prometom.
Srednje kašnjenje putanje (MPD) za Intel FPGA PAC N3000
Sljedeća slika prikazuje srednje kašnjenje putanje za Intel FPGA PAC N3000 s T TC, pod ulaznim, izlaznim i dvosmjernim iperf3 prometom.
Veličina glavnog pomaka za XXV710
Sljedeća slika prikazuje veličinu glavnog pomaka za XXV710, pod ulaznim, izlaznim i dvosmjernim iperf3 prometom.
Srednje kašnjenje putanje (MPD) za XXV710
Sljedeća slika prikazuje srednje kašnjenje putanje za XXV710, pod ulaznim, izlaznim i dvosmjernim iperf3 prometom.
Što se tiče performansi Intel FPGA PAC N3000 PTP, glavni pomak u najgorem slučaju u bilo kojem prometnom stanju je unutar 90 ns. Iako pod istim uvjetima dvosmjernog prometa, RMS glavnog pomaka Intel FPGA PAC N3000 je 5.6x bolji od onog XXV710 kartice.
| Intel FPGA PAC N3000 | XXV710 kartica | |||||
| Ulazni promet10G | Izlazni promet 18G | Dvosmjerni promet18G | Ulazni promet18G | Izlazni promet 10G | Dvosmjerni promet18G | |
| RMS | 27.6 ns | 14.2 ns | 27.2 ns | 93.96 ns | 164.2 ns | 154.7 ns |
| StdDev(od abs(max) offset) | 9.8 ns | 8.7 ns | 14.6 ns | 61.2 ns | 123.8 ns | 100 ns |
| StdDev (od MPD) | 21.6 ns | 9.2 ns | 20.6 ns | 55.58 ns | 55.3 ns | 75.9 ns |
| Maks. pomak | 84 ns | 62 ns | 90 ns | 474 ns | 1,106 ns | 958 ns |
Naime, glavni pomak Intel FPGA PAC N3000 ima nižu standardnu devijaciju,
najmanje 5x manje od kartice XXV710, znači da je PTP aproksimacija
Grandmaster sat je manje osjetljiv na latenciju ili varijacije šuma pod prometom u
Intel FPGA PAC N3000.
U usporedbi s rezultatima IXIA prometnog testa na stranici 5, veličina najgoreg slučaja
glavni pomak s omogućenim T-TC Intel FPGA PAC N3000 čini se višim. Osim toga
razlike u topologiji mreže i propusnosti kanala, to je zbog Intela
FPGA PAC N3000 snima se pod G.8275.1 PTP profile (16 Hz sinkronizacija), dok
brzina sinkronizacije poruke u ovom je slučaju ograničena na 8 paketa u sekundi.
Usporedba veličine glavnog pomaka
Sljedeća slika prikazuje veličinu usporedbe glavnog pomaka pod dvosmjernim iperf3 prometom.
Usporedba srednjeg kašnjenja putanje (MPD).
Sljedeća slika prikazuje usporedbu srednjeg kašnjenja puta pod dvosmjernim iperf3 prometom.
Superiorna PTP izvedba Intel FPGA PAC N3000, u usporedbi s XXV710 karticom, također je podržana evidentno većim odstupanjem izračunatog srednjeg kašnjenja puta (MPD) za XXV710 i Intel FPGA PAC N3000 u svakom od ciljanih testova prometa, za prample dvosmjerni iperf3 promet. Zanemarite srednju vrijednost u svakom slučaju MPD-a, koja može biti različita zbog niza razloga, kao što su različiti Ethernet kabeli i različita latencija jezgre. Uočena razlika i skok vrijednosti za XXV710 karticu nisu prisutni u Intel FPGA PAC N3000.
RMS od 8 uzastopnih glavnih pomaka usporedbe
Zaključak
FPGA put podataka između QSFP28 (25G MAC) i Intel XL710 (40G MAC) dodaje varijabilnu latenciju paketa koja utječe na aproksimacijsku točnost PTP Slave-a. Dodavanje podrške za Transparent Clock (T-TC) u FPGA soft logici Intel FPGA PAC N3000 osigurava kompenzaciju ovog kašnjenja paketa dodavanjem njegovog vremena zadržavanja u polju ispravka inkapsuliranih PTP poruka. Rezultati potvrđuju da T-TC mehanizam poboljšava performanse točnosti PTP4l podređenog uređaja.
Također, rezultati testa IXIA prometa na stranici 5 pokazuju da T-TC podrška u FPGA podatkovnom putu poboljšava PTP performanse za najmanje 4x, u usporedbi s Intel FPGA PAC N3000 bez T-TC podrške. Intel FPGA PAC N3000 s T-TC predstavlja glavni pomak u najgorem slučaju od 53 ns pod ulaznim, izlaznim ili dvosmjernim prometnim opterećenjima na granici kapaciteta kanala (25 Gbps). Dakle, s T-TC podrškom, performanse Intel FPGA PAC N3000 PTP su preciznije i manje sklone varijacijama šuma.
U lperf3 testu prometa na stranici 10, PTP performanse Intel FPGA PAC N3000 s omogućenim T-TC uspoređuju se s XXV710 karticom. Ovaj test je uhvatio PTP4l podatke za oba pomoćna sata pod ulaznim ili izlaznim prometom koji se razmjenjuje između dva hosta Intel FPGA PAC N3000 i XXV710 kartice. Glavni pomak u najgorem slučaju primijećen u Intel FPGA PAC N3000 je najmanje 5x niži od kartice XXV710. Također, standardna devijacija snimljenih pomaka također dokazuje da T-TC podrška Intel FPGA PAC N3000 omogućuje glađu aproksimaciju Grandmasterovog sata.
Za daljnju provjeru PTP performansi Intel FPGA PAC N3000, moguće opcije testiranja uključuju:
- Validacija pod različitim PTP profiles i brzine poruka za više od jedne Ethernet veze.
- Procjena lperf3 testa prometa na stranici 10 s naprednijim prekidačem koji omogućuje veće stope PTP poruka.
- Procjena T-SC funkcionalnosti i njegove PTP vremenske točnosti prema G.8273.2 testiranju sukladnosti.
Povijest revizija dokumenta za IEEE 1588 V2 test
| Dokument Verzija | Promjene |
| 2020.05.30 | Početno izdanje. |
Dokumenti / Resursi
 |
intel FPGA programabilna kartica za ubrzanje N3000 [pdf] Korisnički priručnik FPGA programabilna kartica za ubrzanje, N3000, programabilna kartica za ubrzanje N3000, FPGA programabilna kartica za ubrzanje N3000, FPGA, IEEE 1588 V2 Test |
