د intel FPGA د پروګرام وړ سرعت کارت N3000 کارن لارښود

پیژندنه

پس منظر

د Intel FPGA برنامه وړ سرعت کارت N3000 په مجازی راډیو لاسرسي شبکه (vRAN) کې د IEEE1588v2 لپاره د دقیق وخت پروتوکول (PTP) مخابراتي غلام ساعتونو (T-TSC) لپاره ملاتړ ته اړتیا لري ترڅو د سافټویر دندې په مناسب ډول مهالویش کړي. په Intel® FPGA PAC N710 کې د انټل ایترنیټ کنټرولر XL3000 د IEEE1588v2 ملاتړ چمتو کوي. په هرصورت، د FPGA ډیټا لاره جټر معرفي کوي چې د PTP فعالیت اغیزه کوي. د شفاف ساعت (T-TC) سرکټ اضافه کول د Intel FPGA PAC N3000 ته وړتیا ورکوي ترڅو د دې FPGA داخلي ځنډ لپاره خساره ورکړي او د جټر اغیزې کموي، کوم چې T-TSC ته اجازه ورکوي چې د ورځې د ګرانډ ماسټر وخت (ToD) په اغیزمنه توګه اټکل کړي.

هدف

دا ازموینې د خلاص راډیو لاسرسي شبکې (O-RAN) کې د IEEE3000v1588 غلام په توګه د Intel FPGA PAC N2 کارول تاییدوي. دا سند تشریح کوي:

• د ازموینې ترتیب
• د تایید پروسه
• د Intel FPGA PAC N3000 FPGA لاره کې د شفاف ساعت میکانیزم د فعالیت ارزونه
• د Intel FPGA PAC N3000 د PTP فعالیت د Intel FPGA PAC N3000 فعالیت د شفاف ساعت ملاتړ کوي
  د Intel FPGA PAC N3000 سره پرته له شفاف ساعت او همدارنګه د بل ایترنیټ کارت XXV710 سره د مختلف ترافیک شرایطو او PTP تشکیلاتو سره پرتله کول.

ځانګړتیاوې او محدودیتونه

د Intel FPGA PAC N3000 IEEE1588v2 ملاتړ لپاره ځانګړتیاوې او د اعتبار محدودیتونه په لاندې ډول دي:

• د سافټویر سټیک کارول شوی: د لینکس PTP پروژه (PTP4l)
• د لاندې مخابراتي پرو ملاتړ کويfiles:
  •  1588v2 (ډیفالټ)
  • جی .8265.1
  • جی .8275.1
• د دوه مرحلې PTP غلام ساعت ملاتړ کوي.

Intel Corporation. ټول حقونه خوندي دي. Intel، د Intel لوگو، او د Intel نورې نښې د Intel Corporation یا د هغې د فرعي شرکتونو سوداګریزې نښې دي. Intel د خپل FPGA او سیمیکمډکټر محصولاتو فعالیت د Intel معیاري تضمین سره سم اوسني مشخصاتو ته تضمینوي، مګر دا حق خوندي کوي چې په هر وخت کې پرته له خبرتیا څخه په هر محصول او خدماتو کې بدلون راولي. Intel هیڅ مسؤلیت یا مسؤلیت په غاړه نه اخلي چې د غوښتنلیک یا د کوم معلوماتو، محصول، یا خدماتو کارولو څخه رامینځته کیږي چې دلته تشریح شوي پرته له دې چې د Intel لخوا په لیکلي ډول موافقه شوې وي. د انټیل پیرودونکو ته مشوره ورکول کیږي چې د وسیلې ځانګړتیاو وروستۍ نسخه ترلاسه کړي مخکې لدې چې په کوم خپاره شوي معلوماتو تکیه وکړي او د محصولاتو یا خدماتو لپاره امر کولو دمخه. * نور نومونه او نښې ممکن د نورو ملکیت په توګه ادعا شي.

• له پای څخه تر پای پورې ملټي کاسټ حالت ملاتړ کوي.
• تر 128 Hz پورې د PTP پیغام تبادلې فریکونسۍ ملاتړ کوي.
  • دا د اعتبار کولو پلان محدودیت دی او ګمارل شوي ګرانډ ماسټر. د PTP پیغامونو لپاره په هر ثانیه کې د 128 پاکټونو څخه لوړ د PTP ترتیب ممکن ممکن وي.
• د Cisco* Nexus* 93180YC-FX سویچ د محدودیتونو له امله چې د اعتبار په ترتیب کې کارول کیږي، د iperf3 ترافیک شرایطو لاندې د فعالیت پایلې د 8 Hz د PTP پیغام تبادلې نرخ ته راجع کیږي.
• د encapsulation ملاتړ:
  • په L2 (خام ایترنیټ) او L3 (UDP/IPv4/IPv6) باندې ټرانسپورټ
    یادونه: په دې سند کې، ټولې پایلې یو واحد 25Gbps ایترنیټ لینک کاروي.

وسیلې او د چلونکي نسخې

وسیلې	نسخه
BIOS	د انټل سرور بورډ S2600WF 00.01.0013
OS	CentOS 7.6
کرنل	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
د ډیټا الوتکې پراختیا کټ (DPDK)	18.08
Intel C کمپیلر	19.0.3
Intel XL710 ډرایور (i40e ډرایور)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
ټرافګن	Netsniff-ng 0.6.6 Toolkit

 د IXIA ترافیک ازموینه

د Intel FPGA PAC N3000 لپاره د PTP فعالیت معیارونو لومړۍ سیټ د شبکې او PTP موافقت ازموینې لپاره د IXIA* حل کاروي. د IXIA XGS2 چیسس بکس کې د IXIA 40 PORT NOVUS-R100GE8Q28 کارت او IxExplorer شامل دي کوم چې DUT (Intel FPGA PAC N3000) ته د یو واحد مستقیم Ebpsnet اتصال له لارې د مجازی PTP ګرانډ ماسټر تنظیم کولو لپاره ګرافیکي انٹرفیس چمتو کوي. لاندې د بلاک ډیاګرام د IXIA پر بنسټ معیارونو لپاره د نښه شوي ازموینې ټوپولوژي روښانه کوي. ټولې پایلې د ننوتلو ټرافيکي ازموینو لپاره د IXIA لخوا رامینځته شوي ترافیک کاروي او د انټیل FPGA PAC N25 کوربه کې د ایګرس ترافیک ازموینې لپاره د ټرافګین وسیله کاروي ، چیرې چې د ننوتلو یا وتلو لار تل د DUT له لید څخه وي (Intel FPGA PAC N3000 ) کوربه. په دواړو حالتونو کې، د اوسط ترافیک کچه 3000 Gbps ده. دا ازموینې ترتیب د T-TC میکانیزم فعال شوي سره د Intel FPGA PAC N24 د PTP فعالیت اساسی ځانګړتیا چمتو کوي ، په بیله بیا د ITU-T G.3000 PTP پرو لاندې د غیر TC Intel FPGA PAC N3000 فابریکې عکس سره پرتله کول.file.

د IXIA مجازی ګرانډ ماسټر لاندې د Intel FPGA PAC N3000 ترافیک ازموینو لپاره ټوپولوژي

د IXIA ترافیکي ازموینې پایله

لاندې تحلیل د TC فعال شوي Intel FPGA PAC N3000 PTP فعالیت د ننوتلو او وتلو ترافیک شرایطو لاندې نیسي. په دې برخه کې د PTP پروfile G.8275.1 د ټولو ترافیکي ازموینو او معلوماتو راټولولو لپاره تصویب شوی.

د ماسټر آفسیټ اندازه

لاندې شمیره د انټیل FPGA PAC N4 کوربه د PTP3000l غلام پیرودونکي لخوا د ننوتلو ، وتلو او دوه اړخیز ترافیک لاندې د تیر شوي وخت فعالیت په توګه مشاهده شوي د ماسټر آفسیټ اندازه ښیې (د 24.4Gbps اوسط جریان).

د منځنۍ لارې ځنډ (MPD)

لاندې ارقام د منځنۍ لارې ځنډ ښیي، لکه څنګه چې د PTP4 غلام لخوا محاسبه شوي چې د انټیل FPGA PAC N3000 د شبکې انٹرفیس کارت په توګه کاروي، د پورته شمیرې په څیر ورته ازموینې لپاره. د هرې درې ټرافيکي ازموینې ټوله موده لږترلږه 16 ساعته ده.

لاندې جدول د دریو ترافیکي ازموینو احصایوي تحلیل لیست کوي. د چینل ظرفیت ته نږدې د ترافیک بار لاندې ، د PTP4l غلام چې د Intel FPGA PAC N3000 کاروي د ټولو ترافیکي ازموینو لپاره د IXIA مجازی ګرانډ ماسټر ته د 53 ns دننه خپل مرحله آفسیټ ساتي. برسېره پردې، د ماسټر آفسیټ معیار معیاري انحراف د 5 ns څخه کم دی.

د PTP فعالیت په اړه احصایوي توضیحات

G.8275.1 PTP پروfile	د ترافیک داخلول (24Gbps)	د وتلو ترافیک (24Gbps)	دوه طرفه ترافیک (24Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (د abs (max) offset)	3.68 ns	3.78 ns	4.5 ns
StdDev (د MPD)	1.78 ns	2.1 ns	2.38 ns
میکس آفسټ	36 ns	33 ns	53 ns

 

لاندې ارقام د ماسټر آفسیټ شدت او د منځنۍ لارې ځنډ (MPD) استازیتوب کوي، د 16-ساعت اوږد 24 Gbps دوه اړخیز ټرافيکي ازموینې لاندې د مختلف PTP encapsulations لپاره. په دې ارقامو کې کیڼ ګرافونه د IPv4/UDP encapsulation لاندې د PTP بنچمارکونو ته اشاره کوي، پداسې حال کې چې د ښي ګرافونو د PTP پیغام رسولو پوښښ په L2 (خام ایترنیټ) کې دی. د PTP4l غلام فعالیت خورا ورته دی، د بدترین قضیې ماسټر آفسیټ اندازه په ترتیب سره د IPv53/UDP او L45 encapsulation لپاره 4 ns او 2 ns ده. د میګاټیوډ آفسیټ معیاري انحراف په ترتیب سره د IPv4.49/UDP او L4.55 encapsulation لپاره 4 ns او 2 ns دی.

د ماسټر آفسیټ اندازه

لاندې شمیره د 24 Gbps دوه اړخیز ترافیک لاندې د ماسټر آفسیټ شدت ښیې ، IPv4 (کیڼ) او L2 (ښي) انکپسولیشن ، G8275.1 پروfile.

د منځنۍ لارې ځنډ (MPD)

لاندې شمیره د 3000 Gbps دوه اړخیز ترافیک لاندې د Intel FPGA PAC N4 کوربه PTP24l غلام د منځنۍ لارې ځنډ ښیې ، IPv4 (کیڼ اړخ) او L2 (ښي) انکاپسولیشن ، G8275.1 پروfile.

د MPD مطلق ارزښتونه د PTP تسلسل روښانه نښه نده، ځکه چې دا د اوږدوالی کیبلونو، د معلوماتو د لارې ځنډ او داسې نور پورې اړه لري؛ په هرصورت، د MPD ټیټ توپیرونو ته په کتلو سره (په ترتیب سره د IPv2.381 او L2.377 قضیې لپاره 4 ns او 2 ns) دا روښانه کوي چې د PTP MPD محاسبه په دوامداره توګه په دواړو پوښښونو کې سمه ده. دا د PTP فعالیت دوام په دواړو انکپسول حالتونو کې تاییدوي. په L2 ګراف کې په محاسبه شوي MPD کې د کچې بدلون (په پورتني شکل کې، ښي ګراف کې) د پلي شوي ترافیک د زیاتیدونکي اغیز له امله دی. لومړی، چینل بې کاره دی (MPD rms 55.3 ns دی)، بیا د ننوتلو ټرافيک پلي کیږي (دوهم زیاتیدونکی ګام، MPD rms 85.44 ns دی)، وروسته د یوځل د وتلو ټرافيک، په پایله کې د 108.98 ns حساب شوي MPD. لاندې ارقام د ماسټر آفسیټ اندازه او د دوه اړخیز ترافیک ازموینې محاسبه شوې MPD پوښي چې د T-TC میکانیزم سره د Intel FPGA PAC N4 په کارولو سره د PTP3000l غلام دواړو باندې پلي کیږي ، او همدارنګه بل ته چې د TC پرته Intel FPGA PACN3000 کاروي. فعالیت د T-TC Intel FPGA PAC N3000 ازموینې (نارنج) د وخت له صفر څخه پیل کیږي ، پداسې حال کې چې د PTP ازموینه چې د غیر TC Intel FPGA PAC N3000 (نیلي) څخه کار اخلي شاوخوا T = 2300 ثانیې پیل کیږي.

د ماسټر آفسیټ اندازه

لاندې ارقام د انګریس ترافیک (24 Gbps) لاندې د ماسټر آفسیټ شدت ښیې ، د TTC ملاتړ سره او پرته ، G.8275.1 پروfile.

په پورته شمیره کې، د ټرافیک لاندې د TC فعال شوي Intel FPGA PAC N3000 PTP فعالیت د لومړي 3000 ثانیو لپاره د غیر TC Intel FPGA PAC N2300 سره ورته دی. په Intel FPGA PAC N3000 کې د T-TC میکانیزم اغیزمنتوب د ازموینې برخه کې (د 2300 ثانیې وروسته) په ګوته شوي چیرې چې د دواړو کارتونو انٹرفیسونو کې مساوي ترافیک بار پلي کیږي. په ورته ډول په لاندې شکل کې، د MPD حسابونه په چینل کې د ترافیک پلي کولو دمخه او وروسته لیدل کیږي. د T-TC میکانیزم اغیزمنتوب د پاکټونو د استوګنې وخت په جبران کولو کې روښانه شوی کوم چې د 25G او 40G MACs ترمنځ د FPGA لارې له لارې د پاکټ ځنډ دی.

د منځنۍ لارې ځنډ (MPD)

لاندې ارقام د Ingress ترافیک (3000 Gbps) لاندې د Intel FPGA PAC N4 کوربه PTP24l غلام د منځنۍ لارې ځنډ ښیي، د T-TC ملاتړ سره او پرته، G.8275.1 پروfile.

دا ارقام د PTP4l غلام servo الګوریتم ښیي، د TC د استوګنې وخت سمون له امله، موږ د منځنۍ لارې ځنډ محاسبه کې کوچني توپیرونه ګورو. له همدې امله، د ماسټر آفسیټ اټکل باندې د ځنډ د بدلون اغیز کم شوی. لاندې جدول د PTP فعالیت په اړه احصایوي تحلیلونه لیست کوي، کوم چې د ماسټر آفسیټ RMS او معیاري انحراف، د منځنۍ لارې ځنډ معیاري انحراف، او همدارنګه د T- سره او پرته د Intel FPGA PAC N3000 لپاره د بدترین قضیې ماسټر آفسیټ شامل دي. د TC ملاتړ.

د انګریس ترافیک لاندې د PTP فعالیت په اړه احصایوي توضیحات

انګریس ترافیک (24Gbps) G.8275.1 PTP پروfile	Intel FPGA PAC N3000 د T- TC سره	Intel FPGA PAC N3000 پرته له T-TC
RMS	6.34 ns	40.5 ns
StdDev (د abs (max) offset)	3.65 ns	15.5 ns
StdDev (د MPD)	1.79 ns	18.1 ns
میکس آفسټ	34 ns	143 ns

مستقیم پرتله کول د TC ملاتړ شوي Intel FPGA PAC N3000 د غیر TC نسخې سره
ښیې چې د PTP فعالیت د هرې احصایې په اړه له 4x څخه تر 6x ټیټ دی
میټریک (تر ټولو بد حالت، RMS یا د ماسټر آفسیټ معیاري انحراف). تر ټولو بد حالت
د T-TC Intel FPGA PAC N8275.1 G.3000 PTP ترتیب لپاره ماسټر آفسیټ 34 دی
د چینل بینډ ویت (24.4Gbps) حد کې د ترافیک شرایطو لاندې داخلیږي.

lperf3 ترافیک ازموینه

دا برخه د Intel FPGA PAC N3 PTP فعالیت نوره ارزولو لپاره د iperf3000 ترافیک بنچمارکینګ ازموینه تشریح کوي. د iperf3 وسیله د فعال ترافیک شرایطو تقلید لپاره کارول شوې. د iperf3 ټرافيکي بنچمارکونو شبکې ټوپولوژي، په لاندې شکل کې ښودل شوي، د دوو سرورونو نښلول شامل دي، هر یو د DUT کارت (Intel FPGA PAC N3000 او XXV710) په کارولو سره، د Cisco Nexus 93180YC FX سویچ ته. د سیسکو سویچ د دوه DUT PTP غلامانو او Calnex Paragon-NEO Grandmaster ترمنځ د سرحد ساعت (T-BC) په توګه کار کوي.

د Intel FPGA PAC N3000 lperf3 ټرافیک ازموینې لپاره د شبکې ټوپولوژي

په هر DUT کوربه کې د PTP4l محصول په ترتیب کې د هر غلام وسیلې لپاره د PTP فعالیت ډیټا اندازه کوي (Intel FPGA PAC N3000 او XXV710). د iperf3 ټرافیک ازموینې لپاره، لاندې شرایط او تشکیلات په ټولو ګرافونو او د فعالیت تحلیلونو کې پلي کیږي:

• 17 Gbps د ټرافیک مجموعي بینډ ویت (دواړه TCP او UDP)، یا د وتلو یا داخلیدو یا Intel FPGA PAC N3000 ته دوه طرفه.
• د PTP پاکټونو IPv4 encapsulation، د سیسکو Nexus 93180YC-FX سویچ کې د تنظیم کولو محدودیت له امله.
• د PTP پیغام تبادله نرخ تر 8 پیکټو / ثانیو پورې محدود دی، د سیسکو Nexus 93180YC-FX سویچ کې د ترتیب محدودیت له امله.

perf3 د ترافیکي ازموینې پایله

لاندې تحلیل د Intel FPGA PAC N3000 او XXV710 کارت فعالیت نیولی ، دواړه په ورته وخت کې د T-BC سیسکو سویچ له لارې د کالنیکس پیراګون NEO ګرانډ ماسټر PTP غلامانو (T-TSC) د شبکې انٹرفیس کارت په توګه عمل کوي.

لاندې ارقام د T-TC او XXV3000 کارت سره د Intel FPGA PAC N710 په کارولو سره د دریو مختلف ترافیک ازموینو لپاره د وخت په تیریدو سره د ماسټر آفسیټ او MPD اندازه ښیې. په دواړو کارتونو کې، دوه اړخیز ترافیک د PTP4l فعالیت باندې ترټولو لوی تاثیر لري. د ټرافیک ازموینې موده 10 ساعته اوږده ده. په لاندې ارقامو کې، د ګراف پای په وخت کې یوه نقطه په نښه کوي چیرې چې ټرافيک ودریږي او د PTP ماسټر آفسیټ اندازه د غیر فعال چینل له امله خپل ټیټې کچې ته ځي.

د Intel FPGA PAC N3000 لپاره د ماسټر آفسیټ اندازه

لاندې ارقام د T TC سره د Intel FPGA PAC N3000 لپاره د منځنۍ لارې ځنډ ښیي، د ننوتلو، وتلو او دوه اړخیز iperf3 ټرافیک لاندې.

د Intel FPGA PAC N3000 لپاره د لارې ځنډ (MPD).

لاندې ارقام د T TC سره د Intel FPGA PAC N3000 لپاره د منځنۍ لارې ځنډ ښیي، د ننوتلو، وتلو او دوه اړخیز iperf3 ټرافیک لاندې.

د XXV710 لپاره د ماسټر آفسیټ اندازه

لاندې ارقام د XXV710 لپاره د ماسټر آفسیټ اندازه ښیې، د ننوتلو، وتلو او دوه اړخیز iperf3 ټرافیک لاندې.

د XXV710 لپاره د لارې ځنډ (MPD).

لاندې شمیره د XXV710 لپاره، د ننوتلو، وتلو او دوه اړخیز iperf3 ټرافیک لپاره د منځنۍ لارې ځنډ ښیي.

د Intel FPGA PAC N3000 PTP فعالیت په اړه، د هر ډول ټرافيکي حالت لاندې د بدترین قضیې ماسټر آفسیټ د 90 ns دننه دی. پداسې حال کې چې د ورته دوه اړخیز ترافیک شرایطو لاندې ، د Intel FPGA PAC N3000 ماسټر آفسیټ RMS د XXV5.6 کارت څخه 710x غوره دی.

	Intel FPGA PAC N3000			XXV710 کارت
	د ترافیک ننوتل10G	د ایګریس ترافیک 18G	دوه اړخیز ترافیک18G	د ترافیک ننوتل18G	د ایګریس ترافیک 10G	دوه اړخیز ترافیک18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(د abs (زیاته) آفسیټ)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (د MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
میکس آفسټ	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

د پام وړ، د Intel FPGA PAC N3000 ماسټر آفسیټ ټیټ معیاري انحراف لري،
د XXV5 کارت څخه لږ تر لږه 710x کم، دا په ګوته کوي چې د PTP نږدې نږدې
ګرانډ ماسټر ساعت په ټرافیک کې د ځنډ یا شور بدلونونو سره لږ حساس دی
Intel FPGA PAC N3000.
کله چې د IXIA ټرافيکي ازموینې پایلې سره په 5 مخ کې پرتله کیږي، د بدترین حالت شدت
د T-TC فعال شوي Intel FPGA PAC N3000 سره ماسټر آفسیټ لوړ ښکاري. سربیره پردې
د شبکې ټوپولوژي او چینل بینډ ویت کې توپیرونه، دا د انټیل له امله دی
FPGA PAC N3000 د G.8275.1 PTP پرو لاندې نیول کیږيfile (16 Hz همغږي کچه)، په داسې حال کې
په دې حالت کې د همغږۍ پیغام کچه په هره ثانیه کې په 8 پیکټو محدوده ده.

د ماسټر آفسیټ پرتله کولو اندازه

لاندې ارقام د دوه اړخیز iperf3 ترافیک لاندې د ماسټر آفسیټ پرتله کولو شدت ښیې.

د منځنۍ لارې ځنډ (MPD) پرتله کول

لاندې شمیره د دوه اړخیز iperf3 ترافیک لاندې د منځنۍ لارې ځنډ پرتله کول ښیې.

د Intel FPGA PAC N3000 غوره PTP فعالیت، کله چې د XXV710 کارت سره پرتله کیږي، د XXV710 او Intel FPGA PAC N3000 لپاره د هر هدف شوي ټرافیک ازموینې کې د محاسبې منځنۍ لارې ځنډ (MPD) په ښکاره ډول د لوړ انحراف لخوا هم ملاتړ کیږي، د مثالampد دوه اړخیز iperf3 ترافیک. په هر MPD قضیه کې د اوسط ارزښت څخه سترګې پټې کړئ، کوم چې د یو شمیر دلایلو له امله توپیر کیدی شي، لکه مختلف ایترنیټ کیبلونه او مختلف اصلي ځنډ. د XXV710 کارت لپاره په ارزښتونو کې لیدل شوي توپیر او سپک په Intel FPGA PAC N3000 کې شتون نلري.

د 8 پرله پسې ماسټر آفسیټ پرتله کولو RMS

پایله

د QSFP28 (25G MAC) او Intel XL710 (40G MAC) ترمنځ د FPGA ډیټا لاره د متغیر پاکټ ځنډ اضافه کوي کوم چې د PTP غلام نږدې دقیقیت اغیزه کوي. د Intel FPGA PAC N3000 په FPGA نرم منطق کې د شفاف ساعت (T-TC) ملاتړ اضافه کول د PTP پیغامونو د اصلاح کولو ساحه کې د استوګنې وخت ضمیمه کولو سره د دې کڅوړې ځنډ تاوان ورکوي. پایلې تاییدوي چې د T-TC میکانیزم د PTP4l غلام د دقت فعالیت ښه کوي.

همدارنګه، په 5 پاڼه کې د IXIA ټرافيکي ازموینې پایله ښیي چې د FPGA ډیټا لار کې د T-TC ملاتړ لږترلږه د 4x لخوا د PTP فعالیت لوړوي، کله چې د Intel FPGA PAC N3000 پرته د T-TC مالتړ سره پرتله کیږي. د Intel FPGA PAC N3000 د T-TC سره د چینل ظرفیت (53 Gbps) حد کې د ننوتلو ، وتلو یا دوه اړخیز ترافیک بار لاندې د 25 ns ترټولو خراب قضیه ماسټر آفسیټ وړاندې کوي. لدې امله، د T-TC ملاتړ سره، د Intel FPGA PAC N3000 PTP فعالیت دواړه ډیر دقیق او د شور بدلونونو لپاره لږ خطر لري.

په lperf3 ترافیک ازموینه کې په 10 پاڼه کې، د Intel FPGA PAC N3000 د PTP فعالیت د T-TC فعال شوي سره د XXV710 کارت سره پرتله کیږي. دې ازموینې د ننوتلو یا وتلو ترافیک لاندې د دواړو غلام ساعتونو لپاره د PTP4l ډیټا نیولي چې د Intel FPGA PAC N3000 او XXV710 کارت دوه کوربه ترمینځ تبادله کیږي. په Intel FPGA PAC N3000 کې لیدل شوي د بدترین قضیې ماسټر آفسیټ لږترلږه د XXV5 کارت څخه 710x ټیټ دی. همچنان ، د نیول شوي آفسیټونو معیاري انحراف دا هم ثابتوي چې د Intel FPGA PAC N3000 T-TC ملاتړ د ګرانډ ماسټر ساعت نږدې نږدې کیدو ته اجازه ورکوي.

د Intel FPGA PAC N3000 د PTP فعالیت نور تصدیق کولو لپاره، احتمالي ازموینې اختیارونه شامل دي:

• د مختلف PTP پرو لاندې اعتبارfileد یو څخه ډیرو ایترنیټ لینکونو لپاره s او د پیغام نرخونه.
• په 3 پاڼه کې د lperf10 ټرافیک ازموینې ارزونه د یو پرمختللي سویچ سره چې د PTP پیغام لوړ نرخونو ته اجازه ورکوي.
• د T-SC فعالیت ارزونه او د G.8273.2 مطابقت ازموینې لاندې د PTP وخت دقیقیت.

د IEEE 1588 V2 ازموینې لپاره د سند بیاکتنې تاریخ

 

سند نسخه	بدلونونه
2020.05.30	ابتدايي خوشې کول.

 

اسناد / سرچینې

د انټیل FPGA د پروګرام وړ سرعت کارت N3000 [pdf] د کارونکي لارښود د FPGA د پروګرام وړ سرعت کارت، N3000، د پروګرام وړ سرعت کارت N3000، FPGA د پروګرام وړ سرعت کارت N3000، FPGA، IEEE 1588 V2 ازموینه

حوالې

• د کارن لارښود