Intel FPGA Pwogram Akselerasyon Kat N3000 Gid Itilizatè

Entwodiksyon

Jan nou koumanse

Intel FPGA Programmable Acceleration Card N3000 nan yon rezo aksè radyo virtualize (vRAN) mande sipò pou IEEE1588v2 kòm yon Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC) pou pwograme travay lojisyèl kòmsadwa. Intel Ethernet Controller XL710 nan Intel® FPGA PAC N3000 bay sipò IEEE1588v2. Sepandan, chemen done FPGA a entwodui jitter ki afekte pèfòmans PTP la. Ajoute yon sikwi transparan revèy (T-TC) pèmèt Intel FPGA PAC N3000 pou konpanse pou latansi entèn FPGA li yo ak bese efè yo nan jitter la, ki pèmèt T-TSC a apwoksimatif Tan nan jounen an (ToD) avèk efikasite.

Objektif

Tès sa yo valide itilizasyon Intel FPGA PAC N3000 kòm esklav IEEE1588v2 nan Open Radio Access Network (O-RAN). Dokiman sa a dekri:

• Tès konfigirasyon
• Pwosesis verifikasyon
• Evalyasyon pèfòmans nan mekanis revèy transparan nan chemen FPGA Intel FPGA PAC N3000
• Pèfòmans PTP Intel FPGA PAC N3000 Pèfòmans Intel FPGA PAC N3000 ki sipòte revèy transparan se
  konpare ak Intel FPGA PAC N3000 san revèy transparan ak yon lòt kat Ethernet XXV710 anba divès kondisyon trafik ak konfigirasyon PTP.

Karakteristik ak Limitasyon

Karakteristik ak limit validation pou sipò Intel FPGA PAC N3000 IEEE1588v2 yo jan sa a:

• Pile lojisyèl itilize: Linux PTP Project (PTP4l)
• Sipòte pro telecom sa yofiles:
  •  1588v2 (default)
  • G.8265.1
  • G.8275.1
• Sipòte revèy esklav PTP de etap.

Intel Corporation. Tout dwa rezève. Intel, logo Intel ak lòt mak Intel yo se mak komèsyal Intel Corporation oswa filiales li yo. Intel garanti pèfòmans pwodwi FPGA ak semiconductor li yo selon espesifikasyon aktyèl yo an akò ak garanti estanda Intel a, men li rezève dwa pou fè chanjman nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman. Intel pa asime okenn responsablite oswa responsablite ki soti nan aplikasyon an oswa itilizasyon nenpòt enfòmasyon, pwodwi oswa sèvis ki dekri la a eksepte si Intel te dakò ekspreseman alekri. Yo konseye kliyan Intel yo pou yo jwenn dènye vèsyon espesifikasyon aparèy yo anvan yo konte sou nenpòt enfòmasyon ki pibliye epi anvan yo pase lòd pou pwodwi oswa sèvis yo. *Yo ka reklame lòt non ak mak kòm pwopriyete lòt moun.

• Sipòte mòd multicast fen-a-fen.
• Sipòte frekans echanj mesaj PTP ki rive jiska 128 Hz.
  • Sa a se yon limit nan plan an validation ak anplwaye Grandmaster. Konfigirasyon PTP ki pi wo pase 128 pake pa segonn pou mesaj PTP ta ka posib.
• Akòz limit Cisco* Nexus* 93180YC-FX switch yo itilize nan konfigirasyon validasyon an, rezilta pèfòmans yo anba kondisyon trafik iperf3 yo refere a pousantaj echanj PTP mesaj 8 Hz.
• Sipò ankapsulasyon:
  • Transpò sou L2 (Ethernet kri) ak L3 (UDP/IPv4/IPv6)
    Nòt: Nan dokiman sa a, tout rezilta yo itilize yon sèl lyen Ethernet 25 Gbps.

Zouti ak vèsyon chofè yo

Zouti	Version
BIOS	Intel sèvè Board S2600WF 00.01.0013
OS	CentOS 7.6
Kernel	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Twous Devlopman Avyon Done (DPDK)	18.08
Intel C konpilatè	19.0.3
Intel XL710 chofè (chofè i40e)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
trafik	Netsniff-ng 0.6.6 Toolkit

 Tès trafik IXIA

Premye seri referans pèfòmans PTP pou Intel FPGA PAC N3000 itilize yon solisyon IXIA * pou tès konfòmite rezo ak PTP. Bwat chasi IXIA XGS2 a gen ladan yon kat IXIA 40 PORT NOVUS-R100GE8Q28 ak IxExplorer ki bay yon koòdone grafik pou mete kanpe yon vityèl PTP Grandmaster nan DUT (Intel FPGA PAC N3000) sou yon sèl koneksyon Ethernet dirèk 25 Gbps. Dyagram blòk ki anba a montre topoloji tès yo vize pou referans ki baze sou IXIA yo. Tout rezilta yo itilize trafik IXIA te pwodwi pou tès trafik antre yo epi sèvi ak zouti trafgen sou lame Intel FPGA PAC N3000 pou tès trafik yo sòti, kote direksyon antre oswa sòti toujou nan pèspektiv DUT la (Intel FPGA PAC N3000). ) lame. Nan de ka yo, to trafik mwayèn se 24 Gbps. Konfigirasyon tès sa a bay yon karakterizasyon debaz pèfòmans PTP Intel FPGA PAC N3000 ak mekanis T-TC aktive, epi tou konpare li ak imaj faktori Intel FPGA PAC N3000 ki pa TC a anba ITU-T G.8275.1 PTP pro.file.

Topoloji pou tès trafik Intel FPGA PAC N3000 anba IXIA Virtual Grandmaster

Rezilta tès trafik IXIA

Analiz sa a pran pèfòmans PTP Intel FPGA PAC N3000 ki pèmèt TC a anba kondisyon trafik antre ak sòti. Nan seksyon sa a, PTP profile G.8275.1 te adopte pou tout tès trafik ak koleksyon done.

Magnitude Mèt Offset

Figi ki anba la a montre grandè konpanse mèt obsève pa kliyan esklav PTP4l nan lame Intel FPGA PAC N3000 la kòm yon fonksyon tan ki pase anba trafik antre, sòti ak bidireksyon (debi an mwayèn 24.4Gbps).

Mean Path Delay (MPD)

Figi sa a montre reta chemen an vle di, jan esklav PTP4 la kalkile ki sèvi ak Intel FPGA PAC N3000 kòm yon kat koòdone rezo, pou menm tès la ak figi ki anwo a. Dire total chak nan twa tès trafik yo se omwen 16 èdtan.

Tablo sa a bay lis analiz estatistik twa tès trafik yo. Anba yon chaj trafik ki toupre kapasite chanèl la, esklav PTP4l ki sèvi ak Intel FPGA PAC N3000 kenbe konpanse faz li ak granmèt vityèl IXIA a nan 53 ns pou tout tès trafik yo. Anplis de sa, devyasyon estanda nan mayitid konpanse mèt la se anba a 5 ns.

Detay estatistik sou Pèfòmans PTP la

G.8275.1 PTP Profile	Antre trafik (24 Gbps)	Trafik Sòti (24 Gbps)	Trafik Bidirectionnelle (24 Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (nan abs (max) konpanse)	3.68 ns	3.78 ns	4.5 ns
StdDev (nan MPD)	1.78 ns	2.1 ns	2.38 ns
Max konpanse	36 ns	33 ns	53 ns

 

Figi sa yo reprezante grandè konpanse a ak delè chemen mwayen (MPD), anba yon tès trafik bidireksyon 16 Gbps 24 èdtan pou diferan enkapsulasyon PTP. Graf gòch yo nan figi sa yo refere a referans PTP anba enkapsulasyon IPv4/UDP, pandan y ap enkapsulasyon mesaj PTP nan graf dwat yo se nan L2 (Ethernet kri). Pèfòmans esklav PTP4l la byen menm jan an, mayitid konpanse mèt pi move ka a se 53 ns ak 45 ns pou IPv4/UDP ak enkapsulasyon L2, respektivman. Devyasyon estanda nan konpanse grandè a se 4.49 ns ak 4.55 ns pou IPv4/UDP ak enkapsulasyon L2, respektivman.

Magnitude Mèt Offset

Figi sa a montre grandè desantre mèt anba trafik bidireksyon 24 Gbps, IPv4 (agòch) ak L2 (adwat) enkapsulasyon, G8275.1 Profile.

Mean Path Delay (MPD)

Figi sa a montre reta chemen an mwayèn nan Intel FPGA PAC N3000 lame PTP4l esklav anba 24 Gbps trafik bidireksyon, IPv4 (gòch) ak L2 (adwat) enkapsulasyon, G8275.1 Profile.

Valè yo absoli nan MPD a se pa yon endikasyon klè nan konsistans PTP, kòm li depann de câbles longè, latansi chemen done ak sou sa; sepandan, gade nan varyasyon MPD ki ba yo (2.381 ns ak 2.377 ns pou IPv4 ak L2 ka, respektivman) fè li evidan ke kalkil la MPD PTP se toujou egzat atravè tou de enkapsulasyon. Li verifye konsistans nan pèfòmans PTP atravè tou de mòd ankapsulasyon yo. Chanjman nivo nan MPD kalkile a nan graf L2 a (nan figi ki anwo a, graf dwat la) se akòz efè incrémentielle trafik aplike a. Premyèman, kanal la san fè anyen konsa (MPD rms se 55.3 ns), Lè sa a, trafik antre aplike (dezyèm etap incrémentielle, MPD rms se 85.44 ns), ki te swiv pa similtane trafik sòti, sa ki lakòz yon MPD kalkile nan 108.98 ns. Figi sa yo kouvri mayitid konpanse mèt la ak MPD kalkile tès trafik bidireksyon an aplike nan tou de yon esklav PTP4l ki itilize Intel FPGA PAC N3000 ak mekanis T-TC, ak yon lòt ki sèvi ak Intel FPGA PACN3000 san TC. fonksyonalite. T-TC Intel FPGA PAC N3000 tès yo (zoranj) kòmanse nan tan zewo, pandan y ap tès PTP ki itilize ki pa TC Intel FPGA PAC N3000 (ble) kòmanse alantou T = 2300 segonn.

Magnitude Mèt Offset

Figi sa a montre grandè konpanse mèt anba trafik Ingress (24 Gbps), avèk ak san sipò TTC, G.8275.1 Pro.file.

Nan figi ki anwo a, pèfòmans PTP Intel FPGA PAC N3000 ki pèmèt TC anba trafik sanble ak Intel FPGA PAC N3000 ki pa TC pou premye 2300 segonn yo. Efikasite mekanis T-TC nan Intel FPGA PAC N3000 mete aksan sou nan segman tès la (apre 2300yèm dezyèm lan) kote chaj trafik egal aplike nan interfaces tou de kat yo. Menm jan an tou nan figi ki anba a, kalkil MPD yo obsève anvan ak apre aplike trafik la sou chanèl la. Efikasite mekanis T-TC a make nan konpansasyon pou tan rezidans pake yo ki se latansi pake a atravè chemen FPGA ant 25G ak 40G MAC yo.

Mean Path Delay (MPD)

Figi sa a montre reta chemen mwayen Intel FPGA PAC N3000 lame PTP4l esklav anba trafik Ingress (24 Gbps), ak ak san sipò T-TC, G.8275.1 Profile.

Figi sa yo montre algorithm servo esklav PTP4l la, akòz koreksyon tan rezidans TC a, nou wè ti diferans nan kalkil mwayèn reta chemen an. Se poutèt sa, enpak fluctuations reta yo sou apwoksimasyon mèt konpanse a redwi. Tablo ki anba la a bay lis analiz estatistik sou pèfòmans PTP, ki gen ladan RMS ak devyasyon estanda nan konpanse mèt la, devyasyon estanda nan reta chemen an vle di, osi byen ke pi move ka konpanse mèt pou Intel FPGA PAC N3000 ak ak san T- sipò TC.

Detay Estatistik sou Pèfòmans PTP Anba Trafik Antre

Antre trafik (24Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 ak T-TC	Intel FPGA PAC N3000 san T-TC
RMS	6.34 ns	40.5 ns
StdDev (nan abs (max) konpanse)	3.65 ns	15.5 ns
StdDev (nan MPD)	1.79 ns	18.1 ns
Max konpanse	34 ns	143 ns

Yon konparezon dirèk Intel FPGA PAC N3000 ki sipòte TC ak vèsyon ki pa TC a
Montre ke pèfòmans nan PTP se 4x a 6x pi ba ak respè nenpòt nan estatistik yo
mezi (pi move ka, RMS oswa devyasyon estanda nan konpanse mèt). Pi move ka a
mèt konpanse pou konfigirasyon G.8275.1 PTP nan T-TC Intel FPGA PAC N3000 se 34
ns anba kondisyon trafik antre nan limit la nan bandwidth chanèl la (24.4Gbps).

lperf3 Tès trafik

Seksyon sa a dekri tès iperf3 trafik benchmarking pou plis evalye pèfòmans PTP Intel FPGA PAC N3000. Yo te itilize zouti iperf3 pou imite kondisyon trafik aktif yo. Topoloji rezo referans trafik iperf3 yo, ki montre nan figi ki anba a, enplike koneksyon de serveurs, chak lè l sèvi avèk yon kat DUT (Intel FPGA PAC N3000 ak XXV710), nan Cisco Nexus 93180YC FX switch. Cisco switch la aji kòm yon Boundary Clock (T-BC) ant de esklav DUT PTP yo ak Calnex Paragon-NEO Grandmaster la.

Topoloji rezo pou tès trafik Intel FPGA PAC N3000 lperf3

Pwodiksyon PTP4l sou chak lame DUT yo bay mezi done pèfòmans PTP pou chak aparèy esklav nan konfigirasyon an (Intel FPGA PAC N3000 ak XXV710). Pou tès trafik iperf3, kondisyon ak konfigirasyon sa yo aplike nan tout graf ak analiz pèfòmans:

• 17 Gbps lajè trafik total (tou de TCP ak UDP), swa sòti oswa antre oswa bidireksyon nan Intel FPGA PAC N3000.
• IPv4 enkapsulasyon nan pake PTP, akòz limit konfigirasyon sou switch Cisco Nexus 93180YC-FX.
• Pousantaj echanj PTP mesaj limite a sa sèlman 8 pakè / segonn, akòz limit konfigirasyon sou switch Cisco Nexus 93180YC-FX.

perf3 rezilta tès trafik

Analiz sa a kaptire pèfòmans nan Intel FPGA PAC N3000 ak XXV710 kat, tou de ansanm aji kòm yon kat koòdone rezo nan esklav PTP (T-TSC) Calnex Paragon NEO Grandmaster la atravè switch la T-BC Cisco.

Figi sa yo montre mayitid konpanse mèt ak MPD sou tan pou twa tès trafik diferan lè l sèvi avèk Intel FPGA PAC N3000 ak kat T-TC ak XXV710. Nan tou de kat yo, trafik bidireksyon gen pi gwo efè sou pèfòmans PTP4l la. Dire tès trafik yo se 10 èdtan. Nan figi sa yo, ke graf la make yon pwen nan tan kote trafik la sispann ak mayitid PTP mèt konpanse desann nan nivo ki ba li yo, akòz kanal la san fè anyen konsa.

Magnitude Mèt Offset pou Intel FPGA PAC N3000

Figi sa a montre reta chemen an mwayèn pou Intel FPGA PAC N3000 ak T TC, anba trafik antre, sòti ak bidireksyon iperf3.

Mean Path Delay (MPD) pou Intel FPGA PAC N3000

Figi sa a montre reta chemen an mwayèn pou Intel FPGA PAC N3000 ak T TC, anba trafik antre, sòti ak bidireksyon iperf3.

Magnitude Mèt Offset pou XXV710

Figi sa a montre grandè desantre mèt pou XXV710, anba trafik antre, sòti ak bidireksyon iperf3.

Mean Path Delay (MPD) pou XXV710

Figi sa a montre reta chemen an mwayèn pou XXV710, anba trafik antre, sòti ak bidireksyon iperf3.

Konsènan pèfòmans Intel FPGA PAC N3000 PTP, konpansasyon mèt ki pi mal la nan nenpòt kondisyon trafik se nan 90 ns. Pandan ke yo anba menm kondisyon trafik bidirectionnelle, RMS nan Intel FPGA PAC N3000 mèt konpanse a se 5.6x pi bon pase youn nan kat XXV710.

	Intel FPGA PAC N3000			XXV710 Kat
	Antre trafik10G	Sòti Trafik 18G	Bidirectionnelle trafik18G	Antre trafik18G	Sòti Trafik 10G	Bidirectionnelle trafik18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev (nan abs (max) konpanse)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (nan MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Max konpanse	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Miyò, konpanse mèt Intel FPGA PAC N3000 a gen pi ba devyasyon estanda,
omwen 5x mwens pase kat XXV710 la, vle di ke apwoksimasyon PTP a
Grandmaster revèy se mwens sansib a latansi oswa varyasyon bri anba trafik nan la
Intel FPGA PAC N3000.
Lè yo konpare ak rezilta tès sikilasyon IXIA a nan paj 5, grandè ka ki pi mal la nan
konpanse a mèt ak yon T-TC pèmèt Intel FPGA PAC N3000 parèt pi wo. Anplis
diferans ki genyen nan topoloji rezo ak bandwidth chanèl, sa a se akòz Intel la
FPGA PAC N3000 ke yo te kaptire anba yon G.8275.1 PTP profile (16 Hz senkronize pousantaj), pandan y ap
pousantaj mesaj senkronize nan ka sa a limite nan 8 pake pou chak segonn.

Magnitude Konparezon Mèt Offset

Figi sa a montre grandè konparezon konpanse mèt anba trafik iperf3 bidireksyon.

Mean Path Delay (MPD) Konparezon

Figi sa a montre konparezon reta chemen an mwayèn anba trafik iperf3 bidireksyon.

Pèfòmans siperyè PTP Intel FPGA PAC N3000 la, lè yo konpare ak kat XXV710 la, sipòte tou pa devyasyon ki evidan pi wo nan delè chemen mwayen kalkile (MPD) pou XXV710 ak Intel FPGA PAC N3000 nan chak tès trafik vize a, pou example bidirectionnelle iperf3 trafik. Inyore valè mwayèn nan chak ka MPD, ki ka diferan akòz yon kantite rezon, tankou diferan câbles Ethernet ak diferan latansi nwayo. Diferans yo obsève ak pike nan valè pou kat XXV710 yo pa prezan nan Intel FPGA PAC N3000 la.

RMS nan 8 Konsekitif Konparezon Mèt Offset

Konklizyon

Chemen done FPGA ant QSFP28 (25G MAC) ak Intel XL710 (40G MAC) ajoute yon latansi pake varyab ki afekte presizyon apwoksimasyon PTP Slave la. Ajoute sipò transparan revèy (T-TC) nan lojik mou FPGA Intel FPGA PAC N3000 bay konpansasyon pou latansi pake sa a lè li ajoute tan rezidans li nan jaden koreksyon mesaj PTP ankapsule yo. Rezilta yo konfime ke mekanis T-TC a amelyore pèfòmans presizyon nan esklav PTP4l la.

Epitou, rezilta tès trafik IXIA nan paj 5 la montre ke sipò T-TC nan chemen done FPGA amelyore pèfòmans PTP la omwen 4x, lè yo konpare ak Intel FPGA PAC N3000 san sipò T-TC. Intel FPGA PAC N3000 ak T-TC prezante yon konpansasyon mèt ki pi move nan 53 ns anba chaj trafik antre, sòti oswa bidireksyon nan limit kapasite chanèl (25 Gbps). Pakonsekan, ak sipò T-TC, pèfòmans Intel FPGA PAC N3000 PTP a tou de pi egzak ak mwens tandans fè varyasyon bri.

Nan Tès trafik lperf3 nan paj 10, yo konpare pèfòmans PTP Intel FPGA PAC N3000 ak T-TC ak yon kat XXV710. Tès sa a te kaptire done PTP4l pou tou de revèy esklav anba trafik antre oswa sòti ki echanje ant de lame Intel FPGA PAC N3000 ak XXV710 kat. Konsantrasyon mèt ki pi mal la yo obsève nan Intel FPGA PAC N3000 se omwen 5 fwa pi ba pase kat XXV710 la. Epitou, devyasyon estanda nan konpanse yo kaptire tou pwouve ke sipò T-TC nan Intel FPGA PAC N3000 pèmèt pi douser apwoksimasyon nan revèy Grandmaster la.

Pou plis valide pèfòmans PTP Intel FPGA PAC N3000, opsyon tès potansyèl yo enkli:

• Validasyon anba diferan PTP profiles ak pousantaj mesaj pou plis pase yon lyen Ethernet.
• Evalyasyon Tès Trafik lperf3 nan paj 10 ak yon switch ki pi avanse ki pèmèt pi gwo pousantaj mesaj PTP.
• Evalyasyon fonksyonalite T-SC ak presizyon distribisyon PTP li yo dapre G.8273.2 Tès Konfòmite.

Istwa revizyon dokiman pou tès IEEE 1588 V2

 

Dokiman Version	Chanjman
2020.05.30	Premye lage.

 

Dokiman / Resous

Intel FPGA pwogramasyon kat akselerasyon N3000 [pdfGid Itilizatè FPGA pwogramasyon kat akselerasyon, N3000, pwogramasyon kat akselerasyon N3000, FPGA pwogramasyon kat akselerasyon N3000, FPGA, IEEE 1588 V2 tès

Referans

• Manyèl itilizatè