Gwida għall-Utent tal-Karta tal-Aċċelerazzjoni Programmabbli Intel FPGA D5005

Dan id-dokument jiddeskrivi l-implimentazzjoni tal-Unità Funzjonali tal-Aċċeleratur (AFU) tal-aċċess dirett għall-memorja (DMA) u kif tibni d-disinn biex jaħdem fuq hardware jew f'simulazzjoni.

Udjenza Intenzjonata

L-udjenza maħsuba tinkludi żviluppaturi ta' ħardwer jew softwer li jeħtieġu Funzjoni ta' Aċċeleratur (AF) biex jibferixxu d-dejta lokalment fil-memorja konnessa mal-apparat Intel FPGA.

Konvenzjonijiet

Konvenzjonijiet dwar Dokumenti

Konvenzjoni	Deskrizzjoni
#	Jippreċedi kmand li jindika li l-kmand għandu jiddaħħal bħala root.
$	Jindika kmand għandu jiddaħħal bħala utent.
Din it-tipa	Filel-ismijiet, il-kmandi u l-kliem kjavi huma stampati f'dan it-tipa. Linji ta' kmand twal huma stampati f'dan it-tipa. Għalkemm linji ta 'kmand twal jistgħu jingħalqu mal-linja li jmiss, ir-ritorn mhuwiex parti mill-kmand; tagħfasx enter.
	Jindika li t-test tal-placeholder li jidher bejn il-parentesi tal-angoli għandu jiġi sostitwit b'valur xieraq. Daħħalx il-parentesi tal-angoli.

Akronimi

Akronimi	Espansjoni	Deskrizzjoni
AF	Funzjoni Aċċeleratur	Immaġini ikkompilata tal-Aċċeleratur tal-Ħardwer implimentata fil-loġika FPGA li taċċellera applikazzjoni.
AFU	Unità Funzjonali tal-Aċċeleratur	Aċċeleratur tal-Ħardwer implimentat fil-loġika FPGA li jħott operazzjoni komputazzjonali għal applikazzjoni mis-CPU biex ittejjeb il-prestazzjoni.
API	Interface tal-Programmazzjoni tal-Applikazzjoni	Sett ta 'definizzjonijiet subrutine, protokolli, u għodod għall-bini ta' applikazzjonijiet tas-softwer.
CCI-P	Core Cache Interface	CCI-P huwa l-interface standard li jużaw l-AFUs biex jikkomunikaw mal-host.
DFH	Header tal-Karatteristika tal-Apparat	Joħloq lista konnessa ta 'headers ta' karatteristiċi biex tipprovdi mod estensibbli ta 'żieda ta' karatteristiċi.
*kompla...*

Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.

Akronimi	Espansjoni	Deskrizzjoni
FIM	Maniġer tal-Interface FPGA	Il-ħardwer FPGA li fih l-FPGA Interface Unit (FIU) u interfaces esterni għall-memorja, netwerking, eċċ. Il-Funzjoni tal-Aċċeleratur (AF) tgħaqqad mal-FIM fil-ħin tar-run.
FIU	Unità Interface FPGA	FIU huwa saff ta 'interface ta' pjattaforma li jaġixxi bħala pont bejn interfaces ta 'pjattaforma bħal PCIe*, UPI u interfaces tan-naħa AFU bħal CCI-P.
MPF	Fabbrika tal-Proprjetajiet tal-Memorja	L-MPF huwa Basic Building Block (BBB) li l-AFUs jistgħu jużaw biex jipprovdu operazzjonijiet ta' iffurmar tat-traffiku CCI-P għal tranżazzjonijiet mal-FIU.

Glossarju tal-Aċċelerazzjoni

Munzell ta' Aċċelerazzjoni għal CPU Intel® Xeon® b'Glossarju tal-FPGAs

Terminu	Abbrevjazzjoni	Deskrizzjoni
Intel® Acceleration Stack għal Intel Xeon® CPU b'FPGAs	Munzell ta 'Aċċelerazzjoni	Ġabra ta’ softwer, firmware, u għodod li jipprovdu konnettività ottimizzata għall-prestazzjoni bejn Intel FPGA u proċessur Intel Xeon.
Karta ta' Aċċelerazzjoni Programmabbli Intel FPGA	Intel FPGA PAC	Kard tal-aċċeleratur PCIe FPGA. Fih FPGA Interface Manager (FIM) li jgħaqqad ma' proċessur Intel Xeon fuq il-bus PCIe.

Gwida għall-Utent tal-Unità Funzjonali tal-Aċċeleratur DMA: Karta ta' Aċċelerazzjoni Programmabbli Intel FPGA D5005

Deskrizzjoni DMA AFU

Introduzzjoni

L-AFU Direct Memory Access (DMA) example turi kif timmaniġġja t-trasferimenti tal-memorja bejn il-proċessur ospitanti u l-FPGA. Tista' tintegra d-DMA AFU fid-disinn tiegħek biex tiċċaqlaq id-dejta bejn il-memorja ospitanti u l-memorja lokali tal-FPGA. Id-DMA AFU jinkludi s-submoduli li ġejjin:

Fabbrika tal-Proprjetajiet tal-Memorja (MPF) Blokk tal-Bini Bażiku (BBB)

Core Cache Interface (CCI-P) għall-Adapter Avalon® Memory-Mapped (Avalon-MM)
Sistema tat-Test DMA li fiha d-DMA BBB

Dawn is-submoduli huma deskritti f'aktar dettall fis-suġġett tal-Komponenti tal-Hardware DMA AFU hawn taħt.

Informazzjoni Relatata

Il-Komponenti tal-Hardware DMA AFU f'paġna 6
Speċifikazzjonijiet tal-Interface Avalon

Għal aktar informazzjoni dwar il-protokoll Avalon-MM, inklużi dijagrammi tal-ħin għat-tranżazzjonijiet tal-qari u l-kitba.

Il-Pakkett tas-Software DMA AFU

L-Intel Acceleration Stack għal Intel Xeon CPU b'pakkett FPGAs file (*.tar.gz), jinkludi d-DMA AFU example. Dan example jipprovdi sewwieq ta' spazju għall-utent. L-applikazzjoni ospitanti tuża dan is-sewwieq b'tali mod li d-DMA iċċaqlaq id-dejta bejn il-memorja ospitanti u FPGA. Il-binarji tal-ħardwer, is-sorsi, u s-sewwieq tal-ispazju tal-utent huma disponibbli fid-direttorju li ġej: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu . Qabel ma tesperimenta bid-DMA AFU, trid tinstalla l-pakkett tas-software Open Programable Acceleration Engine (OPAE). Irreferi għal Installazzjoni tal-Pakkett tas-Software OPAE fil-Gwida ta' Bidu ta' Mgħaġġla ta' Intel Acceleration Stack għal Intel FPGA Programable Acceleration Card D5005 għall-istruzzjonijiet tal-installazzjoni. Din il-Gwida Quick Start tinkludi wkoll informazzjoni bażika dwar il-Magna ta' Aċċelerazzjoni Programmable Miftuħa (OPAE) u l-konfigurazzjoni ta' AFU. Wara l-installazzjoni tal-pakkett tas-software Open Programable Acceleration Engine (OPAE), kifampL-applikazzjoni tal-host u d-driver tal-ispazju tal-utent DMA AFU huma disponibbli fid-direttorju li ġej: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw. Biex tmexxi l-sampl-applikazzjoni ospitanti, fpga_dma_test fuq il-ħardwer Intel FPGA PAC D5005 tiegħek, irreferi għall-passi fit-taqsima Tmexxi d-DMA AFU Example. Korporazzjoni Intel. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.

Informazzjoni Relatata

Intel Acceleration Stack Quick Start Guide għal Intel FPGA Programable Acceleration Card D5005
Installazzjoni tal-Pakkett tas-Software OPAE

Il-Komponenti tal-Hardware DMA AFU

L-interface DMA AFU mal-FPGA Interface Unit (FIU) u l-memorja FPGA. Irreferi għall-Folja tad-Dejta tal-Maniġer tal-Interface tal-FPGA għal Intel FPGA Programable Acceleration Card D5005 għal speċifikazzjonijiet dettaljati tal-memorja FPGA. Il-ħardwer disponibbli bħalissa jiddetta din il-konfigurazzjoni tal-memorja. Hardware futur jista 'jappoġġa konfigurazzjonijiet differenti tal-memorja. Tista' tuża d-DMA AFU biex tikkopja dejta bejn is-sors u l-postijiet tad-destinazzjoni li ġejjin:

Il-memorja FPGA ospitanti għall-apparat
Apparat FPGA memorja lill-host

Sistema tad-Disinjatur tal-Pjattaforma, $OPAE_PLATFORM_ROOT/hw/samples/ dma_afu/hw/rtl/TEST_dma/ /dma_test_system.qsys jimplimenta l-biċċa l-kbira tad-DMA

AFU. Parti mid-DMA AFU implimentata fis-sistema tad-Disinjatur tal-Pjattaforma tista 'tinstab f'dan li ġej

post:$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/hw/rtl/TEST_dma/ Tista' ssib id-DMA BBB fil-post li ġej:

$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/hw/rtl/dma_bbb

Gwida għall-Utent tal-Unità Funzjonali tal-Aċċeleratur DMA: Karta ta' Aċċelerazzjoni Programmabbli Intel FPGA D5005

DMA AFU Hardware Block Diagram

Id-DMA AFU tinkludi l-moduli interni li ġejjin għall-interface mal-FPGA Interface Unit (FIU):

Memory-Mapped IO (MMIO) Decoder Loġika: jiskopri transazzjonijiet ta 'qari u kitba MMIO u jifredhom mill-kanal CCI-P RX 0 li jaslu minnu. Dan jiżgura li t-traffiku tal-MMIO qatt ma jilħaq l-MPF BBB u jiġi servut minn kanal tal-kmand tal-MMIO indipendenti.
Fabbrika tal-Proprjetajiet tal-Memorja (MPF): Dan il-modulu jiżgura li t-tweġibiet tal-qari mir-ritorn tad-DMA fl-ordni li jkunu nħarġu. Il-protokoll Avalon-MM jeħtieġ tweġibiet tal-qari biex jirritornaw fl-ordni korretta.
Adapter CCI-P għal Avalon-MM: Dan il-modulu jittraduċi bejn tranżazzjonijiet CCI-P u Avalon-MM, kif ġej:
Adapter CCI-P għal Avalon-MMIO: Din it-triq tittraduċi tranżazzjonijiet CCI-P MMIO fi tranżazzjonijiet Avalon-MM.
Adapter Ospitanti Avalon għal CCI-P: Dawn il-mogħdijiet joħolqu mogħdijiet separati ta' qari biss u ta' kitba biss għad-DMA biex taċċessa l-memorja ospitanti.
Sistema tat-Test DMA: Dan il-modulu jservi bħala tgeżwir madwar id-DMA BBB biex jesponi l-kaptani DMA għall-bqija tal-loġika fl-AFU. Jipprovdi l-interface bejn id-DMA BBB u s-CCI-P għall-Adapter Avalon. Jipprovdi wkoll l-interface bejn id-DMA BBB u l-banek lokali FPGA SDRAM.

Informazzjoni Relatata
Folja tad-Dejta tal-Maniġer tal-Interface tal-FPGA għall-Karta tal-Aċċelerazzjoni Programmabbli Intel FPGA D5005

Sistema tat-Test DMA

Is-sistema tat-test DMA tgħaqqad id-DMA BBB mal-bqija tad-disinn FPGA inkluż l-adattament CCI-P u l-memorja FPGA lokali.

Dijagramma tal-Blokk tas-Sistema tat-Test DMA
Din id-dijagramma blokk turi l-intern tas-sistema tat-test DMA. Is-sistema tat-test DMA tidher bħala blokka monolitika fil-Figura 1 f'paġna 7.

Is-sistema tat-test DMA tinkludi l-moduli interni li ġejjin:

Bridge Reach/Pipeline Bridge: Pont tal-pipeline b'latency aġġustabbli inkluż biex jikkontrolla t-topoloġija u jtejjeb id-disinn Fmax.

DMA AFU Device Feature Header (DFH): Dan huwa DFH għad-DMA AFU. Dan id-DFH jindika d-DFH li jmiss li jinsab f'offset 0x100 (DMA BBB DFH).
Null DFH: Dan il-komponent itemm il-lista konnessa tad-DFH. Jekk iżżid aktar DMA BBBs mad-disinn, kun żgur li l-indirizz bażi null DFH jinsab fl-aħħar tal-lista konnessa DFH.
Blokk tal-Bini Bażiku MA (BBB): Din il-blokka tmexxi d-dejta bejn il-host u l-memorja lokali tal-FPGA. Jaċċessa wkoll memorja ospitanti biex jaċċessa ktajjen tad-deskritturi.

DMA BBB

Is-subsistema DMA BBB tittrasferixxi dejta minn indirizzi tas-sors għal destinazzjoni billi tuża tranżazzjonijiet Avalon-MM. Is-sewwieq DMA jikkontrolla d-DMA BBB billi jaċċessa r-reġistru tal-kontroll u l-istatus tal-komponenti varji ġewwa s-sistema. Is-sewwieq tad-DMA jikkontrolla wkoll id-DMA BBB billi juża memorja kondiviża biex jikkomunika d-deskritturi tat-trasferiment. Id-DMA BBB jaċċessa dejta fil-memorja FPGA f'offset 0x0. Id-DMA BBB jaċċessa dejta u deskritturi fil-memorja ospitanti f'offset 0x1_0000_0000_0000.

Dijagramma tal-Blokk tad-Disinjatur tal-Pjattaforma DMA BBB
Din id-dijagramma blokk teskludi xi qlub interni tal-Pipeline Bridge IP.

Gwida għall-Utent tal-Unità Funzjonali tal-Aċċeleratur DMA: Karta ta' Aċċelerazzjoni Programmabbli Intel FPGA D5005

Deskrizzjoni DMA AFU

Il-komponenti fid-Disinjatur tal-Pjattaforma DMA BBB jimplimentaw il-funzjonijiet li ġejjin:

Bridge Reach/Pipeline Bridge: Pont tal-pipeline b'latency aġġustabbli inkluż biex jikkontrolla t-topoloġija u jtejjeb id-disinn Fmax.
MA BBB DFH: Dan huwa header tal-karatteristika tal-apparat għad-DMA BBB. Dan id-DFH jindika d-DFH li jmiss li jinsab f'offset 0x100 (DFH Null).
Deskrittur Frontend: Responsabbli biex iġib id-deskritturi u jittrasferihom lid-Dispatcher. Meta trasferiment DMA jitlesta l-frontend jirċievi formazzjoni ta 'status mid-Dispatcher u jissostitwixxi d-deskrittur fil-memorja ospitanti.

Dispattur: Din il-blokka tiskeda talbiet għal trasferimenti tad-DMA lill-Master tal-Aqra u l-Kitba.
Aqra l-Imgħallem: Din il-blokka hija responsabbli għall-qari tad-dejta mill-memorja FPGA ospitanti jew lokali u tibgħatha bħala dejta streaming lil Write Master.
Ikteb Master: Din il-blokka hija responsabbli biex tirċievi dejta streaming mill-Master Read u tikteb il-kontenut biex tospita jew memorja FPGA lokali.

Irreġistra l-Mappa u l-Ispazji tal-Indirizz

Id-DMA AFU jappoġġja żewġ memorja views: Id-DMA view u l-ospitanti view. Id-DMA view jappoġġja spazju ta' indirizzi ta' 49 bit. In-nofs t'isfel tad-DMA view mapep għall-memorja FPGA lokali. In-nofs ta 'fuq tad-DMA view mapep biex jospitaw memorja. L-ospitant view jinkludi r-reġistri kollha aċċessibbli permezz ta' aċċessi MMIO bħat-tabelli DFH, u r-reġistri ta' kontroll/istatus tad-diversi IP cores użati ġewwa d-DMA AFU. Ir-reġistri MMIO fid-DMA BBB u AFU jappoġġjaw aċċess ta '32 u 64 bit. Id-DMA AFU ma jappoġġjax aċċessi MMIO 512-bit. L-aċċessi għar-reġistri tad-Dispatcher ġewwa d-DMA BBB għandhom ikunu ta' 32 bit (il-frontend tad-Deskrittur jimplimenta reġistri ta' 64 bit).

Mappa tar-Reġistru DMA AFU

Il-mappa tar-reġistru DMA AFU tipprovdi l-indirizzi assoluti tal-postijiet kollha fi ħdan l-unità. Dawn ir-reġistri jinsabu fil-host view għaliex huwa biss il-host li jista 'jkollhom aċċess.

Mappa tal-Memorja DMA AFU

Byte Indirizz Offsets	Isem	Span f'Bytes	Deskrizzjoni
0x0	DMA AFU DFH	0x40	Header tal-karatteristika tal-apparat għad-DMA AFU. L-ID_L huwa ssettjat għal 0x9081f88b8f655caa u ID_H huwa ssettjat għal 0x331db30c988541ea. Id-DMA AFU DFH ġiet parametrizzata biex tipponta biex tikkumpensa 0x100 biex issib id-DFH li jmiss (DMA BBB DFH). M'għandekx timmodifika l-indirizz bażi tad-DMA AFU DFH peress li għandu jkun jinsab fl-indirizz 0x0 kif definit mill-ispeċifikazzjoni CCIP.
0x100	DMA BBB	0x100	Jispeċifika l-kontroll DMA BBB u l-interface tar-reġistru tal-istatus. Tista' tirreferi għall-mappa tar-reġistru DMA BBB għal aktar informazzjoni. Fi ħdan id-DMA BBB f'offset 0 id-DMA BBB jinkludi d-DFH tiegħu stess. Dan id-DFH ġie ssettjat biex isib id-DFH li jmiss f'offset 0x100 (NULL DFH). Jekk iżżid aktar DMA BBBs, spazjahom 0x100 'l bogħod minn xulxin u kun żgur li d-DFH NULL isegwi l-aħħar DMA b'0x100.
0x200	NULL DFH	0x40	Jittemm il-lista konnessa tad-DFH. L-ID_L huwa ssettjat għal 0x90fe6aab12a0132f u ID_H huwa ssettjat għal 0xda1182b1b3444e23. Id-DFH NULL ġie parametrizzat biex ikun l-aħħar DFH fil-ħardwer. Għal din ir-raġuni n-NULL DFH jinsab fl-indirizz 0x200. Jekk iżżid DMA BBBs addizzjonali mas-sistema, trid iżżid l-indirizz bażi NULL DFH kif xieraq sabiex jibqa' fl-ogħla indirizz. Is-sewwieq DMA u l-applikazzjoni tat-test ma jużawx dan il-ħardwer.

Irreġistra l-Mappa u l-Ispazji tal-Indirizz

Mappa tal-Memorja DMA BBB
L-indirizzi tal-byte li ġejjin huma offsets relattivi mill-indirizz bażi DMA BBB fis-sistema DMA AFU (0x100).

Byte Indirizz Offsets	Isem	Span f'Bytes	Deskrizzjoni
0x0	DMA BBB DFH	0x40	Header tal-karatteristika tal-apparat għad-DMA AFU. L-ID_L huwa ssettjat għal 0xa9149a35bace01ea u ID_H huwa ssettjat għal 0xef82def7f6ec40fc. Id-DMA BBB DFH ġie parametrizzat biex jindika 0x100 għall-offset DFH li jmiss. Dan l-offset li jmiss jista 'jkun DMA BBB ieħor, DFH ieħor (mhux inkluż f'dan id-disinn), jew id-DFH NULL.
0x40	Dispatcher	0x40	Port ta' kontroll għad-dispatcher. Is-sewwieq tad-DMA juża dan il-post biex jikkontrolla d-DMA jew jistaqsi l-istatus tiegħu.
0x80	Deskrittur Frontend	0x40	Il-frontend tad-deskrittur huwa komponent tad-dwana li jaqra d-deskritturi mill-memorja ospitanti u jissostitwixxi d-deskrittur meta jitlesta t-trasferiment tad-DMA. Is-sewwieq jagħti struzzjonijiet lill-frontend fejn l-ewwel deskrittur jgħix fil-memorja ospitanti u mbagħad il-hardware tal-frontend jikkomunika mas-sewwieq primarjament permezz ta' deskritturi maħżuna fil-memorja ospitanti.

Ispazju tal-Indirizz DMA AFU

L-ospitant jista' jaċċessa reġistri elenkati fit-Tabella 4 f'paġna 12 u fit-Tabella 5 f'paġna 13. Is-subsistema DMA BBB għandha aċċess għall-ispazju tal-indirizzi sħiħ ta' 49-bit. In-nofs t'isfel ta 'dan l-ispazju ta' indirizzi jinkludi l-memorji lokali FPGA. In-nofs ta' fuq ta' dan l-ispazju ta' l-indirizzi jinkludi l-memorja ta' l-indirizz ospitanti ta' 48 bit. Il-figura li ġejja turi l-host u DMA views tal-memorja.

Id-DMA AFU u Ospitanti Views tal-Memorja

Device Feature Header Linked-List

Id-disinn DMA AFU example fih tliet headers tal-karatteristiċi tal-apparat (DFH) li jiffurmaw lista konnessa. Din il-lista marbuta tippermetti l-sample applikazzjoni biex tidentifika d-DMA AFU kif ukoll is-sewwieq biex tidentifika d-DMA BBB. Il-lista DFH tinkludi DFH NULL fl-aħħar. L-inklużjoni tad-DFH null fl-aħħar tal-lista marbuta tippermettilek li żżid aktar DMA BBBs mad-disinn tiegħek. Sempliċement trid tmexxi n-NULL DFH għal indirizz wara l-BBBs l-oħra. Kull DMA BBB jistenna li d-DFH li jmiss ikun jinsab 0x100 bytes mill-indirizz bażi tal-BBB. Il-figura li ġejja turi l-lista marbuta għad-disinn DMA AFU example.

Irreġistra l-Mappa u l-Ispazji tal-Indirizz

DMA AFU Device Feature Header (DFH) Chaining

Mudell ta' Programmazzjoni tas-Softwer

Id-DMA AFU jinkludi sewwieq tas-softwer li tista' tuża fl-applikazzjoni ospitanti tiegħek stess. Il-fpga_dma.cpp u fpga_dma.h files li jinsabu fil-post li ġej jimplimentaw is-sewwieq tas-softwer: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw Dan is-sewwieq jappoġġja l-funzjonijiet li ġejjin:

API	Deskrizzjoni
fpgaCountDMACannels	Skennja l-katina tal-karatteristiċi tal-apparat għal DMA BBBs u għodd il-kanali kollha disponibbli.
fpgaDMAOpen	Jiftaħ manku għall-kanal DMA.
fpgaDMACclose	Jagħlaq manku għall-kanal DMA.
fpgaDMATransferInit	Inizjalizza oġġett li jirrappreżenta t-trasferiment DMA.
fpgaDMATransferReset	Resets l-oġġett tal-attribut tat-trasferiment DMA għal valuri default.
fpgaDMATransferDestroy	Jeqred l-oġġett tal-attribut tat-trasferiment DMA.
fpgaDMATransferSetSrc	Issettja l-indirizz tas-sors tat-trasferiment. Dan l-indirizz għandu jkun allinjat 64 byte.
fpgaDMATransferSetDst	Issettja l-indirizz tad-destinazzjoni tat-trasferiment. Dan l-indirizz għandu jkun allinjat 64 byte.
fpgaDMATransferSetLen	Issettja t-tulijiet tat-trasferiment f'bytes. Għal trasferimenti mingħajr pakkett, trid issettja t-tul tat-trasferiment għal multiplu ta' 64 bytes. Għal trasferimenti ta' pakketti, dan mhuwiex rekwiżit.
fpgaDMATransferSetTransferType	Issettja t-tip ta' trasferiment. Il-valuri legali huma: • HOST_MM_TO_FPGA_MM = TX (Ospitanti għal AFU) • FPGA_MM_TO_HOST_MM = RX (AFU li jospita)
fpgaDMATransferSetTransferCallback	Jirreġistra callback għan-notifika dwar it-tlestija asinkronika tat-trasferiment. Jekk tispeċifika callback, fpgaDMATransfer jirritorna immedjatament (trasferiment asinkronu). Jekk ma tispeċifikax callback, fpgaDMATransfer jirritorna wara li jitlesta t-trasferiment (trasferiment sinkroniku/imblukkar).
fpgaDMATransferSetLast	Jindika l-aħħar trasferiment sabiex id-DMA tkun tista' tibda tipproċessa t-trasferimenti prefetched. Il-valur default huwa 64 trasferiment fil-pipeline qabel ma d-DMA jibda jaħdem fuq it-trasferimenti.
fpgaDMATransfer	Jwettaq trasferiment DMA.

Għal aktar informazzjoni dwar l-argumenti API, input, u output, irreferi għall-header file jinsab $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw/fpga_dma.hIntel Corporation. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. Ismijiet u marki oħra jistgħu jiġu mitluba bħala l-proprjetà ta 'oħrajn.

Mudell ta' Programmazzjoni tas-Softwer

Biex tkun taf aktar dwar il-mudell tal-użu tas-sewwieq tas-softwer, irreferi għall-README file li jinsab f'$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/README.md

Running DMA AFU Eżample

Qabel ma tibda:

Għandek tkun familjari mal-examples fl-Intel Acceleration Stack Quick Start Guide għal Intel FPGA Programable Acceleration Card D5005.
Trid tiddefinixxi varjabbli ambjentali. Il-varjabbli ambjentali tiddependi fuq il-verżjoni Intel Acceleration Stack li qed tuża:
- Għall-verżjoni attwali, issettja l-varjabbli ambjentali għal $OPAE_PLATFORM_ROOT
Int trid tinstalla l-librerija Intel Threading Building Blocks (TBB) peress li s-sewwieq DMA jiddependi fuqha.
Trid twaqqaf ukoll żewġ paġni enormi ta '1 GB biex tmexxi l-sample applikazzjoni. $ sudo sh -c “echo 2 > /sys/kernel/mm/hugepages/hugepages-1048576kB/ nr_hugepages”

Wettaq il-passi li ġejjin biex tniżżel il-bitstream tal-Funzjoni tal-Aċċeleratur DMA (AF), biex tibni l-applikazzjoni u s-sewwieq, u tħaddem id-disinn example:

Bidla fl-applikazzjoni tad-DMA u fid-direttorju tas-sewwieq: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw
Ibni s-sewwieq u l-applikazzjoni: agħmel

Niżżel id-DMA AFU bitstream: sudo fpgasupdate ../bin/dma_afu_unsigned.gbs
Eżegwixxi l-applikazzjoni ospitanti biex tikteb 100 MB f'porzjonijiet ta' 1 MB mill-memorja ospitanti għall-memorja tal-apparat FPGA u aqrah lura: ./ fpga_dma_test -s 104857600 -p 1048576 -r mtom

Informazzjoni Relatata
Intel Acceleration Stack Quick Start Guide għal Intel FPGA Programable Acceleration Card D5005 Intel Corporation. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.

Il-kumpilazzjoni tad-DMA AFU Example

Biex tiġġenera ambjent ta' bini ta' sinteżi biex tikkompila AF, uża l-kmand afu_synth_setup kif ġej:

Bidla għad-DMA AFU sampdirettorju le: $OPAE_PLATFORM_ROOT/hw/samples/dma_afu
Iġġenera d-direttorju tal-bini tad-disinn: afu_synth_setup –source hw/rtl/filelist.txt build_synth

Mid-direttorju tal-bini tas-sinteżi ġġenerat minn afu_synth_setup, daħħal il-kmandi li ġejjin minn tieqa terminali biex tiġġenera AF għall-pjattaforma tal-ħardwer fil-mira: cd build_synth run.sh L-iskrittura tal-ġenerazzjoni AF run.sh toħloq l-immaġni AF bl-istess bażi fileisem bħala l-konfigurazzjoni tal-pjattaforma tal-AFU file (.json) b'suffiss .gbs fil-post:$OPAE_PLATFORM_ROOT/hw/samples/build_synth/dma_afu_s10.gbs Intel Corporation. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizz fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.

Simulazzjoni tal-AFU Example

Intel tirrakkomanda li tirreferi għall-Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Quick Start Guide għall-Intel FPGA PAC tiegħek biex tkun familjari mas-simulazzjoni ta' ex simili.amples u biex twaqqaf l-ambjent tiegħek. Qabel ma tipproċedi permezz tal-passi li ġejjin, ivverifika li l-varjabbli ambjentali OPAE_PLATFORM_ROOT hija ssettjata fid-direttorju tal-installazzjoni OPAE SDK. Imla l-passi li ġejjin biex twaqqaf is-simulatur tal-ħardwer għad-DMA AFU:

Bidla għad-DMA AFU sampdirettorju le: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu

Oħloq ambjent ASE f'direttorju ġdid u kkonfigurah biex tissimula AFU: afu_sim_setup –source hw/rtl/filelist.txt build_ase_dir
Bidla fid-direttorju tal-bini tal-ASE: cd build_ase_dir
Ibni s-sewwieq u l-applikazzjoni: agħmel

Agħmel simulazzjoni: agħmel sim

Sample output mis-simulatur tal-ħardwer:

[SIM] ** ATTENZJONI : QABEL ma tħaddem l-applikazzjoni tas-softwer ** [SIM] Issettja env(ASE_WORKDIR) fit-terminal fejn se taħdem l-applikazzjoni (kopja u pejst) => [SIM] $SHELL | Mexxi:[SIM] ———+———————————————— [SIM] bash/zsh | esportazzjoni ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/ase_mkdir/work [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/ase_mkdir/work [SIM] Għal kwalunkwe $SHELL ieħor, ikkonsulta l-amministratur tal-Linux tiegħek [SIM] [SIM] Lest għas-simulazzjoni... [SIM] Agħfas CTRL-C biex tagħlaq is-simulatur...

Imla l-passi li ġejjin biex tikkumpila u tesegwixxi s-softwer DMA AFU fl-ambjent ta' simulazzjoni:

Iftaħ tieqa terminali ġdida.
Ibdel id-direttorju għal: cd $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/sw

Simulazzjoni tal-AFU Example

Ikkopja s-sekwenza tas-setup tal-ambjent (agħżel is-sekwenza xierqa għall-qoxra tiegħek) mill-passi ta 'hawn fuq fis-simulazzjoni tal-ħardwer għat-tieqa tat-terminal. Ara l-linji li ġejjin fis-sample output mis-simulatur tal-ħardwer. [SIM] bash/zsh | esportazzjoni ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/dma_afu/build_ase_dir/work [SIM] tcsh/csh | setenv ASE_WORKDIR $OPAE_PLATFORM_ROOT/hw/samples/dma_afu/build_ase_dir/work
Iġbor is-softwer: $ make USE_ASE=1

Eżegwixxi l-applikazzjoni ospitanti biex tikteb 4 KB f'porzjonijiet ta' 1 KB mill-memorja ospitanti lura għall-memorja tal-apparat FPGA fil-modalità loopback: ./ fpga_dma_test -s 4096 -p 1024 -r mtom

Informazzjoni Relatata
Gwida ta' l-Utent Quick Start ta' l-Ambjent ta' Simulazzjoni (ASE) ta' l-Unità Funzjonali ta' l-Aċċeleratur Intel (AFU).

Ottimizzazzjoni għal Prestazzjoni Mtejba tad-DMA

L-implimentazzjoni tal-ottimizzazzjoni NUMA (aċċess għall-memorja mhux uniformi) f'fpga_dma_test.cpp tippermetti lill-proċessur jaċċessa l-memorja lokali tiegħu stess aktar malajr milli jaċċessa memorja mhux lokali (memorja lokali għal proċessur ieħor). Konfigurazzjoni NUMA tipika tidher fid-dijagramma hawn taħt. L-aċċess lokali jirrappreżenta aċċess minn qalba għal memorja lokali għall-istess qalba. L-aċċess mill-bogħod juri t-triq meħuda meta qalba fuq Node 0 taċċessa memorja li tgħix fil-memorja lokali għan-Node 1.

Konfigurazzjoni NUMA tipika

Uża l-kodiċi li ġej biex timplimenta l-ottimizzazzjoni NUMA fl-applikazzjoni tat-test tiegħek:

// Twaqqaf affinità xierqa jekk mitluba jekk (cpu_affinity || memory_affinity) {unsigned dom = 0, bus = 0, dev = 0, func = 0; fpga_properties props;int retval; #if(FPGA_DMA_DEBUG)char str[4096]; #endifres = fpgaGetProperties(afc_token, &props); ON_ERR_GOTO(res, out_destroy_tok, “fpgaGetProperties”); res = fpgaPropertiesGetBus(props, (uint8_t *) & xarabank);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetBus”); res = fpgaPropertiesGetDevice(props, (uint8_t *) & dev);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetDevice”) res = fpgaPropertiesGetFunction(props, (uint8_t *) & func);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetDevice”) res = fpgaPropertiesGetFunction(props, (uintXNUMX_t *) & func);ON_ERR_GOTO(res, out_destroy_tok, “fpgaPropertiesGetDevice”); // Sib l-apparat mit-topoloġija hwloc_topology_t topoloġija; hwloc_topology_init(&topoloġija); hwloc_topology_set_flags(topology, HWLOC_TOPOLOGY_FLAG_IO_DEVICES);Intel Corporation. Id-drittijiet kollha riżervati. Intel, il-logo Intel, u marki oħra Intel huma trademarks ta' Intel Corporation jew is-sussidjarji tagħha. Intel tiggarantixxi l-prestazzjoni tal-prodotti FPGA u semikondutturi tagħha skont l-ispeċifikazzjonijiet attwali skont il-garanzija standard ta 'Intel, iżda tirriżerva d-dritt li tagħmel bidliet fi kwalunkwe prodott u servizzi fi kwalunkwe ħin mingħajr avviż. Intel ma tassumi l-ebda responsabbiltà jew responsabbiltà li tirriżulta mill-applikazzjoni jew l-użu ta' kwalunkwe informazzjoni, prodott jew servizz deskritt hawnhekk ħlief kif miftiehem espressament bil-miktub minn Intel. Il-klijenti Intel huma avżati biex jiksbu l-aħħar verżjoni tal-ispeċifikazzjonijiet tal-apparat qabel ma jiddependu fuq kwalunkwe informazzjoni ppubblikata u qabel ma jagħmlu ordnijiet għal prodotti jew servizzi. *Ismijiet u marki oħra jistgħu jiġu mitluba bħala proprjetà ta’ ħaddieħor.

Ottimizzazzjoni għal Prestazzjoni Mtejba tad-DMA

hwloc_topology_load(topoloġija); hwloc_obj_t obj = hwloc_get_pcidev_by_busid (topoloġija, dom, xarabank, dev, func); hwloc_obj_t obj2 = hwloc_get_non_io_ancestor_obj (topoloġija, obj); #if (FPGA_DMA_DEBUG) hwloc_obj_type_snprintf (str, 4096, obj2, 1); printf(“%s\n”, str);hwloc_obj_attr_snprintf(str, 4096, obj2, ” :: “, 1);printf(“%s\n”, str); hwloc_bitmap_taskset_snprintf (str, 4096, obj2->cpuset); printf(“CPUSET huwa %s\n”, str); hwloc_bitmap_taskset_snprintf (str, 4096, obj2->nodeset); printf(“NODESET huwa %s\n”, str);#endif if (memory_affinity) { #if HWLOC_API_VERSION > 0x00020000 retval = hwloc_set_membind(topology, obj2->nodeset,HWLOC_MEMBIND_THREAD, HWLOC_MEMBIND_THREAD, HWLOC_MEMBINDBY_LOC_MIGRMBATE |HWLOC_SET_MEMBIND); #else retval =hwloc_set_membind_nodeset(topoloġija, obj2->nodeset, HWLOC_MEMBIND_THREAD,HWLOC_MEMBIND_MIGRATE); #endifON_ERR_GOTO(retval, out_destroy_tok, “hwloc_set_membind”); } if (cpu_affinity) { retval = hwloc_set_cpubind (topoloġija, obj2->cpuset, HWLOC_CPUBIND_STRICT); ON_ERR_GOTO(retval, out_destroy_tok, “hwloc_set_cpubind”); } }

Arkivji tal-Gwida għall-Utent tal-Unità Funzjonali tal-Aċċeleratur DMA

Verżjoni Intel Aċċelerazzjoni Munzell	Gwida għall-Utent (PDF)
2.0	Gwida għall-Utent tal-Unità Funzjonali tal-Aċċeleratur DMA (AFU).

Storja tar-Reviżjoni tad-Dokument għall-Gwida għall-Utent tal-Unità Funzjonali tal-Aċċeleratur DMA

Verżjoni tad-Dokument

Aċċelerazzjoni Intel Munzell Verżjoni

Bidliet

2020.08.03

2.0.1 (appoġġjat bl-Intel

Quartus® Prime Pro Edition Edizzjoni 19.2)

Ikkoreġu l-immaġni AF file isem fit-taqsima Il-kumpilazzjoni tad-DMA AFU Example.

2020.04.17

2.0.1 (appoġġjat bl-Intel

Quartus Prime Pro Edition Edizzjoni 19.2)

Ikkoreġu stqarrija fi Udjenza Intenzjonata sezzjoni.

2020.02.20

2.0.1 (appoġġjat bl-Intel

Quartus Prime Pro Edition Edizzjoni 19.2)

Tipoġġa fiss.

2019.11.04

2.0.1 (appoġġjat bl-Intel

Quartus Prime Pro Edition Edizzjoni 19.2)

• Ibdel l-fpgaconf b'fpgasupdate meta kkonfigurat l-FPGA bl-AFU prebuild fit-taqsima It-tmexxija tad-DMA AFU Example.

• Miżjud sottotitolu Karta ta' Aċċelerazzjoni Programmabbli Intel FPGA D5005 għat-titolu tad-dokument.

• Miżjud varjabbli ambjentali $OPAE_PLATFORM_ROOT.

• Sezzjoni modifikata Mudell ta' Programmazzjoni tas-Softwer għal editjar minuri.

• Sezzjoni ġdida miżjuda Il-kumpilazzjoni tad-DMA AFU Example.

• Sezzjoni modifikata Ottimizzazzjoni għal Prestazzjoni Mtejba tad-DMA għal editjar minuri.

2019.08.05

2.0 (appoġġjat bl-Intel

Quartus Prime Pro Edition 18.1.2)

Rilaxx inizjali.

Ismijiet u marki oħra jistgħu jiġu mitluba bħala l-proprjetà ta 'oħrajn.

Dokumenti / Riżorsi

Karta ta' Aċċelerazzjoni Programmabbli Intel FPGA D5005 [pdfGwida għall-Utent
FPGA Karta ta' Aċċelerazzjoni Programmabbli, D5005, Karta ta' Aċċelerazzjoni FPGA Programmabbli D5005, Unità Funzjonali ta' Aċċeleratur DMA

Referenzi

Manwal għall-Utent

Karta ta' Aċċelerazzjoni Programmabbli Intel FPGA D5005

Dwar dan id-Dokument

Deskrizzjoni DMA AFU

Irreġistra l-Mappa u l-Ispazji tal-Indirizz

Mappa tar-Reġistru DMA AFU

Irreġistra l-Mappa u l-Ispazji tal-Indirizz

Mudell ta' Programmazzjoni tas-Softwer

Running DMA AFU Eżample

Il-kumpilazzjoni tad-DMA AFU Example

Simulazzjoni tal-AFU Example

Ottimizzazzjoni għal Prestazzjoni Mtejba tad-DMA

Arkivji tal-Gwida għall-Utent tal-Unità Funzjonali tal-Aċċeleratur DMA

Storja tar-Reviżjoni tad-Dokument għall-Gwida għall-Utent tal-Unità Funzjonali tal-Aċċeleratur DMA

Dokumenti / Riżorsi

Referenzi

Ħalli kumment

Ikkanċella tweġiba