intel FPGA Programmable Acceleration Card N3000 वापरकर्ता मार्गदर्शक

परिचय

पार्श्वभूमी

व्हर्च्युअलाइज्ड रेडिओ ऍक्सेस नेटवर्क (vRAN) मधील Intel FPGA Programmable Acceleration Card N3000 ला प्रिसिजन टाइम प्रोटोकॉल (PTP) टेलिकॉम स्लेव्ह क्लॉक्स (T-TSC) सॉफ्टवेअर कार्ये योग्यरित्या शेड्यूल करण्यासाठी IEEE1588v2 साठी समर्थन आवश्यक आहे. Intel® FPGA PAC N710 मधील इंटेल इथरनेट कंट्रोलर XL3000 IEEE1588v2 समर्थन पुरवतो. तथापि, FPGA डेटा पथ झिटरचा परिचय करून देतो जो PTP कार्यक्षमतेवर परिणाम करतो. पारदर्शक घड्याळ (T-TC) सर्किट जोडणे Intel FPGA PAC N3000 ला त्याच्या FPGA अंतर्गत विलंबाची भरपाई करण्यास सक्षम करते आणि जिटरचे परिणाम कमी करते, जे T-TSC ला अंदाजे ग्रँडमास्टरच्या दिवसाच्या वेळेची (ToD) कार्यक्षमतेने अनुमती देते.

वस्तुनिष्ठ

या चाचण्या ओपन रेडिओ ऍक्सेस नेटवर्क (O-RAN) मध्ये IEEE3000v1588 स्लेव्ह म्हणून Intel FPGA PAC N2 चा वापर प्रमाणित करतात. हा दस्तऐवज वर्णन करतो:

• चाचणी सेटअप
• पडताळणी प्रक्रिया
• इंटेल FPGA PAC N3000 च्या FPGA मार्गातील पारदर्शक घड्याळ यंत्रणेचे कार्यप्रदर्शन मूल्यमापन
• इंटेल FPGA PAC N3000 चे PTP कार्यप्रदर्शन पारदर्शक घड्याळाचे समर्थन करणार्‍या इंटेल FPGA PAC N3000 चे कार्यप्रदर्शन आहे.
  पारदर्शक घड्याळाशिवाय इंटेल FPGA PAC N3000 सोबत तसेच विविध रहदारी परिस्थिती आणि PTP कॉन्फिगरेशन अंतर्गत दुसर्‍या इथरनेट कार्ड XXV710 शी तुलना करता येते.

वैशिष्ट्ये आणि मर्यादा

Intel FPGA PAC N3000 IEEE1588v2 समर्थनासाठी वैशिष्ट्ये आणि प्रमाणीकरण मर्यादा खालीलप्रमाणे आहेत:

• सॉफ्टवेअर स्टॅक वापरले: लिनक्स PTP प्रोजेक्ट (PTP4l)
• खालील टेलिकॉम प्रो ला समर्थन देतेfiles:
  •  1588v2 (डीफॉल्ट)
  • जी .१8265.1.
  • जी .१8275.1.
• दोन-चरण PTP स्लेव्ह घड्याळाचे समर्थन करते.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा उत्तरदायित्व इंटेल गृहीत धरत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती मिळविण्याचा सल्ला दिला जातो. *इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.

• एंड-टू-एंड मल्टीकास्ट मोडला सपोर्ट करते.
• 128 Hz पर्यंतच्या PTP संदेश विनिमय वारंवारतेचे समर्थन करते.
  • ही प्रमाणीकरण योजना आणि नियुक्त ग्रँडमास्टरची मर्यादा आहे. PTP संदेशांसाठी 128 पॅकेट्स प्रति सेकंद पेक्षा जास्त PTP कॉन्फिगरेशन शक्य आहे.
• प्रमाणीकरण सेटअपमध्ये वापरल्या जाणार्‍या Cisco* Nexus* 93180YC-FX स्विचच्या मर्यादांमुळे, iperf3 ट्रॅफिक परिस्थितीत कामगिरी परिणाम 8 Hz च्या PTP संदेश विनिमय दराचा संदर्भ घेतात.
• Encapsulation समर्थन:
  • L2 (रॉ इथरनेट) आणि L3 (UDP/IPv4/IPv6) वर वाहतूक
    टीप: या दस्तऐवजात, सर्व परिणाम एकल 25Gbps इथरनेट लिंक वापरतात.

साधने आणि ड्रायव्हर आवृत्त्या

साधने	आवृत्ती
BIOS	इंटेल सर्व्हर बोर्ड S2600WF 00.01.0013
OS	CentOS 7.6
कर्नल	कर्नल-आरटी-३.१०.०-६९३.२.२.आरटी५६.६२३.एल७.एसआरसी.
डेटा प्लेन डेव्हलपमेंट किट (DPDK)	18.08
इंटेल सी कंपाइलर	19.0.3
इंटेल XL710 ड्रायव्हर (i40e ड्रायव्हर)	2.8.432.9.21
पीटीपी४एल	2.0
आयएक्सएक्सप्लोरर	8.51.1800.7 EA-पॅच1
lperf3 द्वारे	3.0.11
ट्रॅफजेन	Netsniff-ng 0.6.6 टूलकिट

 IXIA वाहतूक चाचणी

Intel FPGA PAC N3000 साठी PTP कामगिरी बेंचमार्कचा पहिला संच नेटवर्क आणि PTP अनुरूपता चाचणीसाठी IXIA* सोल्यूशन वापरतो. IXIA XGS2 चेसिस बॉक्समध्ये IXIA 40 PORT NOVUS-R100GE8Q28 कार्ड आणि IxExplorer समाविष्ट आहे जे DUT (Intel FPGA PAC N3000) ला व्हर्च्युअल PTP ग्रँडमास्टर सेट करण्यासाठी एकल थेट 25 Gbps कनेक्शनवर एक ग्राफिकल इंटरफेस प्रदान करते. खालील ब्लॉक आकृती IXIA-आधारित बेंचमार्कसाठी लक्ष्यित चाचणी टोपोलॉजी दर्शवते. सर्व परिणाम इंग्रेस ट्रॅफिक चाचण्यांसाठी IXIA-व्युत्पन्न ट्रॅफिक वापरतात आणि इंटेल FPGA PAC N3000 होस्टवरील ट्रॅफजेन टूलचा वापर इग्रेस ट्रॅफिक चाचण्यांसाठी करतात, जेथे प्रवेश किंवा बाहेर जाण्याची दिशा नेहमी DUT (Intel FPGA PAC N3000) च्या दृष्टीकोनातून असते. ) यजमान. दोन्ही प्रकरणांमध्ये, सरासरी रहदारी दर 24 Gbps आहे. हे चाचणी सेटअप Intel FPGA PAC N3000 च्या PTP कार्यक्षमतेचे T-TC कार्यप्रणालीसह आधारभूत वैशिष्ट्य प्रदान करते, तसेच ITU-T G.3000 PTP प्रो अंतर्गत नॉन-TC इंटेल FPGA PAC N8275.1 फॅक्टरी इमेजशी तुलना करते.file.

IXIA वर्च्युअल ग्रँडमास्टर अंतर्गत इंटेल FPGA PAC N3000 ट्रॅफिक चाचण्यांसाठी टोपोलॉजी

IXIA वाहतूक चाचणी निकाल

खालील विश्लेषण TC-सक्षम Intel FPGA PAC N3000 चे PTP कार्यप्रदर्शन प्रवेश आणि बाहेर पडण्याच्या रहदारीच्या परिस्थितीत कॅप्चर करते. या विभागात, पीटीपी प्रोfile G.8275.1 सर्व रहदारी चाचण्या आणि डेटा संकलनासाठी स्वीकारण्यात आले आहे.

मास्टर ऑफसेटचे परिमाण

खालील आकृती इंटेल FPGA PAC N4 होस्टच्या PTP3000l स्लेव्ह क्लायंटने प्रवेश, बाहेर पडणे आणि द्विदिशात्मक रहदारी (24.4Gbps च्या सरासरी थ्रूपुट) अंतर्गत निघून गेलेल्या वेळेचे कार्य म्हणून निरीक्षण केलेल्या मास्टर ऑफसेटची विशालता दर्शवते.

मीन पाथ विलंब (MPD)

खालील आकृती वरील आकृतीप्रमाणेच चाचणीसाठी इंटेल FPGA PAC N4 चा नेटवर्क इंटरफेस कार्ड म्हणून वापर करणार्‍या PTP3000 स्लेव्हद्वारे गणना केल्यानुसार, सरासरी मार्ग विलंब दर्शविते. तीन ट्रॅफिक चाचण्यांपैकी प्रत्येक चाचण्यांचा एकूण कालावधी किमान 16 तासांचा आहे.

खालील तक्त्यामध्ये तीन ट्रॅफिक चाचण्यांचे सांख्यिकीय विश्लेषण दिले आहे. चॅनल क्षमतेच्या जवळ असलेल्या ट्रॅफिक लोड अंतर्गत, Intel FPGA PAC N4 वापरणारा PTP3000l स्लेव्ह सर्व ट्रॅफिक चाचण्यांसाठी IXIA च्या व्हर्च्युअल ग्रँडमास्टरला 53 ns च्या आत फेज ऑफसेट ठेवतो. याव्यतिरिक्त, मास्टर ऑफसेट परिमाणाचे मानक विचलन 5 एनएस पेक्षा कमी आहे.

PTP कामगिरीवर सांख्यिकीय तपशील

G.8275.1 PTP प्रोfile	प्रवेश वाहतूक (24Gbps)	निर्गमन वाहतूक (24Gbps)	द्विदिश वाहतूक (24Gbps)
RMS	6.35 एनएस	8.4 एनएस	9.2 एनएस
StdDev (abs(अधिकतम) ऑफसेटचे)	3.68 एनएस	3.78 एनएस	4.5 एनएस
StdDev (MPD चे)	1.78 एनएस	2.1 एनएस	2.38 एनएस
कमाल ऑफसेट	36 एनएस	33 एनएस	53 एनएस

 

खालील आकडे वेगवेगळ्या PTP एन्कॅप्स्युलेशनसाठी 16-तासांच्या 24 Gbps द्विदिशात्मक रहदारी चाचणी अंतर्गत, मास्टर ऑफसेटची परिमाण आणि सरासरी पथ विलंब (MPD) दर्शवतात. या आकृत्यांमधील डावे आलेख IPv4/UDP एन्कॅप्सुलेशन अंतर्गत PTP बेंचमार्कचा संदर्भ देतात, तर उजव्या आलेखांचे PTP मेसेजिंग एन्कॅप्सुलेशन L2 (रॉ इथरनेट) मध्ये आहे. PTP4l स्लेव्ह कार्यप्रदर्शन अगदी समान आहे, सर्वात वाईट-केस मास्टर ऑफसेट परिमाण अनुक्रमे 53 ns आणि 45 ns आहे, IPv4/UDP आणि L2 एन्कॅप्सुलेशनसाठी. परिमाण ऑफसेटचे मानक विचलन IPv4.49/UDP आणि L4.55 encapsulation साठी अनुक्रमे 4 ns आणि 2 ns आहे.

मास्टर ऑफसेटचे परिमाण

खालील आकृती 24 Gbps द्विदिशात्मक रहदारी, IPv4 (डावीकडे) आणि L2 (उजवीकडे) एन्कॅप्स्युलेशन, G8275.1 प्रो अंतर्गत मास्टर ऑफसेटची विशालता दर्शवतेfile.

मीन पाथ विलंब (MPD)

खालील आकृती इंटेल FPGA PAC N3000 होस्ट PTP4l स्लेव्हचा 24 Gbps द्विदिशात्मक रहदारी, IPv4 (डावीकडे) आणि L2 (उजवीकडे) एन्कॅप्सुलेशन, G8275.1 प्रो अंतर्गत सरासरी मार्ग विलंब दर्शवते.file.

MPD ची परिपूर्ण मूल्ये PTP सुसंगततेचे स्पष्ट संकेत नाहीत, कारण ते लांबीच्या केबल्स, डेटा पथ लेटन्सी इत्यादींवर अवलंबून असतात; तथापि, कमी MPD भिन्नता (IPv2.381 आणि L2.377 केससाठी अनुक्रमे 4 ns आणि 2 ns) पाहिल्यास हे स्पष्ट होते की PTP MPD गणना दोन्ही एन्कॅप्सुलेशनमध्ये सातत्याने अचूक आहे. हे दोन्ही एन्कॅप्सुलेशन मोडमध्ये PTP कार्यप्रदर्शनाची सातत्य सत्यापित करते. L2 आलेखामध्ये (वरील आकृतीमध्ये, उजव्या आलेखातील) गणना केलेल्या MPD मधील पातळी बदल लागू केलेल्या रहदारीच्या वाढीव परिणामामुळे आहे. प्रथम, चॅनल निष्क्रिय आहे (MPD rms 55.3 ns आहे), नंतर प्रवेश ट्रॅफिक लागू केला जातो (दुसरी वाढीव पायरी, MPD rms 85.44 ns आहे), त्यानंतर एकाच वेळी बाहेर पडणारी रहदारी, परिणामी गणना केलेली MPD 108.98 ns आहे. खालील आकडे मास्टर ऑफसेटचे परिमाण आणि T-TC यंत्रणेसह Intel FPGA PAC N4 वापरून PTP3000l स्लेव्ह, तसेच TC शिवाय Intel FPGA PACN3000 वापरणार्‍या PTP3000l स्लेव्हला लागू केलेल्या द्विदिशात्मक रहदारी चाचणीचे मोजलेले MPD आच्छादित करतात. कार्यक्षमता T-TC Intel FPGA PAC N3000 चाचण्या (केशरी) शून्यापासून सुरू होतात, तर PTP चाचणी जी नॉन-TC Intel FPGA PAC N2300 (निळा) वापरते ती T = XNUMX सेकंदांनी सुरू होते.

मास्टर ऑफसेटचे परिमाण

खालील आकृती इंग्रेस ट्रॅफिक (24 Gbps) अंतर्गत मास्टर ऑफसेटची विशालता दर्शवते, TTC समर्थनासह आणि त्याशिवाय, G.8275.1 Profile.

वरील आकृतीमध्ये, ट्रॅफिक अंतर्गत TC-सक्षम इंटेल FPGA PAC N3000 चे PTP कार्यप्रदर्शन पहिल्या 3000 सेकंदांसाठी नॉन-TC Intel FPGA PAC N2300 सारखे आहे. Intel FPGA PAC N3000 मधील T-TC यंत्रणेची परिणामकारकता चाचणीच्या विभागात (2300 व्या सेकंदानंतर) हायलाइट केली जाते जिथे दोन्ही कार्ड्सच्या इंटरफेसवर समान रहदारीचा भार लागू केला जातो. त्याचप्रमाणे खालील आकृतीमध्ये, चॅनेलवरील रहदारी लागू करण्यापूर्वी आणि नंतर एमपीडी गणना केली जाते. 25G आणि 40G MAC मधील FPGA मार्गाद्वारे पॅकेट्सच्या निवासाच्या वेळेची भरपाई करण्यासाठी T-TC यंत्रणेची प्रभावीता हायलाइट केली जाते.

मीन पाथ विलंब (MPD)

खालील आकृती इंग्रेस ट्रॅफिक (3000 Gbps) अंतर्गत Intel FPGA PAC N4 होस्ट PTP24l स्लेव्हचा सरासरी मार्ग विलंब दर्शवते, T-TC सपोर्टसह आणि त्याशिवाय, G.8275.1 Profile.

हे आकडे PTP4l स्लेव्हचे सर्वो अल्गोरिदम दर्शवतात, टीसीच्या निवासस्थानाच्या वेळेच्या दुरुस्तीमुळे, आम्हाला सरासरी मार्ग विलंब गणनांमध्ये लहान फरक दिसतात. त्यामुळे, मास्टर ऑफसेट अंदाजेवरील विलंब चढउतारांचा प्रभाव कमी होतो. खालील तक्त्यामध्ये PTP कार्यप्रदर्शनावरील सांख्यिकीय विश्लेषण सूचीबद्ध केले आहे, ज्यामध्ये मास्टर ऑफसेटचे RMS आणि मानक विचलन, सरासरी मार्ग विलंबाचे मानक विचलन, तसेच इंटेल FPGA PAC N3000 साठी T- सह आणि त्याशिवाय सर्वात वाईट-केस मास्टर ऑफसेट समाविष्ट आहे. टीसी समर्थन.

प्रवेश ट्रॅफिक अंतर्गत पीटीपी कार्यप्रदर्शनावरील सांख्यिकीय तपशील

प्रवेश वाहतूक (24Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 T- TC सह	Intel FPGA PAC N3000 T-TC शिवाय
RMS	6.34 एनएस	40.5 एनएस
StdDev (abs(अधिकतम) ऑफसेटचे)	3.65 एनएस	15.5 एनएस
StdDev (MPD चे)	1.79 एनएस	18.1 एनएस
कमाल ऑफसेट	34 एनएस	143 एनएस

TC-समर्थित Intel FPGA PAC N3000 ची नॉन-TC आवृत्तीशी थेट तुलना
PTP कार्यप्रदर्शन कोणत्याही सांख्यिकीय संदर्भात 4x ते 6x कमी असल्याचे दर्शविते
मेट्रिक्स (सर्वात वाईट-केस, RMS किंवा मास्टर ऑफसेटचे मानक विचलन). सर्वात वाईट-केस
T-TC Intel FPGA PAC N8275.1 च्या G.3000 PTP कॉन्फिगरेशनसाठी मास्टर ऑफसेट 34 आहे
चॅनल बँडविड्थ (24.4Gbps) च्या मर्यादेत प्रवेश ट्रॅफिक परिस्थितीत एनएस.

lperf3 वाहतूक चाचणी

Intel FPGA PAC N3 च्या PTP कार्यक्षमतेचे अधिक मूल्यमापन करण्यासाठी हा विभाग iperf3000 ट्रॅफिक बेंचमार्किंग चाचणीचे वर्णन करतो. iperf3 साधन सक्रिय रहदारी परिस्थितीचे अनुकरण करण्यासाठी वापरले गेले आहे. iperf3 ट्रॅफिक बेंचमार्कचे नेटवर्क टोपोलॉजी, खालील आकृतीमध्ये दाखवले आहे, दोन सर्व्हरचे कनेक्शन समाविष्ट आहे, प्रत्येक DUT कार्ड (Intel FPGA PAC N3000 आणि XXV710) वापरून, Cisco Nexus 93180YC FX स्विच. सिस्को स्विच दोन डीयूटी पीटीपी स्लेव्ह आणि कॅल्नेक्स पॅरागॉन-एनईओ ग्रँडमास्टरमधील सीमा घड्याळ (टी-बीसी) म्हणून कार्य करते.

इंटेल FPGA PAC N3000 lperf3 ट्रॅफिक चाचणीसाठी नेटवर्क टोपोलॉजी

प्रत्येक DUT होस्टवरील PTP4l आउटपुट सेटअपमधील प्रत्येक स्लेव्ह डिव्हाइससाठी (Intel FPGA PAC N3000 आणि XXV710) PTP कार्यक्षमतेचे डेटा मापन प्रदान करते. iperf3 ट्रॅफिक चाचणीसाठी, खालील अटी आणि कॉन्फिगरेशन सर्व आलेख आणि कार्यप्रदर्शन विश्लेषणावर लागू होतात:

• ट्रॅफिकची 17 Gbps एकत्रित बँडविड्थ (TCP आणि UDP दोन्ही), एकतर बाहेर पडणे किंवा प्रवेश करणे किंवा Intel FPGA PAC N3000 ला द्विदिशात्मक.
• Cisco Nexus 4YC-FX स्विचवरील कॉन्फिगरेशन मर्यादेमुळे, PTP पॅकेटचे IPv93180 एन्कॅप्सुलेशन.
• Cisco Nexus 8YC-FX स्विचवरील कॉन्फिगरेशन मर्यादेमुळे PTP संदेश विनिमय दर 93180 पॅकेट/सेकंदपर्यंत मर्यादित आहे.

perf3 वाहतूक चाचणी परिणाम

खालील विश्लेषणामध्ये Intel FPGA PAC N3000 आणि XXV710 कार्डचे कार्यप्रदर्शन कॅप्चर केले आहे, दोन्ही एकाच वेळी T-BC सिस्को स्विचद्वारे PTP स्लेव्ह्स (T-TSC) Calnex Paragon NEO ग्रँडमास्टरचे नेटवर्क इंटरफेस कार्ड म्हणून काम करतात.

खालील आकडे T-TC आणि XXV3000 कार्डसह Intel FPGA PAC N710 वापरून तीन वेगवेगळ्या ट्रॅफिक चाचण्यांसाठी कालांतराने मास्टर ऑफसेट आणि MPD चे परिमाण दर्शवतात. दोन्ही कार्ड्समध्ये, द्विदिश रहदारीचा PTP4l कार्यप्रदर्शनावर सर्वात मोठा प्रभाव असतो. रहदारी चाचणी कालावधी 10 तासांचा असतो. खालील आकृत्यांमध्ये, आलेखाची शेपटी वेळेवर एक बिंदू चिन्हांकित करते जेथे रहदारी थांबते आणि निष्क्रिय चॅनेलमुळे PTP मास्टर ऑफसेटची परिमाण त्याच्या निम्न पातळीपर्यंत खाली जाते.

इंटेल FPGA PAC N3000 साठी मास्टर ऑफसेटचे परिमाण

खालील आकृती इंटेल FPGA PAC N3000 साठी T TC सह, प्रवेश, बाहेर पडणे आणि द्विदिशात्मक iperf3 रहदारीसाठी सरासरी मार्ग विलंब दर्शविते.

Intel FPGA PAC N3000 साठी मीन पाथ विलंब (MPD).

खालील आकृती इंटेल FPGA PAC N3000 साठी T TC सह, प्रवेश, बाहेर पडणे आणि द्विदिशात्मक iperf3 रहदारीसाठी सरासरी मार्ग विलंब दर्शविते.

XXV710 साठी मास्टर ऑफसेटचे परिमाण

खालील आकृती XXV710 साठी मास्टर ऑफसेटची विशालता दर्शवते, प्रवेश, बाहेर पडणे आणि द्विदिशात्मक iperf3 रहदारी.

XXV710 साठी मीन पाथ विलंब (MPD).

खालील आकृती XXV710 साठी, प्रवेश, बाहेर पडणे आणि द्विदिशात्मक iperf3 रहदारीसाठी सरासरी मार्ग विलंब दर्शवते.

Intel FPGA PAC N3000 PTP कार्यप्रदर्शनाबद्दल, कोणत्याही रहदारीच्या स्थितीत सर्वात वाईट-केस मास्टर ऑफसेट 90 ns च्या आत आहे. त्याच द्विदिशीय रहदारीच्या परिस्थितीत, इंटेल FPGA PAC N3000 मास्टर ऑफसेटचा RMS XXV5.6 कार्ड पेक्षा 710x चांगला आहे.

	इंटेल FPGA PAC N3000			XXV710 कार्ड
	वाहतूक प्रवेश10G	निर्गमन वाहतूक 18G	द्विदिश वाहतूक18G	वाहतूक प्रवेश18G	निर्गमन वाहतूक 10G	द्विदिश वाहतूक18G
RMS	27.6 एनएस	14.2 एनएस	27.2 एनएस	93.96 एनएस	164.2 एनएस	154.7 एनएस
StdDev(abs(अधिकतम) ऑफसेटचे)	9.8 एनएस	8.7 एनएस	14.6 एनएस	61.2 एनएस	123.8 एनएस	100 एनएस
StdDev (MPD चे)	21.6 एनएस	9.2 एनएस	20.6 एनएस	55.58 एनएस	55.3 एनएस	75.9 एनएस
कमाल ऑफसेट	84 एनएस	62 एनएस	90 एनएस	474 एनएस	1,106 एनएस	958 एनएस

विशेष म्हणजे, इंटेल FPGA PAC N3000 च्या मास्टर ऑफसेटमध्ये कमी मानक विचलन आहे,
XXV5 कार्ड पेक्षा किमान 710x कमी, हे सूचित करते की PTP अंदाजे
ग्रँडमास्टर घड्याळ हे ट्रॅफिक अंतर्गत विलंबता किंवा आवाजाच्या फरकांना कमी संवेदनशील असते
इंटेल FPGA PAC N3000.
पृष्ठ 5 वरील IXIA ट्रॅफिक चाचणी निकालाशी तुलना केल्यास, सर्वात वाईट-केस परिमाण
T-TC सक्षम इंटेल FPGA PAC N3000 सह मास्टर ऑफसेट जास्त दिसतो. याशिवाय
नेटवर्क टोपोलॉजी आणि चॅनेल बँडविड्थमधील फरक, हे इंटेलमुळे आहे
FPGA PAC N3000 G.8275.1 PTP प्रो अंतर्गत कॅप्चर केले जात आहेfile (16 Hz समक्रमण दर), तर
या प्रकरणात सिंक संदेश दर प्रति सेकंद 8 पॅकेट्सवर मर्यादित आहे.

मास्टर ऑफसेट तुलनाचे परिमाण

खालील आकृती द्विदिशात्मक iperf3 ट्रॅफिक अंतर्गत मास्टर ऑफसेट तुलनाचे परिमाण दर्शविते.

मीन पाथ विलंब (MPD) तुलना

खालील आकृती द्विदिशात्मक iperf3 रहदारी अंतर्गत सरासरी मार्ग विलंब तुलना दर्शविते.

इंटेल FPGA PAC N3000 चे उत्कृष्ट PTP कार्यप्रदर्शन, XXV710 कार्डच्या तुलनेत, प्रत्येक लक्ष्यित रहदारी चाचणीमध्ये XXV710 आणि Intel FPGA PAC N3000 साठी कॅल्क्युलेटेड मीन पथ विलंब (MPD) च्या स्पष्टपणे उच्च विचलनाद्वारे समर्थित आहे. उदाample द्विदिशात्मक iperf3 रहदारी. प्रत्येक MPD केसमधील सरासरी मूल्याकडे दुर्लक्ष करा, जे भिन्न इथरनेट केबल्स आणि भिन्न कोर लेटन्सी यासारख्या अनेक कारणांमुळे भिन्न असू शकते. Intel FPGA PAC N710 मध्‍ये XXV3000 कार्डसाठी आढळलेली असमानता आणि मूल्यांमध्ये वाढ नाही.

सलग 8 मास्टर ऑफसेट तुलनाचा RMS

निष्कर्ष

QSFP28 (25G MAC) आणि Intel XL710 (40G MAC) मधील FPGA डेटा पथ एक व्हेरिएबल पॅकेट लेटन्सी जोडते जे PTP स्लेव्हच्या अंदाजे अचूकतेवर परिणाम करते. Intel FPGA PAC N3000 च्या FPGA सॉफ्ट लॉजिकमध्ये पारदर्शक घड्याळ (T-TC) सपोर्ट जोडल्याने या पॅकेट लेटन्सीची भरपाई एन्कॅप्स्युलेटेड PTP संदेशांच्या दुरुस्ती फील्डमध्ये त्याच्या निवासाची वेळ जोडून मिळते. परिणाम पुष्टी करतात की T-TC यंत्रणा PTP4l स्लेव्हची अचूकता कार्यप्रदर्शन सुधारते.

तसेच, पृष्ठ 5 वरील IXIA ट्रॅफिक चाचणी निकाल दर्शवितो की FPGA डेटा मार्गातील T-TC समर्थन T-TC समर्थनाशिवाय Intel FPGA PAC N4 च्या तुलनेत PTP कार्यप्रदर्शन किमान 3000x ने वाढवते. T-TC सह Intel FPGA PAC N3000 चॅनेल क्षमतेच्या मर्यादेवर (53 Gbps) प्रवेश, बाहेर पडणे किंवा द्विदिश रहदारी लोड अंतर्गत 25 एनएसचा सर्वात वाईट-केस मास्टर ऑफसेट सादर करतो. त्यामुळे, T-TC सपोर्टसह, Intel FPGA PAC N3000 PTP कार्यप्रदर्शन अधिक अचूक आणि आवाजाच्या फरकांना कमी प्रवण आहे.

पृष्ठ 3 वरील lperf10 वाहतूक चाचणीमध्ये, T-TC सक्षम असलेल्या Intel FPGA PAC N3000 च्या PTP कामगिरीची तुलना XXV710 कार्डशी केली जाते. या चाचणीने इंटेल FPGA PAC N4 आणि XXV3000 कार्डच्या दोन यजमानांमध्ये देवाणघेवाण केलेल्या प्रवेश किंवा निर्गमन रहदारी अंतर्गत दोन्ही स्लेव्ह घड्याळांसाठी PTP710l डेटा कॅप्चर केला. Intel FPGA PAC N3000 मध्ये पाहिलेला सर्वात वाईट-केस मास्टर ऑफसेट XXV5 कार्डपेक्षा किमान 710x कमी आहे. तसेच, कॅप्चर केलेल्या ऑफसेट्सचे मानक विचलन हे देखील सिद्ध करते की Intel FPGA PAC N3000 चे T-TC समर्थन ग्रँडमास्टरच्या घड्याळाच्या नितळ अंदाजाची अनुमती देते.

Intel FPGA PAC N3000 चे PTP कार्यप्रदर्शन अधिक प्रमाणित करण्यासाठी, संभाव्य चाचणी पर्यायांमध्ये हे समाविष्ट आहे:

• भिन्न PTP प्रो अंतर्गत प्रमाणीकरणfiles आणि एकापेक्षा जास्त इथरनेट लिंक्ससाठी संदेश दर.
• अधिक प्रगत स्विचसह पृष्ठ 3 वर lperf10 वाहतूक चाचणीचे मूल्यमापन जे उच्च PTP संदेश दरांना अनुमती देते.
• G.8273.2 अनुरूपता चाचणी अंतर्गत T-SC कार्यक्षमतेचे मूल्यांकन आणि त्याची PTP वेळेची अचूकता.

IEEE 1588 V2 चाचणीसाठी दस्तऐवज पुनरावृत्ती इतिहास

 

दस्तऐवज आवृत्ती	बदल
2020.05.30	प्रारंभिक प्रकाशन.

 

कागदपत्रे / संसाधने

इंटेल एफपीजीए प्रोग्राम करण्यायोग्य प्रवेग कार्ड N3000 [pdf] वापरकर्ता मार्गदर्शक FPGA Programmable Acceleration Card, N3000, Programmable Acceleration Card N3000, FPGA Programmable Acceleration Card N3000, FPGA, IEEE 1588 V2 चाचणी

संदर्भ

• वापरकर्ता मॅन्युअल