intel FPGA ծրագրավորվող արագացման քարտ N3000 Օգտագործողի ուղեցույց

Ներածություն

Նախապատմություն

Intel FPGA ծրագրավորվող արագացման քարտը N3000 վիրտուալացված ռադիոմատչման ցանցում (vRAN) պահանջում է աջակցություն IEEE1588v2-ին որպես Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC)՝ ծրագրային առաջադրանքները պատշաճ կերպով պլանավորելու համար: Intel Ethernet Controller XL710 Intel® FPGA PAC N3000-ում ապահովում է IEEE1588v2 աջակցություն: Այնուամենայնիվ, FPGA տվյալների ուղին ներկայացնում է ջիթ, որն ազդում է PTP կատարողականի վրա: Թափանցիկ ժամացույցի (T-TC) շղթայի ավելացումը հնարավորություն է տալիս Intel FPGA PAC N3000-ին փոխհատուցել իր FPGA ներքին հետաձգումը և մեղմել ցնցումների հետևանքները, ինչը թույլ է տալիս T-TSC-ին արդյունավետորեն մոտավորել գրոսմայստերի օրվա ժամը (ToD):

Օբյեկտիվ

Այս թեստերը հաստատում են Intel FPGA PAC N3000-ի օգտագործումը որպես IEEE1588v2 ստրուկ Բաց ռադիո մուտքի ցանցում (O-RAN): Այս փաստաթուղթը նկարագրում է.

• Փորձարկման կարգավորում
• Ստուգման գործընթաց
• Թափանցիկ ժամացույցի մեխանիզմի կատարողականի գնահատում Intel FPGA PAC N3000 FPGA ուղու վրա
• Intel FPGA PAC N3000-ի PTP կատարումը Թափանցիկ ժամացույցն ապահովող Intel FPGA PAC N3000-ի կատարումը հետևյալն է.
  համեմատվում է Intel FPGA PAC N3000-ի հետ՝ առանց թափանցիկ ժամացույցի, ինչպես նաև մեկ այլ Ethernet XXV710 քարտի հետ տարբեր երթևեկության պայմաններում և PTP կոնֆիգուրացիաներով:

Առանձնահատկություններ և սահմանափակումներ

Intel FPGA PAC N3000 IEEE1588v2 աջակցության առանձնահատկությունները և վավերացման սահմանափակումները հետևյալն են.

• Օգտագործված ծրագրային փաթեթ՝ Linux PTP Project (PTP4l)
• Աջակցում է հետևյալ հեռահաղորդակցության պրոֆիլինfiles:
  •  1588v2 (կանխադրված)
  • Գ.8265.1
  • Գ.8275.1
• Աջակցում է երկու քայլ PTP ստրուկ ժամացույցին:

Intel կորպորացիա. Բոլոր իրավունքները պաշտպանված են. Intel-ը, Intel-ի պատկերանշանը և Intel այլ նշանները Intel Corporation-ի կամ նրա դուստր ձեռնարկությունների ապրանքանիշերն են: Intel-ը երաշխավորում է իր FPGA-ի և կիսահաղորդչային արտադրանքների կատարումը ընթացիկ բնութագրերի համաձայն՝ համաձայն Intel-ի ստանդարտ երաշխիքի, սակայն իրեն իրավունք է վերապահում փոփոխություններ կատարել ցանկացած ապրանքի և ծառայությունների մեջ ցանկացած պահի առանց նախազգուշացման: Intel-ը չի ստանձնում ոչ մի պատասխանատվություն կամ պատասխանատվություն, որը բխում է սույն հոդվածում նկարագրված որևէ տեղեկատվության, արտադրանքի կամ ծառայության կիրառումից կամ օգտագործումից, բացառությամբ այն դեպքերի, որոնց մասին հստակ գրավոր համաձայնեցված է Intel-ի կողմից: Intel-ի հաճախորդներին խորհուրդ է տրվում ձեռք բերել սարքի տեխնիկական բնութագրերի վերջին տարբերակը՝ նախքան որևէ հրապարակված տեղեկատվության վրա հիմնվելը և ապրանքների կամ ծառայությունների պատվերներ կատարելը: *Այլ անուններ և ապրանքանիշեր կարող են պահանջվել որպես ուրիշների սեփականություն:

• Աջակցում է վերջից մինչև վերջ բազմարձակման ռեժիմին:
• Աջակցում է PTP հաղորդագրությունների փոխանակման հաճախականությունը մինչև 128 Հց:
  • Սա վավերացման պլանի և աշխատող գրոսմայստերի սահմանափակումն է: PTP հաղորդագրությունների համար կարող են հնարավոր լինել մեկ վայրկյանում 128 փաթեթից բարձր կոնֆիգուրացիաներ:
• Վավերացման կարգաբերման մեջ օգտագործվող Cisco* Nexus* 93180YC-FX անջատիչի սահմանափակումների պատճառով iperf3 երթևեկության պայմաններում կատարողականի արդյունքները վերաբերում են 8 Հց PTP հաղորդագրության փոխարժեքին:
• Էկապսուլյացիայի աջակցություն.
  • Փոխադրում L2-ով (հում Ethernet) և L3 (UDP/IPv4/IPv6)
    Նշում. Այս փաստաթղթում բոլոր արդյունքներն օգտագործում են մեկ 25 Գբիտ/վրկ Ethernet հղում:

Գործիքներ և վարորդների տարբերակներ

Գործիքներ	Տարբերակ
BIOS	Intel Server Board S2600WF 00.01.0013
OS	CentOS 7.6
Միջուկ	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Տվյալների ինքնաթիռի մշակման հավաքածու (DPDK)	18.08
Intel C Կազմող	19.0.3
Intel XL710 վարորդ (i40e վարորդ)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
տրաֆգեն	Netsniff-ng 0.6.6 Գործիքների հավաքածու

 IXIA երթեւեկության թեստ

Intel FPGA PAC N3000-ի PTP-ի կատարողականի հենանիշերի առաջին հավաքածուն օգտագործում է IXIA* լուծում ցանցի և PTP համապատասխանության փորձարկման համար: IXIA XGS2 շասսի տուփը ներառում է IXIA 40 PORT NOVUS-R100GE8Q28 քարտ և IxExplorer, որն ապահովում է գրաֆիկական ինտերֆեյս DUT-ին (Intel FPGA PAC N3000) վիրտուալ PTP Grandmaster-ի տեղադրման համար մեկ 25 Գբիթ/վրկ ուղղակի Ethernet կապի միջոցով: Ստորև բերված բլոկային դիագրամը ցույց է տալիս IXIA-ի վրա հիմնված հենանիշերի նպատակային փորձարկման տոպոլոգիան: Բոլոր արդյունքները օգտագործում են IXIA-ի կողմից ստեղծված երթևեկությունը մուտքի երթևեկության թեստերի համար և օգտագործում են trafgen գործիքը Intel FPGA PAC N3000 հոսթի վրա՝ ելքի երթևեկության թեստերի համար, որտեղ մուտքի կամ ելքի ուղղությունը միշտ DUT-ի տեսանկյունից է (Intel FPGA PAC N3000): ) հյուրընկալող. Երկու դեպքում էլ երթևեկության միջին արագությունը 24 Գբիտ/վ է։ Այս թեստային կարգավորումն ապահովում է Intel FPGA PAC N3000-ի PTP-ի ելակետային բնութագրումը T-TC մեխանիզմով միացված, ինչպես նաև այն համեմատում է ոչ TC Intel FPGA PAC N3000 գործարանային պատկերի հետ ITU-T G.8275.1 PTP pro-ի ներքո:file.

Տոպոլոգիա Intel FPGA PAC N3000 երթևեկության թեստերի համար IXIA վիրտուալ գրոսմայստերի ներքո

IXIA երթեւեկության փորձարկման արդյունք

Հետևյալ վերլուծությունը ցույց է տալիս TC-ով միացված Intel FPGA PAC N3000-ի PTP-ի կատարումը մուտքի և ելքի երթևեկության պայմաններում: Այս բաժնում PTP profile G.8275.1-ն ընդունվել է երթևեկության բոլոր թեստերի և տվյալների հավաքագրման համար:

Master Offset-ի մեծությունը

Հետևյալ նկարը ցույց է տալիս հիմնական օֆսեթի մեծությունը, որը դիտվել է Intel FPGA PAC N4 հոսթի PTP3000l ստրուկ հաճախորդի կողմից՝ որպես մուտքի, ելքի և երկկողմանի տրաֆիկի անցած ժամանակի ֆունկցիա (միջին թողունակությունը՝ 24.4 Գբիտ/վ):

Ուղու միջին ուշացում (MPD)

Հետևյալ նկարը ցույց է տալիս ուղու միջին ուշացումը, որը հաշվարկվում է PTP4 ստրուկի կողմից, որն օգտագործում է Intel FPGA PAC N3000-ը որպես ցանցային ինտերֆեյսի քարտ, նույն թեստի համար, ինչպես վերը նշված նկարը: Երեք երթևեկության թեստերից յուրաքանչյուրի ընդհանուր տևողությունը առնվազն 16 ժամ է:

Հետևյալ աղյուսակը թվարկում է երեք երթևեկության թեստերի վիճակագրական վերլուծություն: Կապուղու թողունակությանը մոտ երթևեկության ծանրաբեռնվածության ներքո, PTP4l ստրուկը, որն օգտագործում է Intel FPGA PAC N3000-ը, պահպանում է իր փուլային տեղաշարժը IXIA-ի վիրտուալ գրոսմայստերին 53 վ-ի ընթացքում բոլոր երթևեկության թեստերի համար: Բացի այդ, հիմնական օֆսեթի մեծության ստանդարտ շեղումը 5 վս-ից ցածր է:

Վիճակագրական մանրամասներ PTP-ի կատարողականի վերաբերյալ

G.8275.1 PTP Profile	Ներթափանցման տրաֆիկ (24 Գբիտ/վրկ)	Արտագնա երթևեկություն (24 Գբիտ/վրկ)	Երկկողմանի երթևեկություն (24 Գբիտ/վրկ)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (abs(max) offset)	3.68 ns	3.78 ns	4.5 ns
StdDev (MPD-ից)	1.78 ns	2.1 ns	2.38 ns
Առավելագույն օֆսեթ	36 ns	33 ns	53 ns

 

Հետևյալ թվերը ներկայացնում են հիմնական օֆսեթի մեծությունը և ուղու միջին ուշացումը (MPD)՝ 16 ժամ տևողությամբ 24 Գբիտ/վրկ երկկողմանի երթևեկության փորձարկման ներքո տարբեր PTP ինկապսուլյացիաների համար: Այս նկարների ձախ գծապատկերները վերաբերում են IPv4/UDP ինկապսուլյացիայի տակ գտնվող PTP հենանիշերին, մինչդեռ աջ գծապատկերների PTP հաղորդագրությունների ամփոփումը գտնվում է L2-ում (հում Ethernet): PTP4l ստրուկի կատարումը միանգամայն նման է, ամենավատ դեպքում հիմնական օֆսեթի մեծությունը 53 ns և 45 ns է IPv4/UDP և L2 ինկապսուլյացիայի համար, համապատասխանաբար: Մեծության օֆսեթի ստանդարտ շեղումը համապատասխանաբար 4.49 նս և 4.55 նս է IPv4/UDP և L2 ինկապսուլյացիայի համար:

Master Offset-ի մեծությունը

Հետևյալ նկարը ցույց է տալիս հիմնական օֆսեթի մեծությունը 24 Գբիտ/վրկ երկկողմանի տրաֆիկի, IPv4 (ձախ) և L2 (աջ) ինկապսուլյացիայի ներքո, G8275.1 Pro:file.

Ուղու միջին ուշացում (MPD)

Հետևյալ նկարը ցույց է տալիս Intel FPGA PAC N3000 հոսթ PTP4l ստրուկի միջին ուղու հետաձգումը 24 Գբիտ/վրկ երկկողմանի երթևեկության ներքո, IPv4 (ձախ) և L2 (աջ) ինկապսուլյացիան, G8275.1 Pro:file.

MPD-ի բացարձակ արժեքները PTP-ի հետևողականության հստակ ցուցիչ չեն, քանի որ այն կախված է մալուխների երկարությունից, տվյալների ուղու ուշացումից և այլն: Այնուամենայնիվ, դիտելով MPD-ի ցածր տատանումները (2.381 ns և 2.377 ns IPv4 և L2 դեպքերի համար, համապատասխանաբար) ակնհայտ է դառնում, որ PTP MPD-ի հաշվարկը հետևողականորեն ճշգրիտ է երկու պարկուճներում: Այն ստուգում է PTP-ի կատարողականի հետևողականությունը երկու encapsulation ռեժիմներում: L2 գրաֆիկում հաշվարկված MPD-ի մակարդակի փոփոխությունը (վերը նշված նկարում, աջ գրաֆիկում) պայմանավորված է կիրառվող տրաֆիկի աճող ազդեցությամբ: Նախ, ալիքը անգործուն է (MPD rms-ը 55.3 ns), այնուհետև կիրառվում է ներթափանցման տրաֆիկ (երկրորդ աճող քայլը, MPD rms-ը 85.44 ns է), որին հաջորդում է միաժամանակյա արտագնա տրաֆիկը, ինչը հանգեցնում է 108.98 ns հաշվարկված MPD-ի: Հետևյալ թվերը համընկնում են հիմնական օֆսեթի մեծության և երկկողմանի երթևեկության թեստի հաշվարկված MPD-ի վրա, որը կիրառվում է ինչպես PTP4l ստրուկի վրա՝ օգտագործելով Intel FPGA PAC N3000 T-TC մեխանիզմով, այնպես էլ մյուսի վրա, որն օգտագործում է Intel FPGA PACN3000 առանց TC: ֆունկցիոնալությունը։ T-TC Intel FPGA PAC N3000 թեստերը (նարնջագույն) սկսվում են զրոյական ժամանակից, մինչդեռ PTP թեստը, որն օգտագործում է ոչ TC Intel FPGA PAC N3000 (կապույտ) թեստը սկսվում է մոտ T = 2300 վայրկյանից:

Master Offset-ի մեծությունը

Հետևյալ նկարը ցույց է տալիս հիմնական օֆսեթի մեծությունը Ingress տրաֆիկի ներքո (24 Գբիտ/վրկ), TTC աջակցությամբ և առանց G.8275.1 Pro:file.

Վերոնշյալ նկարում TC-ով միացված Intel FPGA PAC N3000-ի PTP-ի կատարումը տրաֆիկի տակ նման է ոչ TC Intel FPGA PAC N3000-ին առաջին 2300 վայրկյանի ընթացքում: T-TC մեխանիզմի արդյունավետությունը Intel FPGA PAC N3000-ում ընդգծված է թեստի հատվածում (2300-րդ վայրկյանից հետո), որտեղ հավասար երթևեկության բեռ է կիրառվում երկու քարտերի միջերեսների վրա: Նմանապես ստորև նկարում, MPD-ի հաշվարկները դիտվում են ալիքի վրա տրաֆիկի կիրառումից առաջ և հետո: T-TC մեխանիզմի արդյունավետությունը ընդգծվում է փաթեթների բնակության ժամանակի փոխհատուցման համար, որը փաթեթի հետաձգումն է FPGA ճանապարհի միջոցով 25G և 40G MAC-ների միջև:

Ուղու միջին ուշացում (MPD)

Հետևյալ նկարը ցույց է տալիս Intel FPGA PAC N3000 հյուրընկալող PTP4l ստրուկի միջին ուղու ուշացումը Ingress տրաֆիկի ներքո (24 Գբիտ/վ), T-TC աջակցությամբ և առանց G.8275.1 Pro-ի:file.

Այս թվերը ցույց են տալիս PTP4l ստրուկի սերվո ալգորիթմը, TC-ի բնակության ժամանակի ուղղման պատճառով մենք տեսնում ենք փոքր տարբերություններ միջին ճանապարհի հետաձգման հաշվարկներում: Հետևաբար, ուշացման տատանումների ազդեցությունը հիմնական օֆսեթի մոտավորության վրա նվազում է: Հետևյալ աղյուսակը թվարկում է PTP-ի կատարողականի վիճակագրական վերլուծությունը, որը ներառում է հիմնական օֆսեթի RMS-ը և ստանդարտ շեղումը, միջին ուղու ուշացման ստանդարտ շեղումը, ինչպես նաև Intel FPGA PAC N3000-ի վատագույն դեպքում հիմնական օֆսեթը T-ով և առանց T-ի: TC աջակցություն.

Վիճակագրական մանրամասներ PTP-ի կատարողականի վերաբերյալ ներթափանցման երթևեկության պայմաններում

Ներթափանցման տրաֆիկ (24 Գբիտ/վ) G.8275.1 PTP Profile	Intel FPGA PAC N3000 T-TC-ով	Intel FPGA PAC N3000 առանց T-TC
RMS	6.34 ns	40.5 ns
StdDev (abs(max) offset)	3.65 ns	15.5 ns
StdDev (MPD-ից)	1.79 ns	18.1 ns
Առավելագույն օֆսեթ	34 ns	143 ns

Ուղղակի համեմատություն TC-ով աջակցվող Intel FPGA PAC N3000-ի ոչ TC տարբերակի հետ
Ցույց է տալիս, որ PTP-ի կատարումը 4x-ից 6x ավելի ցածր է վիճակագրական ցանկացած ցուցանիշի նկատմամբ
չափումներ (վատագույն դեպքում, RMS կամ հիմնական օֆսեթի ստանդարտ շեղում): Ամենավատ դեպքը
T-TC Intel FPGA PAC N8275.1-ի G.3000 PTP կազմաձևման հիմնական օֆսեթը 34 է:
ns ներթափանցման երթևեկության պայմաններում ալիքի թողունակության սահմանաչափով (24.4 Գբիտ վրկ):

lperf3 երթեւեկության թեստ

Այս բաժինը նկարագրում է iperf3 երթևեկության չափման թեստը՝ Intel FPGA PAC N3000-ի PTP-ի հետագա գնահատման համար: iperf3 գործիքն օգտագործվել է ակտիվ երթևեկության պայմանները ընդօրինակելու համար: iperf3 տրաֆիկի հենանիշերի ցանցային տոպոլոգիան, որը ներկայացված է ստորև նկարում, ներառում է երկու սերվերների միացում, որոնցից յուրաքանչյուրը DUT քարտ է (Intel FPGA PAC N3000 և XXV710), Cisco Nexus 93180YC FX անջատիչին: Cisco անջատիչը գործում է որպես սահմանային ժամացույց (T-BC) երկու DUT PTP ստրուկների և Calnex Paragon-NEO գրոսմայստերի միջև:

Ցանցի տոպոլոգիա Intel FPGA PAC N3000 lperf3 երթևեկության թեստի համար

PTP4l-ի ելքը DUT հոսթերից յուրաքանչյուրի վրա ապահովում է PTP-ի կատարողականի տվյալների չափումներ կարգավորվող յուրաքանչյուր ստրուկ սարքի համար (Intel FPGA PAC N3000 և XXV710): iperf3 երթևեկության փորձարկման համար հետևյալ պայմաններն ու կոնֆիգուրացիաները կիրառվում են բոլոր գրաֆիկների և կատարողականի վերլուծության համար.

• 17 Գբիթ/վրկ տրաֆիկի ագրեգացված թողունակություն (ինչպես TCP, այնպես էլ UDP), կա՛մ ելք, կա՛մ մուտք, կա՛մ երկկողմանի դեպի Intel FPGA PAC N3000:
• PTP փաթեթների IPv4 ինկապսուլյացիա՝ Cisco Nexus 93180YC-FX անջատիչի կոնֆիգուրացիայի սահմանափակման պատճառով:
• PTP հաղորդագրության փոխանակման փոխարժեքը սահմանափակվում է 8 փաթեթ/վայրկյանով՝ Cisco Nexus 93180YC-FX անջատիչի կոնֆիգուրացիայի սահմանափակման պատճառով:

perf3 երթևեկության փորձարկման արդյունք

Հետևյալ վերլուծությունը ցույց է տալիս Intel FPGA PAC N3000 և XXV710 քարտերի աշխատանքը, որոնք երկուսն էլ միաժամանակ հանդես են գալիս որպես PTP ստրուկների (T-TSC) ցանցային ինտերֆեյսի քարտ՝ Calnex Paragon NEO Grandmaster-ի T-BC Cisco անջատիչի միջոցով:

Հետևյալ նկարները ցույց են տալիս ժամանակի ընթացքում հիմնական օֆսեթի և MPD-ի մեծությունը երեք տարբեր երթևեկության թեստերի համար՝ օգտագործելով Intel FPGA PAC N3000 T-TC և XXV710 քարտերով: Երկու քարտերում էլ երկկողմանի տրաֆիկը ամենամեծ ազդեցությունն ունի PTP4l-ի կատարողականի վրա: Երթևեկության թեստի տևողությունը 10 ժամ է: Հետևյալ նկարներում գրաֆիկի պոչը նշում է ժամանակի մի կետ, որտեղ երթևեկությունը դադարում է, և PTP-ի գլխավոր օֆսեթի մեծությունը իջնում ​​է մինչև իր ցածր մակարդակները՝ պարապ ալիքի պատճառով:

Master Offset-ի մեծությունը Intel FPGA PAC N3000-ի համար

Հետևյալ նկարը ցույց է տալիս Intel FPGA PAC N3000 ուղու միջին ուշացումը T TC-ով, մուտքի, ելքի և երկկողմանի iperf3 տրաֆիկի տակ:

Միջին ճանապարհի հետաձգում (MPD) Intel FPGA PAC N3000-ի համար

Հետևյալ նկարը ցույց է տալիս Intel FPGA PAC N3000 ուղու միջին ուշացումը T TC-ով, մուտքի, ելքի և երկկողմանի iperf3 տրաֆիկի տակ:

Master Offset-ի մեծությունը XXV710-ի համար

Հետևյալ նկարը ցույց է տալիս XXV710-ի հիմնական օֆսեթի մեծությունը՝ մուտքի, ելքի և երկկողմանի iperf3 տրաֆիկի տակ:

Միջին ճանապարհի հետաձգում (MPD) XXV710-ի համար

Հետևյալ նկարը ցույց է տալիս XXV710 ուղու միջին ուշացումը, մուտքի, ելքի և երկկողմանի iperf3 տրաֆիկի համար:

Ինչ վերաբերում է Intel FPGA PAC N3000 PTP-ի կատարմանը, ապա ամենավատ հիմնական օֆսեթը ցանկացած երթևեկության պայմաններում 90 ns-ի սահմաններում է: Մինչդեռ միևնույն երկկողմանի երթևեկության պայմաններում, Intel FPGA PAC N3000 հիմնական օֆսեթի RMS-ը 5.6 անգամ ավելի լավ է, քան XXV710 քարտը:

	Intel FPGA PAC N3000			XXV710 Քարտ
	Ներթափանցման երթևեկություն10 Գ	Egress Traffic 18G	Երկկողմանի երթևեկություն18 Գ	Ներթափանցման երթևեկություն18 Գ	Egress Traffic 10G	Երկկողմանի երթևեկություն18 Գ
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev (abs (առավելագույն) օֆսեթ)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (MPD-ից)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Առավելագույն օֆսեթ	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Հատկանշական է, որ Intel FPGA PAC N3000-ի հիմնական օֆսեթն ունի ավելի ցածր ստանդարտ շեղում,
առնվազն 5 անգամ պակաս, քան XXV710 քարտը, նշանակում է, որ PTP-ի մոտավորությունը
Գրոսմայստերի ժամացույցը ավելի քիչ զգայուն է ուշացման կամ աղմուկի տատանումների նկատմամբ՝ երթևեկության տակ
Intel FPGA PAC N3000.
Երբ համեմատվում է IXIA-ի երթևեկության փորձարկման արդյունքի հետ 5-րդ էջում, ամենավատ մեծությունը
գլխավոր օֆսեթը T-TC միացված Intel FPGA PAC N3000-ով ավելի բարձր է թվում: Բացի այդ
ցանցի տոպոլոգիայի և կապուղու թողունակության տարբերությունները, դա պայմանավորված է Intel-ով
FPGA PAC N3000-ը գրավված է G.8275.1 PTP pro-ի ներքոfile (16 Հց համաժամացման արագություն), մինչդեռ
հաղորդագրությունների համաժամացման արագությունն այս դեպքում սահմանափակվում է վայրկյանում 8 փաթեթով:

Հիմնական օֆսեթ համեմատության մեծությունը

Հետևյալ նկարը ցույց է տալիս հիմնական օֆսեթ համեմատության մեծությունը երկկողմանի iperf3 տրաֆիկի ներքո:

Միջին ուղու հետաձգման (MPD) համեմատություն

Հետևյալ նկարը ցույց է տալիս ուղու միջին ուշացման համեմատությունը երկկողմանի iperf3 տրաֆիկի ներքո:

Intel FPGA PAC N3000-ի բարձրագույն PTP կատարումը, երբ համեմատվում է XXV710 քարտի հետ, նույնպես ապահովված է երթևեկության թիրախային թեստից յուրաքանչյուրում XXV710-ի և Intel FPGA PAC N3000-ի համար հաշվարկված միջին ուղու ուշացման (MPD) ակնհայտորեն ավելի բարձր շեղմամբ, նախկինampերկկողմանի iperf3 տրաֆիկ: Անտեսեք միջին արժեքը MPD-ի յուրաքանչյուր դեպքում, որը կարող է տարբեր լինել մի շարք պատճառներով, ինչպիսիք են Ethernet-ի տարբեր մալուխները և միջուկի տարբեր հետաձգումը: XXV710 քարտի համար նկատված անհավասարությունը և արժեքների աճը բացակայում են Intel FPGA PAC N3000-ում:

8 անընդմեջ հիմնական օֆսեթ համեմատության RMS

Եզրակացություն

FPGA տվյալների ուղին QSFP28 (25G MAC) և Intel XL710 (40G MAC) միջև ավելացնում է փաթեթի փոփոխական ուշացում, որն ազդում է PTP Slave-ի մոտավոր ճշգրտության վրա: Intel FPGA PAC N3000-ի FPGA փափուկ տրամաբանության մեջ թափանցիկ ժամացույցի (T-TC) աջակցության ավելացումն ապահովում է այս փաթեթի հետաձգման փոխհատուցում` ավելացնելով դրա բնակության ժամանակը պարփակված PTP հաղորդագրությունների ուղղման դաշտում: Արդյունքները հաստատում են, որ T-TC մեխանիզմը բարելավում է PTP4l ստրուկի ճշգրտության կատարումը:

Նաև IXIA-ի երթևեկության փորձարկման արդյունքը 5-րդ էջում ցույց է տալիս, որ T-TC աջակցությունը FPGA տվյալների ուղու վրա բարձրացնում է PTP-ի աշխատանքը առնվազն 4 անգամ՝ համեմատած Intel FPGA PAC N3000-ի՝ առանց T-TC աջակցության: Intel FPGA PAC N3000-ը T-TC-ով ներկայացնում է 53 նս-ի վատագույն հիմնական օֆսեթ՝ ներթափանցման, ելքի կամ երկկողմանի երթևեկության բեռների դեպքում՝ ալիքի թողունակության սահմանաչափով (25 Գբիտ/վ): Հետևաբար, T-TC աջակցությամբ Intel FPGA PAC N3000 PTP կատարումը և՛ ավելի ճշգրիտ է, և՛ ավելի քիչ հակված աղմուկի տատանումների:

3-րդ էջում տեղադրված lperf10 Traffic Test-ում Intel FPGA PAC N3000-ի PTP-ի կատարումը միացված T-TC-ի հետ համեմատվում է XXV710 քարտի հետ: Այս թեստը հավաքել է PTP4l տվյալները երկու ստրուկ ժամացույցների համար՝ ներթափանցման կամ ելքի տրաֆիկի տակ, որը փոխանակվում է Intel FPGA PAC N3000 և XXV710 քարտերի երկու սերվերների միջև: Intel FPGA PAC N3000-ում նկատված ամենավատ հիմնական օֆսեթը առնվազն 5 անգամ ցածր է XXV710 քարտից: Բացի այդ, ֆիքսված օֆսեթների ստանդարտ շեղումը նույնպես ապացուցում է, որ Intel FPGA PAC N3000-ի T-TC աջակցությունը թույլ է տալիս ավելի հարթ մոտարկել գրոսմայստերի ժամացույցը:

Intel FPGA PAC N3000-ի PTP-ի հետագա վավերացման համար հնարավոր փորձարկման տարբերակները ներառում են.

• Վավերացում տարբեր PTP Pro-ի ներքոfiles և հաղորդագրությունների սակագները մեկից ավելի Ethernet հղումների համար:
• lperf3 Traffic Test-ի գնահատում էջ 10-ում ավելի առաջադեմ անջատիչով, որը թույլ է տալիս PTP հաղորդագրությունների ավելի բարձր տեմպեր:
• T-SC ֆունկցիոնալության և դրա PTP ժամանակի ճշգրտության գնահատում G.8273.2 Համապատասխանության թեստավորման ներքո:

Փաստաթղթերի վերանայման պատմություն IEEE 1588 V2 թեստի համար

 

Փաստաթուղթ Տարբերակ	Փոփոխություններ
2020.05.30	Նախնական թողարկում.

 

Փաստաթղթեր / ռեսուրսներ

intel FPGA ծրագրավորվող արագացման քարտ N3000 [pdf] Օգտագործողի ուղեցույց FPGA ծրագրավորվող արագացման քարտ, N3000, ծրագրավորվող արագացման քարտ N3000, FPGA ծրագրավորվող արագացման քարտ N3000, FPGA, IEEE 1588 V2 թեստ

Հղումներ

• Օգտագործողի ձեռնարկ