Ръководство за потребителя на intel FPGA Programmable Acceleration Card N3000
Въведение
Фон
Intel FPGA Programmable Acceleration Card N3000 във виртуализирана мрежа за радио достъп (vRAN) изисква поддръжка за IEEE1588v2 като Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC) за подходящо планиране на софтуерни задачи. Intel Ethernet Controller XL710 в Intel® FPGA PAC N3000 осигурява поддръжка на IEEE1588v2. Пътят на данните на FPGA обаче въвежда трептене, което влияе върху производителността на PTP. Добавянето на верига с прозрачен часовник (T-TC) позволява на Intel FPGA PAC N3000 да компенсира своята вътрешна латентност на FPGA и смекчава ефектите от трептенето, което позволява на T-TSC да приближава ефективно времето на деня (ToD) на Grandmaster.
Обективна
Тези тестове потвърждават използването на Intel FPGA PAC N3000 като подчинен IEEE1588v2 в Open Radio Access Network (O-RAN). Този документ описва:
- Тестова настройка
- Процес на проверка
- Оценка на производителността на прозрачен часовников механизъм в FPGA пътя на Intel FPGA PAC N3000
- PTP производителност на Intel FPGA PAC N3000 Производителността на Intel FPGA PAC N3000, поддържаща прозрачния часовник, е
в сравнение с Intel FPGA PAC N3000 без прозрачен часовник, както и с друга Ethernet карта XXV710 при различни условия на трафик и PTP конфигурации.
Характеристики и ограничения
Характеристиките и ограниченията за валидиране за поддръжката на Intel FPGA PAC N3000 IEEE1588v2 са следните:
- Използван софтуерен стек: Linux PTP Project (PTP4l)
- Поддържа следните телеком професионалистиfiles:
- 1588v2 (по подразбиране)
- G.8265.1
- G.8275.1
- Поддържа двустепенен PTP подчинен часовник.
Корпорация Intel. Всички права запазени. Intel, логото на Intel и други марки на Intel са търговски марки на Intel Corporation или нейните филиали. Intel гарантира производителността на своите FPGA и полупроводникови продукти според настоящите спецификации в съответствие със стандартната гаранция на Intel, но си запазва правото да прави промени на продукти и услуги по всяко време без предизвестие. Intel не поема никаква отговорност или задължения, произтичащи от приложението или използването на каквато и да е информация, продукт или услуга, описани тук, освен в случаите, когато Intel е изрично договорено в писмен вид. Клиентите на Intel се съветват да получат най-новата версия на спецификациите на устройството, преди да разчитат на публикувана информация и преди да направят поръчки за продукти или услуги. *Други имена и марки могат да бъдат заявени като собственост на други.
- Поддържа мултикаст режим от край до край.
- Поддържа честота на обмен на PTP съобщения до 128 Hz.
- Това е ограничение на плана за валидиране и наетия Grandmaster. Може да са възможни PTP конфигурации над 128 пакета в секунда за PTP съобщения.
- Поради ограниченията на превключвателя Cisco* Nexus* 93180YC-FX, използван в настройката за валидиране, резултатите от производителността при условия на трафик iperf3 се отнасят за скорост на обмен на PTP съобщения от 8 Hz.
- Поддръжка на капсулиране:
- Транспорт през L2 (суров Ethernet) и L3 (UDP/IPv4/IPv6)
Забележка: В този документ всички резултати използват една 25Gbps Ethernet връзка.
- Транспорт през L2 (суров Ethernet) и L3 (UDP/IPv4/IPv6)
Инструменти и версии на драйвери
| Инструменти | Версия |
| BIOS | Intel Server Board S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| Ядро | ядрото-rt-3.10.0-693.2.2.rt56.623.el7.src. |
| Комплект за разработка на равнина на данни (DPDK) | 18.08 |
| Intel C компилатор | 19.0.3 |
| Intel XL710 драйвер (i40e драйвер) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-Пач1 |
| lperf3 | 3.0.11 |
| trafgen | Netsniff-ng 0.6.6 Инструментариум |
IXIA трафик тест
Първият набор от тестове за производителност на PTP за Intel FPGA PAC N3000 използва решение IXIA* за тестване на мрежово и PTP съответствие. Кутията на шасито IXIA XGS2 включва карта IXIA 40 PORT NOVUS-R100GE8Q28 и IxExplorer, който предоставя графичен интерфейс за настройка на виртуален PTP Grandmaster към DUT (Intel FPGA PAC N3000) през единична 25 Gbps директна Ethernet връзка. Блоковата диаграма по-долу илюстрира целевата топология на тестване за базираните на IXIA бенчмаркове. Всички резултати използват генериран от IXIA трафик за тестовете за входящ трафик и използват инструмента trafgen на хоста Intel FPGA PAC N3000 за тестовете за изходящ трафик, където посоката на вход или изход винаги е от гледна точка на DUT (Intel FPGA PAC N3000 ) домакин. И в двата случая средната скорост на трафика е 24 Gbps. Тази тестова настройка предоставя базова характеристика на PTP производителността на Intel FPGA PAC N3000 с активиран T-TC механизъм, както и сравняването му с не-TC фабричното изображение на Intel FPGA PAC N3000 под ITU-T G.8275.1 PTP profile.
Топология за тестове за трафик на Intel FPGA PAC N3000 под IXIA Virtual Grandmaster
Резултати от IXIA трафик тест
Следният анализ улавя PTP производителността на Intel FPGA PAC N3000 с активиран TC при условия на входящ и изходящ трафик. В този раздел PTP profile G.8275.1 е приет за всички тестове за трафик и събиране на данни.
Големината на главния офсет
Следващата фигура показва величината на главното отместване, наблюдавано от подчинения клиент PTP4l на хоста Intel FPGA PAC N3000 като функция на изминалото време при входящ, изходящ и двупосочен трафик (средна пропускателна способност от 24.4 Gbps).
Средно забавяне на пътя (MPD)
Следващата фигура показва средното забавяне на пътя, изчислено от PTP4 slave, който използва Intel FPGA PAC N3000 като мрежова интерфейсна карта, за същия тест като горната фигура. Общата продължителност на всеки от трите трафик теста е минимум 16 часа.
Следващата таблица изброява статистически анализ на трите теста за трафик. При натоварване на трафика, близко до капацитета на канала, подчиненото устройство PTP4l, което използва Intel FPGA PAC N3000, поддържа своето фазово изместване спрямо виртуалния гросмайстор на IXIA в рамките на 53 ns за всички тестове за трафик. В допълнение, стандартното отклонение на големината на главния офсет е под 5 ns.
Статистически подробности за ефективността на PTP
| G.8275.1 PTP Profile | Входящ трафик (24Gbps) | Изходящ трафик (24Gbps) | Двупосочен трафик (24Gbps) |
| RMS | 6.35 ns | 8.4 ns | 9.2 ns |
| StdDev (на abs(max) отместване) | 3.68 ns | 3.78 ns | 4.5 ns |
| StdDev (на MPD) | 1.78 ns | 2.1 ns | 2.38 ns |
| Максимално отместване | 36 ns | 33 ns | 53 ns |
Следващите цифри представляват величината на главното отместване и средното забавяне на пътя (MPD) при 16-часов тест за двупосочен трафик с продължителност 24 Gbps за различни PTP капсулации. Левите графики на тези фигури се отнасят за PTP бенчмаркове при IPv4/UDP капсулиране, докато капсулирането на PTP съобщения на десните графики е в L2 (суров Ethernet). Производителността на PTP4l slave е доста подобна, в най-лошия случай големината на главното отместване е съответно 53 ns и 45 ns за IPv4/UDP и L2 капсулиране. Стандартното отклонение на отместването на величината е съответно 4.49 ns и 4.55 ns за IPv4/UDP и L2 капсулиране.
Големината на главния офсет
Следващата фигура показва големината на главното отместване при 24 Gbps двупосочен трафик, IPv4 (вляво) и L2 (вдясно) капсулиране, G8275.1 Profile.
Средно забавяне на пътя (MPD)
Следващата фигура показва средното забавяне на пътя на Intel FPGA PAC N3000 хост PTP4l slave при 24 Gbps двупосочен трафик, IPv4 (вляво) и L2 (вдясно) капсулиране, G8275.1 Profile.
Абсолютните стойности на MPD не са ясна индикация за последователност на PTP, тъй като зависят от дължината на кабелите, латентността на пътя на данните и т.н.; въпреки това, разглеждането на ниските вариации на MPD (2.381 ns и 2.377 ns за случай IPv4 и L2, съответно) прави очевидно, че изчислението на PTP MPD е постоянно точно и в двете капсулации. Той проверява последователността на PTP производителността в двата режима на капсулиране. Промяната на нивото в изчисления MPD в графиката L2 (в горната фигура, дясната графика) се дължи на нарастващия ефект на приложения трафик. Първо, каналът е неактивен (MPD rms е 55.3 ns), след това се прилага входящ трафик (втора нарастваща стъпка, MPD rms е 85.44 ns), последван от едновременен изходящ трафик, което води до изчислен MPD от 108.98 ns. Следващите фигури покриват величината на главното отместване и изчисленото MPD на двупосочния трафик тест, приложен към PTP4l slave, използващ Intel FPGA PAC N3000 с T-TC механизъм, както и към друг, който използва Intel FPGA PACN3000 без TC функционалност. Тестовете T-TC Intel FPGA PAC N3000 (оранжев) започват от нула, докато PTP тестът, който използва не-TC Intel FPGA PAC N3000 (син), започва около T = 2300 секунди.
Големината на главния офсет
Следващата фигура показва големината на главното отместване при Ingress трафик (24 Gbps), със и без TTC поддръжка, G.8275.1 Profile.
На фигурата по-горе PTP производителността на Intel FPGA PAC N3000 с активиран TC при трафик е подобна на Intel FPGA PAC N3000 без TC за първите 2300 секунди. Ефективността на механизма T-TC в Intel FPGA PAC N3000 е подчертана в сегмента на теста (след 2300-та секунда), където се прилага еднакво натоварване на трафика към интерфейсите на двете карти. По подобен начин на фигурата по-долу се наблюдават изчисленията на MPD преди и след прилагане на трафика към канала. Ефективността на механизма T-TC е подчертана при компенсирането на времето на престой на пакетите, което е латентността на пакетите през FPGA пътя между 25G и 40G MAC.
Средно забавяне на пътя (MPD)
Следващата фигура показва средното забавяне на пътя на Intel FPGA PAC N3000 хост PTP4l slave под Ingress трафик (24 Gbps), със и без T-TC поддръжка, G.8275.1 Profile.
Тези цифри показват серво алгоритъма на PTP4l slave, поради корекцията на времето на престой на TC, виждаме малки разлики в изчисленията на средното забавяне на пътя. Следователно влиянието на флуктуациите на закъснението върху приближението на главното отместване е намалено. Следващата таблица изброява статистически анализ на производителността на PTP, който включва RMS и стандартно отклонение на главното отместване, стандартно отклонение на средното закъснение на пътя, както и най-лошото главно отместване за Intel FPGA PAC N3000 със и без T- TC поддръжка.
Статистически подробности за ефективността на PTP при входящ трафик
| Входящ трафик (24Gbps) G.8275.1 PTP Profile | Intel FPGA PAC N3000 с T-TC | Intel FPGA PAC N3000 без T-TC |
| RMS | 6.34 ns | 40.5 ns |
| StdDev (на abs(max) отместване) | 3.65 ns | 15.5 ns |
| StdDev (на MPD) | 1.79 ns | 18.1 ns |
| Максимално отместване | 34 ns | 143 ns |
Директно сравнение на поддържания от TC Intel FPGA PAC N3000 с версията без TC
Показва, че PTP производителността е 4x до 6x по-ниска по отношение на която и да е статистика
метрики (най-лош случай, RMS или стандартно отклонение на главното отместване). Най-лошият случай
главното отместване за G.8275.1 PTP конфигурация на T-TC Intel FPGA PAC N3000 е 34
ns при условия на входящ трафик на границата на честотната лента на канала (24.4Gbps).
lperf3 тест за трафик
Този раздел описва теста за сравнителен анализ на трафика iperf3 за допълнителна оценка на PTP производителността на Intel FPGA PAC N3000. Инструментът iperf3 е използван за емулиране на активни условия на трафик. Мрежовата топология на показателите за трафик на iperf3, показана на фигурата по-долу, включва свързване на два сървъра, всеки с помощта на DUT карта (Intel FPGA PAC N3000 и XXV710), към комутатора Cisco Nexus 93180YC FX. Превключвателят на Cisco действа като граничен часовник (T-BC) между двата DUT PTP подчинени устройства и Calnex Paragon-NEO Grandmaster.
Мрежова топология за Intel FPGA PAC N3000 lperf3 трафик тест
Изходът PTP4l на всеки от хостовете на DUT предоставя измервания на данни за PTP производителността за всяко подчинено устройство в настройката (Intel FPGA PAC N3000 и XXV710). За теста за трафик на iperf3 следните условия и конфигурации се прилагат за всички графики и анализ на ефективността:
- 17 Gbps агрегирана честотна лента на трафик (както TCP, така и UDP), или изходящ, или входящ, или двупосочен към Intel FPGA PAC N3000.
- IPv4 капсулиране на PTP пакети, поради ограничение на конфигурацията на комутатора Cisco Nexus 93180YC-FX.
- Скоростта на обмен на PTP съобщения е ограничена до 8 пакета/секунда, поради ограничение на конфигурацията на комутатора Cisco Nexus 93180YC-FX.
perf3 резултат от тест за трафик
Следният анализ улавя производителността на картата Intel FPGA PAC N3000 и XXV710, като и двете едновременно действат като мрежова интерфейсна карта на PTP подчинени устройства (T-TSC) Calnex Paragon NEO Grandmaster чрез превключвателя T-BC Cisco.
Следващите фигури показват величината на главното отместване и MPD във времето за три различни теста за трафик, използвайки Intel FPGA PAC N3000 с T-TC и XXV710 карта. И в двете карти двупосочният трафик има най-голям ефект върху производителността на PTP4l. Продължителността на трафик теста е 10 часа. На следващите фигури опашката на графиката маркира момент във времето, където трафикът спира и величината на главното отместване на PTP намалява до ниските си нива, поради неактивния канал.
Големината на главното отместване за Intel FPGA PAC N3000
Следващата фигура показва средното забавяне на пътя за Intel FPGA PAC N3000 с T TC, при входящ, изходящ и двупосочен iperf3 трафик.
Средно забавяне на пътя (MPD) за Intel FPGA PAC N3000
Следващата фигура показва средното забавяне на пътя за Intel FPGA PAC N3000 с T TC, при входящ, изходящ и двупосочен iperf3 трафик.
Големината на главния офсет за XXV710
Следващата фигура показва големината на главното отместване за XXV710 при входящ, изходящ и двупосочен iperf3 трафик.
Средно забавяне на пътя (MPD) за XXV710
Следващата фигура показва средното забавяне на пътя за XXV710, при входящ, изходящ и двупосочен iperf3 трафик.
По отношение на производителността на Intel FPGA PAC N3000 PTP, най-лошият случай на главното отместване при всякакви условия на трафик е в рамките на 90 ns. Докато при същите условия на двупосочен трафик, RMS на главния офсет на Intel FPGA PAC N3000 е 5.6 пъти по-добър от този на картата XXV710.
| Intel FPGA PAC N3000 | XXV710 карта | |||||
| Входящ трафик10G | Изходящ трафик 18G | Двупосочен трафик18G | Входящ трафик18G | Изходящ трафик 10G | Двупосочен трафик18G | |
| RMS | 27.6 ns | 14.2 ns | 27.2 ns | 93.96 ns | 164.2 ns | 154.7 ns |
| StdDev(от abs(max) offset) | 9.8 ns | 8.7 ns | 14.6 ns | 61.2 ns | 123.8 ns | 100 ns |
| StdDev (на MPD) | 21.6 ns | 9.2 ns | 20.6 ns | 55.58 ns | 55.3 ns | 75.9 ns |
| Максимално отместване | 84 ns | 62 ns | 90 ns | 474 ns | 1,106 ns | 958 ns |
По-специално, главният офсет на Intel FPGA PAC N3000 има по-ниско стандартно отклонение,
поне 5 пъти по-малко от картата XXV710, означава, че PTP приближението на
Часовникът Grandmaster е по-малко чувствителен към латентност или промени в шума при трафик в
Intel FPGA PAC N3000.
В сравнение с резултата от теста за трафик IXIA на страница 5, най-лошата величина на
главният офсет с активиран T-TC Intel FPGA PAC N3000 изглежда по-висок. Освен това
разликите в мрежовата топология и честотната лента на канала, това се дължи на Intel
FPGA PAC N3000 се записва под G.8275.1 PTP profile (16 Hz скорост на синхронизиране), докато
скоростта на съобщението за синхронизиране в този случай е ограничена на 8 пакета в секунда.
Сравнение на големината на основното отместване
Следната фигура показва величината на сравнението на главното отместване при двупосочен iperf3 трафик.
Сравнение на средното забавяне на пътя (MPD).
Следващата фигура показва сравнението на средното забавяне на пътя при двупосочен iperf3 трафик.
Превъзходната PTP производителност на Intel FPGA PAC N3000, в сравнение с картата XXV710, също се поддържа от очевидно по-високото отклонение на изчисленото средно забавяне на пътя (MPD) за XXV710 и Intel FPGA PAC N3000 във всеки от тестовете за целеви трафик, за прample двупосочен iperf3 трафик. Игнорирайте средната стойност във всеки случай на MPD, която може да бъде различна поради редица причини, като различни Ethernet кабели и различна латентност на ядрото. Наблюдаваното несъответствие и пик в стойностите за карта XXV710 не присъстват в Intel FPGA PAC N3000.
RMS от 8 последователни основни офсетни сравнения
Заключение
Пътят на FPGA данни между QSFP28 (25G MAC) и Intel XL710 (40G MAC) добавя променлива латентност на пакета, която влияе на точността на приближаване на PTP Slave. Добавянето на поддръжка за прозрачен часовник (T-TC) в софтуерната логика на FPGA на Intel FPGA PAC N3000 осигурява компенсиране на това забавяне на пакета чрез добавяне на времето на престой в полето за корекция на капсулираните PTP съобщения. Резултатите потвърждават, че механизмът T-TC подобрява точността на PTP4l slave.
Също така, резултатите от теста за трафик на IXIA на страница 5 показват, че поддръжката на T-TC в пътя на данните на FPGA подобрява PTP производителността с поне 4 пъти в сравнение с Intel FPGA PAC N3000 без поддръжка на T-TC. Intel FPGA PAC N3000 с T-TC представя главно отместване в най-лошия случай от 53 ns при натоварвания на входящ, изходящ или двупосочен трафик при границата на капацитета на канала (25 Gbps). Следователно, с поддръжката на T-TC, PTP производителността на Intel FPGA PAC N3000 е както по-точна, така и по-малко склонна към промени в шума.
В теста за трафик на lperf3 на страница 10 PTP производителността на Intel FPGA PAC N3000 с активиран T-TC се сравнява с карта XXV710. Този тест улови PTP4l данните за двата подчинени часовника при входящ или изходящ трафик, който се обменя между двата хоста на Intel FPGA PAC N3000 и XXV710 карта. Главното отместване в най-лошия случай, наблюдавано в Intel FPGA PAC N3000, е поне 5 пъти по-ниско от картата XXV710. Освен това стандартното отклонение на уловените отмествания също доказва, че поддръжката на T-TC на Intel FPGA PAC N3000 позволява по-плавно приближаване на часовника на Grandmaster.
За допълнително валидиране на PTP производителността на Intel FPGA PAC N3000 потенциалните тестови опции включват:
- Валидиране под различен PTP profiles и скорости на съобщения за повече от една Ethernet връзка.
- Оценка на теста за трафик на lperf3 на страница 10 с по-усъвършенстван превключвател, който позволява по-високи скорости на PTP съобщения.
- Оценка на функционалността на T-SC и неговата точност на синхронизирането на PTP според G.8273.2 тестване за съответствие.
История на ревизиите на документа за тест IEEE 1588 V2
| Документ Версия | Промени |
| 2020.05.30 | Първоначално издание. |
Документи / Ресурси
 |
Intel FPGA програмируема карта за ускоряване N3000 [pdf] Ръководство за потребителя FPGA програмируема карта за ускоряване, N3000, програмируема карта за ускоряване N3000, FPGA програмируема карта за ускоряване N3000, FPGA, тест IEEE 1588 V2 |
