انٹیل FPGA قابل پروگرام ایکسلریشن کارڈ N3000 یوزر گائیڈ

تعارف

پس منظر

ایک ورچوئلائزڈ ریڈیو ایکسیس نیٹ ورک (vRAN) میں Intel FPGA Programmable Acceleration Card N3000 کو IEEE1588v2 کو بطور پریسجن ٹائم پروٹوکول (PTP) ٹیلی کام سلیو کلاک (T-TSC) سافٹ ویئر کے کاموں کو مناسب طریقے سے شیڈول کرنے کے لیے سپورٹ کی ضرورت ہے۔ Intel® FPGA PAC N710 میں انٹیل ایتھرنیٹ کنٹرولر XL3000 IEEE1588v2 سپورٹ فراہم کرتا ہے۔ تاہم، ایف پی جی اے ڈیٹا پاتھ جٹر متعارف کرواتا ہے جو پی ٹی پی کی کارکردگی کو متاثر کرتا ہے۔ شفاف گھڑی (T-TC) سرکٹ کو شامل کرنا Intel FPGA PAC N3000 کو اس کی FPGA اندرونی تاخیر کی تلافی کرنے کے قابل بناتا ہے اور جٹر کے اثرات کو کم کرتا ہے، جو T-TSC کو گرینڈ ماسٹر کے دن کے وقت (ToD) کو مؤثر طریقے سے تخمینہ لگانے کی اجازت دیتا ہے۔

مقصد

یہ ٹیسٹ اوپن ریڈیو ایکسیس نیٹ ورک (O-RAN) میں IEEE3000v1588 غلام کے طور پر Intel FPGA PAC N2 کے استعمال کی توثیق کرتے ہیں۔ یہ دستاویز بیان کرتی ہے:

• ٹیسٹ سیٹ اپ
• تصدیق کا عمل
• Intel FPGA PAC N3000 کے FPGA راستے میں شفاف گھڑی کے طریقہ کار کی کارکردگی کا جائزہ
• انٹیل FPGA PAC N3000 کی PTP کارکردگی شفاف گھڑی کو سپورٹ کرنے والے Intel FPGA PAC N3000 کی کارکردگی ہے
  شفاف گھڑی کے بغیر Intel FPGA PAC N3000 کے ساتھ ساتھ دوسرے ایتھرنیٹ کارڈ XXV710 کے ساتھ مختلف ٹریفک حالات اور PTP کنفیگریشنز کے ساتھ موازنہ۔

خصوصیات اور حدود

Intel FPGA PAC N3000 IEEE1588v2 سپورٹ کے لیے خصوصیات اور توثیق کی حدود درج ذیل ہیں:

• سافٹ ویئر اسٹیک استعمال کیا گیا: لینکس PTP پروجیکٹ (PTP4l)
• مندرجہ ذیل ٹیلی کام پرو کو سپورٹ کرتا ہے۔files:
  •  1588v2 (پہلے سے طے شدہ)
  • جی.8265.1
  • جی.8275.1
• دو قدمی PTP غلام گھڑی کی حمایت کرتا ہے۔

انٹیل کارپوریشن۔ جملہ حقوق محفوظ ہیں. Intel، Intel لوگو، اور Intel کے دیگر نشانات Intel Corporation یا اس کے ذیلی اداروں کے ٹریڈ مارک ہیں۔ Intel اپنی FPGA اور سیمی کنڈکٹر مصنوعات کی کارکردگی کو Intel کی معیاری وارنٹی کے مطابق موجودہ تصریحات کی ضمانت دیتا ہے، لیکن بغیر اطلاع کے کسی بھی وقت کسی بھی مصنوعات اور خدمات میں تبدیلیاں کرنے کا حق محفوظ رکھتا ہے۔ Intel یہاں بیان کردہ کسی بھی معلومات، پروڈکٹ، یا سروس کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری یا ذمہ داری قبول نہیں کرتا ہے سوائے اس کے کہ Intel کی طرف سے تحریری طور پر واضح طور پر اتفاق کیا گیا ہو۔ انٹیل کے صارفین کو مشورہ دیا جاتا ہے کہ وہ کسی بھی شائع شدہ معلومات پر بھروسہ کرنے سے پہلے اور مصنوعات یا خدمات کے آرڈر دینے سے پہلے ڈیوائس کی تفصیلات کا تازہ ترین ورژن حاصل کریں۔ *دیگر ناموں اور برانڈز پر دوسروں کی ملکیت کے طور پر دعویٰ کیا جا سکتا ہے۔

• اینڈ ٹو اینڈ ملٹی کاسٹ موڈ کو سپورٹ کرتا ہے۔
• 128 ہرٹز تک پی ٹی پی میسج ایکسچینج فریکوئنسی کو سپورٹ کرتا ہے۔
  • یہ توثیق کے منصوبے اور ملازم گرینڈ ماسٹر کی ایک حد ہے۔ پی ٹی پی پیغامات کے لیے 128 پیکٹ فی سیکنڈ سے زیادہ پی ٹی پی کنفیگریشن ممکن ہو سکتی ہے۔
• توثیق کے سیٹ اپ میں استعمال ہونے والے Cisco* Nexus* 93180YC-FX سوئچ کی حدود کی وجہ سے، iperf3 ٹریفک حالات کے تحت کارکردگی کے نتائج 8 Hz کے PTP پیغام کی شرح تبادلہ کا حوالہ دیتے ہیں۔
• انکیپسولیشن سپورٹ:
  • L2 (را ایتھرنیٹ) اور L3 (UDP/IPv4/IPv6) پر نقل و حمل
    نوٹ: اس دستاویز میں، تمام نتائج ایک واحد 25Gbps ایتھرنیٹ لنک استعمال کرتے ہیں۔

ٹولز اور ڈرائیور کے ورژن

اوزار	ورژن
BIOS	انٹیل سرور بورڈ S2600WF 00.01.0013
OS	CentOS 7.6
دانا	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
ڈیٹا پلین ڈویلپمنٹ کٹ (DPDK)	18.08
انٹیل سی کمپائلر	19.0.3
Intel XL710 ڈرائیور (i40e ڈرائیور)	2.8.432.9.21
پی ٹی پی 4 ایل	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
ٹریفجن	Netsniff-ng 0.6.6 ٹول کٹ

 IXIA ٹریفک ٹیسٹ

Intel FPGA PAC N3000 کے لیے PTP کارکردگی کے بینچ مارکس کا پہلا سیٹ نیٹ ورک اور PTP موافقت کی جانچ کے لیے IXIA* حل کا استعمال کرتا ہے۔ IXIA XGS2 چیسس باکس میں ایک IXIA 40 PORT NOVUS-R100GE8Q28 کارڈ اور IxExplorer شامل ہے جو DUT (Intel FPGA PAC N3000) کو واحد 25 Gbps نیٹ کنکشن پر ورچوئل PTP گرینڈ ماسٹر کو ترتیب دینے کے لیے ایک گرافیکل انٹرفیس فراہم کرتا ہے۔ نیچے دیا گیا بلاک ڈایاگرام IXIA پر مبنی بینچ مارکس کے لیے ٹارگٹڈ ٹیسٹنگ ٹوپولوجی کو واضح کرتا ہے۔ تمام نتائج داخلی ٹریفک ٹیسٹ کے لیے IXIA سے تیار کردہ ٹریفک کا استعمال کرتے ہیں اور Egress ٹریفک ٹیسٹوں کے لیے Intel FPGA PAC N3000 ہوسٹ پر موجود ٹریفجن ٹول کا استعمال کرتے ہیں، جہاں داخل ہونے یا نکلنے کی سمت ہمیشہ DUT (انٹیل FPGA PAC N3000) کے نقطہ نظر سے ہوتی ہے۔ ) میزبان۔ دونوں صورتوں میں، اوسط ٹریفک کی شرح 24 Gbps ہے۔ یہ ٹیسٹ سیٹ اپ انٹیل FPGA PAC N3000 کی PTP کارکردگی کی ایک بنیادی خصوصیت فراہم کرتا ہے جس میں T-TC میکانزم فعال ہے، نیز ITU-T G.3000 PTP پرو کے تحت غیر TC Intel FPGA PAC N8275.1 فیکٹری امیج سے اس کا موازنہ کرتا ہے۔file.

IXIA ورچوئل گرینڈ ماسٹر کے تحت Intel FPGA PAC N3000 ٹریفک ٹیسٹ کے لیے ٹوپولوجی

IXIA ٹریفک ٹیسٹ کا نتیجہ

مندرجہ ذیل تجزیہ TC سے چلنے والے Intel FPGA PAC N3000 کی پی ٹی پی کارکردگی کو داخل کرنے اور خارج ہونے والے ٹریفک کے حالات کے تحت حاصل کرتا ہے۔ اس سیکشن میں پی ٹی پی کے حامیfile G.8275.1 کو تمام ٹریفک ٹیسٹ اور ڈیٹا اکٹھا کرنے کے لیے اپنایا گیا ہے۔

ماسٹر آفسیٹ کی شدت

مندرجہ ذیل اعداد و شمار انٹیل FPGA PAC N4 میزبان کے PTP3000l غلام کلائنٹ کے ذریعہ مشاہدہ کردہ ماسٹر آفسیٹ کی شدت کو ظاہر کرتا ہے جس کا مشاہدہ انٹریس، ایگریس اور دو طرفہ ٹریفک (24.4Gbps کا اوسط تھرو پٹ) کے تحت گزرے ہوئے وقت کے طور پر ہوتا ہے۔

اوسط راستے میں تاخیر (MPD)

مندرجہ ذیل اعداد و شمار اوسط راستے میں تاخیر کو ظاہر کرتا ہے، جیسا کہ PTP4 غلام کے حساب سے لگایا گیا ہے جو Intel FPGA PAC N3000 کو نیٹ ورک انٹرفیس کارڈ کے طور پر استعمال کرتا ہے، اسی ٹیسٹ کے لیے، جیسا کہ اوپر دیا گیا ہے۔ تین ٹریفک ٹیسٹوں میں سے ہر ایک کا کل دورانیہ کم از کم 16 گھنٹے ہے۔

درج ذیل جدول میں تین ٹریفک ٹیسٹوں کے شماریاتی تجزیے کی فہرست دی گئی ہے۔ چینل کی گنجائش کے قریب ٹریفک بوجھ کے تحت، PTP4l غلام جو Intel FPGA PAC N3000 استعمال کرتا ہے تمام ٹریفک ٹیسٹوں کے لیے 53 ns کے اندر IXIA کے ورچوئل گرینڈ ماسٹر کے لیے اپنے فیز آف سیٹ کو برقرار رکھتا ہے۔ اس کے علاوہ، ماسٹر آفسیٹ کی شدت کا معیاری انحراف 5 ns سے کم ہے۔

پی ٹی پی کی کارکردگی پر شماریاتی تفصیلات

G.8275.1 PTP Profile	داخل ہونے والی ٹریفک (24Gbps)	ایگریس ٹریفک (24 جی بی پی ایس)	دو طرفہ ٹریفک (24Gbps)
RMS	6.35 این ایس	8.4 این ایس	9.2 این ایس
StdDev (Abs (زیادہ سے زیادہ) آفسیٹ کا)	3.68 این ایس	3.78 این ایس	4.5 این ایس
StdDev (MPD کا)	1.78 این ایس	2.1 این ایس	2.38 این ایس
زیادہ سے زیادہ آفسیٹ	36 این ایس	33 این ایس	53 این ایس

 

مندرجہ ذیل اعداد و شمار ماسٹر آفسیٹ کی شدت اور اوسط راستے میں تاخیر (MPD) کی نمائندگی کرتے ہیں، مختلف PTP انکیپسولیشنز کے لیے 16 گھنٹے طویل 24 Gbps دو طرفہ ٹریفک ٹیسٹ کے تحت۔ ان اعداد و شمار میں بائیں گراف IPv4/UDP encapsulation کے تحت PTP بینچ مارکس کا حوالہ دیتے ہیں، جب کہ دائیں گراف کی PTP میسجنگ انکیپسولیشن L2 (را ایتھرنیٹ) میں ہے۔ PTP4l غلام کی کارکردگی کافی ملتی جلتی ہے، بدترین کیس ماسٹر آفسیٹ کی شدت بالترتیب IPv53/UDP اور L45 encapsulation کے لیے 4 ns اور 2 ns ہے۔ IPv4.49/UDP اور L4.55 encapsulation کے لیے بالترتیب 4 ns اور 2 ns شدت کے آفسیٹ کا معیاری انحراف ہے۔

ماسٹر آفسیٹ کی شدت

مندرجہ ذیل اعداد و شمار 24 Gbps دو طرفہ ٹریفک، IPv4 (بائیں) اور L2 (دائیں) انکیپسولیشن، G8275.1 پرو کے تحت ماسٹر آفسیٹ کی شدت کو ظاہر کرتا ہے۔file.

اوسط راستے میں تاخیر (MPD)

مندرجہ ذیل اعداد و شمار 3000 Gbps دو طرفہ ٹریفک، IPv4 (بائیں) اور L24 (دائیں) انکیپسولیشن، G4 پرو کے تحت Intel FPGA PAC N2 میزبان PTP8275.1l غلام کی اوسط راہ میں تاخیر کو ظاہر کرتا ہے۔file.

MPD کی مطلق اقدار PTP کی مستقل مزاجی کا واضح اشارہ نہیں ہے، کیونکہ یہ لمبائی کیبلز، ڈیٹا پاتھ لیٹنسی اور اسی طرح پر منحصر ہے۔ تاہم، MPD کی کم تغیرات (IPv2.381 اور L2.377 کیس کے لیے بالترتیب 4 ns اور 2 ns) کو دیکھنے سے یہ بات واضح ہو جاتی ہے کہ PTP MPD کیلکولیشن دونوں انکیپسولیشنز میں مستقل طور پر درست ہے۔ یہ دونوں انکیپسولیشن طریقوں میں پی ٹی پی کی کارکردگی کی مستقل مزاجی کی تصدیق کرتا ہے۔ L2 گراف میں حساب شدہ MPD میں سطح کی تبدیلی (اوپر کے اعداد و شمار میں، دائیں گراف) لاگو ٹریفک کے بڑھتے ہوئے اثر کی وجہ سے ہے۔ سب سے پہلے، چینل بیکار ہے (MPD rms 55.3 ns ہے)، پھر انگریس ٹریفک لاگو کیا جاتا ہے (دوسرا اضافہ مرحلہ، MPD rms 85.44 ns ہے)، اس کے بعد بیک وقت ایگریس ٹریفک، جس کے نتیجے میں 108.98 ns کا حساب شدہ MPD ہوتا ہے۔ مندرجہ ذیل اعداد و شمار ماسٹر آفسیٹ کی وسعت اور دو طرفہ ٹریفک ٹیسٹ کے حساب شدہ MPD کو T-TC میکانزم کے ساتھ Intel FPGA PAC N4 کا استعمال کرتے ہوئے PTP3000l غلام دونوں پر لاگو کرتے ہیں، اور ساتھ ہی ایک دوسرے پر جو TC کے بغیر Intel FPGA PACN3000 استعمال کرتا ہے۔ فعالیت T-TC Intel FPGA PAC N3000 ٹیسٹ (اورینج) وقت صفر سے شروع ہوتے ہیں، جبکہ PTP ٹیسٹ جو نان TC Intel FPGA PAC N3000 (نیلے) کو استعمال کرتا ہے T = 2300 سیکنڈ سے شروع ہوتا ہے۔

ماسٹر آفسیٹ کی شدت

درج ذیل اعداد و شمار انگریس ٹریفک (24 جی بی پی ایس) کے تحت ماسٹر آفسیٹ کی شدت کو ظاہر کرتا ہے، ٹی ٹی سی سپورٹ کے ساتھ اور اس کے بغیر، G.8275.1 پروfile.

مندرجہ بالا اعداد و شمار میں، ٹریفک کے تحت TC- فعال Intel FPGA PAC N3000 کی PTP کارکردگی پہلے 3000 سیکنڈز کے لیے نان TC Intel FPGA PAC N2300 جیسی ہے۔ Intel FPGA PAC N3000 میں T-TC میکانزم کی تاثیر کو ٹیسٹ کے سیگمنٹ (2300 سیکنڈ کے بعد) میں نمایاں کیا گیا ہے جہاں دونوں کارڈز کے انٹرفیس پر مساوی ٹریفک بوجھ کا اطلاق ہوتا ہے۔ اسی طرح نیچے دی گئی تصویر میں، MPD کے حسابات چینل پر ٹریفک لگانے سے پہلے اور بعد میں دیکھے گئے ہیں۔ T-TC میکانزم کی تاثیر کو پیکٹوں کے رہائش کے وقت کی تلافی میں نمایاں کیا گیا ہے جو کہ 25G اور 40G MACs کے درمیان FPGA راستے کے ذریعے پیکٹ کی تاخیر ہے۔

اوسط راستے میں تاخیر (MPD)

مندرجہ ذیل اعداد و شمار Intel FPGA PAC N3000 میزبان PTP4l غلام کی Ingress ٹریفک (24 Gbps) کی اوسط تاخیر کو ظاہر کرتا ہے، T-TC سپورٹ کے ساتھ اور اس کے بغیر، G.8275.1 Profile.

یہ اعداد و شمار PTP4l غلام کے سروو الگورتھم کو ظاہر کرتے ہیں، TC کی رہائش کے وقت کی اصلاح کی وجہ سے، ہمیں اوسط راستے میں تاخیر کے حسابات میں چھوٹے فرق نظر آتے ہیں۔ لہذا، ماسٹر آفسیٹ کے قریب ہونے پر تاخیر کے اتار چڑھاو کا اثر کم ہو جاتا ہے۔ مندرجہ ذیل جدول PTP کی کارکردگی پر شماریاتی تجزیہ کی فہرست دیتا ہے، جس میں RMS اور ماسٹر آفسیٹ کا معیاری انحراف، اوسط راستے میں تاخیر کا معیاری انحراف، نیز انٹیل FPGA PAC N3000 کے لیے T- کے ساتھ اور اس کے بغیر بدترین کیس ماسٹر آفسیٹ شامل ہیں۔ ٹی سی سپورٹ۔

انگریس ٹریفک کے تحت پی ٹی پی کی کارکردگی پر شماریاتی تفصیلات

Ingress Traffic (24Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 T-TC کے ساتھ	Intel FPGA PAC N3000 بغیر T-TC کے
RMS	6.34 این ایس	40.5 این ایس
StdDev (Abs (زیادہ سے زیادہ) آفسیٹ کا)	3.65 این ایس	15.5 این ایس
StdDev (MPD کا)	1.79 این ایس	18.1 این ایس
زیادہ سے زیادہ آفسیٹ	34 این ایس	143 این ایس

TC کی حمایت یافتہ Intel FPGA PAC N3000 کا غیر TC ورژن سے براہ راست موازنہ
ظاہر کرتا ہے کہ پی ٹی پی کی کارکردگی کسی بھی شماریاتی کے حوالے سے 4x سے 6x کم ہے۔
میٹرکس (بدترین صورت، RMS یا ماسٹر آفسیٹ کا معیاری انحراف)۔ بدترین صورت
T-TC Intel FPGA PAC N8275.1 کی G.3000 PTP کنفیگریشن کے لیے ماسٹر آفسیٹ 34 ہے
چینل بینڈوڈتھ (24.4Gbps) کی حد پر ٹریفک کے حالات کے تحت ns۔

lperf3 ٹریفک ٹیسٹ

یہ حصہ Intel FPGA PAC N3 کی PTP کارکردگی کا مزید جائزہ لینے کے لیے iperf3000 ٹریفک بینچ مارکنگ ٹیسٹ کی وضاحت کرتا ہے۔ iperf3 ٹول کو ٹریفک کے فعال حالات کی تقلید کے لیے استعمال کیا گیا ہے۔ iperf3 ٹریفک بینچ مارکس کی نیٹ ورک ٹوپولوجی، جو نیچے دی گئی تصویر میں دکھائی گئی ہے، دو سرورز کا کنکشن شامل ہے، ہر ایک DUT کارڈ (Intel FPGA PAC N3000 اور XXV710) کا استعمال کرتے ہوئے، Cisco Nexus 93180YC FX سوئچ سے۔ سسکو سوئچ دو DUT PTP غلاموں اور Calnex Paragon-NEO گرینڈ ماسٹر کے درمیان باؤنڈری کلاک (T-BC) کے طور پر کام کرتا ہے۔

نیٹ ورک ٹوپولوجی برائے Intel FPGA PAC N3000 lperf3 ٹریفک ٹیسٹ

DUT میزبانوں میں سے ہر ایک پر PTP4l آؤٹ پٹ سیٹ اپ (Intel FPGA PAC N3000 اور XXV710) میں ہر ایک غلام آلہ کے لیے PTP کارکردگی کے ڈیٹا کی پیمائش فراہم کرتا ہے۔ iperf3 ٹریفک ٹیسٹ کے لیے، درج ذیل شرائط اور کنفیگریشن تمام گرافس اور کارکردگی کے تجزیے پر لاگو ہوتے ہیں:

• 17 Gbps ٹریفک کی مجموعی بینڈوڈتھ (TCP اور UDP دونوں)، یا تو باہر نکلنا یا داخل ہونا یا Intel FPGA PAC N3000 کو دو طرفہ۔
• Cisco Nexus 4YC-FX سوئچ پر کنفیگریشن کی حد کی وجہ سے، PTP پیکٹوں کی IPv93180 انکیپسولیشن۔
• Cisco Nexus 8YC-FX سوئچ پر کنفیگریشن کی حد کی وجہ سے PTP پیغام کی شرح تبادلہ 93180 پیکٹ فی سیکنڈ تک محدود ہے۔

perf3 ٹریفک ٹیسٹ کا نتیجہ

مندرجہ ذیل تجزیہ Intel FPGA PAC N3000 اور XXV710 کارڈ کی کارکردگی کو پکڑتا ہے، دونوں بیک وقت T-BC سسکو سوئچ کے ذریعے PTP غلاموں (T-TSC) Calnex Paragon NEO گرینڈ ماسٹر کے نیٹ ورک انٹرفیس کارڈ کے طور پر کام کر رہے ہیں۔

درج ذیل اعداد و شمار T-TC اور XXV3000 کارڈ کے ساتھ Intel FPGA PAC N710 کا استعمال کرتے ہوئے تین مختلف ٹریفک ٹیسٹوں کے لیے وقت کے ساتھ ساتھ ماسٹر آفسیٹ اور MPD کی شدت کو ظاہر کرتے ہیں۔ دونوں کارڈز میں، دو طرفہ ٹریفک کا PTP4l کی کارکردگی پر سب سے زیادہ اثر پڑتا ہے۔ ٹریفک ٹیسٹ کا دورانیہ 10 گھنٹے طویل ہے۔ مندرجہ ذیل اعداد و شمار میں، گراف کی ٹیل وقت پر ایک پوائنٹ کو نشان زد کرتی ہے جہاں ٹریفک رک جاتا ہے اور پی ٹی پی ماسٹر آفسیٹ کی شدت بیکار چینل کی وجہ سے اس کی کم سطح پر چلی جاتی ہے۔

Intel FPGA PAC N3000 کے لیے ماسٹر آفسیٹ کی شدت

مندرجہ ذیل اعداد و شمار Intel FPGA PAC N3000 کے لیے T TC کے ساتھ، انڈرس، ایگریس اور دو طرفہ iperf3 ٹریفک کے لیے اوسط راستے میں تاخیر کو ظاہر کرتا ہے۔

Intel FPGA PAC N3000 کے لیے Mean Path Delay (MPD)

مندرجہ ذیل اعداد و شمار Intel FPGA PAC N3000 کے لیے T TC کے ساتھ، انڈرس، ایگریس اور دو طرفہ iperf3 ٹریفک کے لیے اوسط راستے میں تاخیر کو ظاہر کرتا ہے۔

XXV710 کے لیے ماسٹر آفسیٹ کی شدت

مندرجہ ذیل اعداد و شمار XXV710 کے لیے ماسٹر آفسیٹ کی شدت کو ظاہر کرتا ہے، انگریس، ایگریس اور دو طرفہ iperf3 ٹریفک کے تحت۔

XXV710 کے لیے Mean Path Delay (MPD)

مندرجہ ذیل اعداد و شمار XXV710 کے لیے اندراج، اخراج اور دو طرفہ iperf3 ٹریفک کے لیے اوسط راستے میں تاخیر کو ظاہر کرتا ہے۔

Intel FPGA PAC N3000 PTP کی کارکردگی کے بارے میں، کسی بھی ٹریفک کی حالت میں سب سے خراب ماسٹر آفسیٹ 90 ns کے اندر ہے۔ جبکہ اسی دو طرفہ ٹریفک کے حالات میں، Intel FPGA PAC N3000 ماسٹر آفسیٹ کا RMS XXV5.6 کارڈ سے 710x بہتر ہے۔

	انٹیل ایف پی جی اے پی اے سی این 3000			XXV710 کارڈ
	ٹریفک میں داخل ہونا10 جی	ایگریس ٹریفک 18 جی	دو طرفہ ٹریفک18 جی	ٹریفک میں داخل ہونا18 جی	ایگریس ٹریفک 10 جی	دو طرفہ ٹریفک18 جی
RMS	27.6 این ایس	14.2 این ایس	27.2 این ایس	93.96 این ایس	164.2 این ایس	154.7 این ایس
StdDev(Abs(زیادہ سے زیادہ) آفسیٹ کا)	9.8 این ایس	8.7 این ایس	14.6 این ایس	61.2 این ایس	123.8 این ایس	100 این ایس
StdDev (MPD کا)	21.6 این ایس	9.2 این ایس	20.6 این ایس	55.58 این ایس	55.3 این ایس	75.9 این ایس
زیادہ سے زیادہ آفسیٹ	84 این ایس	62 این ایس	90 این ایس	474 این ایس	1,106 این ایس	958 این ایس

خاص طور پر، Intel FPGA PAC N3000 کے ماسٹر آفسیٹ میں معیاری انحراف کم ہے،
XXV5 کارڈ سے کم از کم 710x کم، اس بات کی نشاندہی کرتا ہے کہ PTP کا قریب
گرینڈ ماسٹر کلاک میں ٹریفک کے تحت تاخیر یا شور کی مختلف حالتوں کے لیے کم حساس ہے۔
انٹیل ایف پی جی اے پی اے سی این 3000۔
صفحہ 5 پر IXIA ٹریفک ٹیسٹ کے نتائج سے موازنہ کیا جائے تو، اس کی بدترین صورت
T-TC فعال Intel FPGA PAC N3000 کے ساتھ ماسٹر آفسیٹ زیادہ دکھائی دیتا ہے۔ اس کے علاوہ
نیٹ ورک ٹوپولوجی اور چینل بینڈوتھ میں فرق، یہ انٹیل کی وجہ سے ہے۔
FPGA PAC N3000 G.8275.1 PTP پرو کے تحت پکڑا جا رہا ہے۔file (16 ہرٹج مطابقت پذیری کی شرح)، جبکہ
اس معاملے میں مطابقت پذیری کے پیغام کی شرح 8 پیکٹ فی سیکنڈ پر محدود ہے۔

ماسٹر آفسیٹ موازنہ کی وسعت

درج ذیل اعداد و شمار دو طرفہ iperf3 ٹریفک کے تحت ماسٹر آفسیٹ موازنہ کی شدت کو ظاہر کرتا ہے۔

میان پاتھ ڈیلے (MPD) موازنہ

درج ذیل اعداد و شمار دو طرفہ iperf3 ٹریفک کے تحت اوسط راستے میں تاخیر کا موازنہ دکھاتا ہے۔

Intel FPGA PAC N3000 کی اعلیٰ PTP کارکردگی، XXV710 کارڈ کے مقابلے میں، XXV710 اور Intel FPGA PAC N3000 کے لیے ہر ایک ہدف شدہ ٹریفک ٹیسٹ میں کیلکولیٹڈ میین پاتھ ڈیلی (MPD) کے واضح طور پر زیادہ انحراف سے بھی سپورٹ ہوتی ہے۔ سابقampدو طرفہ iperf3 ٹریفک۔ ہر MPD کیس میں اوسط قدر کو نظر انداز کریں، جو کہ متعدد وجوہات کی بنا پر مختلف ہو سکتی ہے، جیسے کہ مختلف ایتھرنیٹ کیبلز اور مختلف بنیادی لیٹنسی۔ انٹیل FPGA PAC N710 میں XXV3000 کارڈ کی قدروں میں مشاہدہ شدہ تفاوت اور اضافہ موجود نہیں ہے۔

8 لگاتار ماسٹر آفسیٹ موازنہ کا RMS

نتیجہ

QSFP28 (25G MAC) اور Intel XL710 (40G MAC) کے درمیان FPGA ڈیٹا پاتھ ایک متغیر پیکٹ لیٹینسی کا اضافہ کرتا ہے جو PTP Slave کی تخمینی درستگی کو متاثر کرتا ہے۔ Intel FPGA PAC N3000 کی FPGA نرم منطق میں شفاف گھڑی (T-TC) سپورٹ کو شامل کرنے سے اس پیکٹ کی تاخیر کا معاوضہ انکیپسلیٹڈ PTP پیغامات کی اصلاحی فیلڈ میں اس کے رہائش کا وقت شامل کر کے فراہم کرتا ہے۔ نتائج اس بات کی تصدیق کرتے ہیں کہ T-TC میکانزم PTP4l غلام کی درستگی کی کارکردگی کو بہتر بناتا ہے۔

نیز، صفحہ 5 پر IXIA ٹریفک ٹیسٹ کا نتیجہ یہ ظاہر کرتا ہے کہ FPGA ڈیٹا پاتھ میں T-TC سپورٹ پی ٹی پی کی کارکردگی کو کم از کم 4x تک بڑھاتا ہے، جب انٹیل FPGA PAC N3000 بغیر T-TC سپورٹ کے مقابلے میں ہے۔ T-TC کے ساتھ Intel FPGA PAC N3000 چینل کی گنجائش (53 Gbps) کی حد پر اندراج، اخراج یا دو طرفہ ٹریفک بوجھ کے تحت 25 ns کا بدترین کیس ماسٹر آفسیٹ پیش کرتا ہے۔ اس لیے، T-TC سپورٹ کے ساتھ، Intel FPGA PAC N3000 PTP کارکردگی دونوں زیادہ درست اور شور کی مختلف حالتوں کا کم خطرہ ہے۔

صفحہ 3 پر lperf10 ٹریفک ٹیسٹ میں، T-TC فعال کے ساتھ Intel FPGA PAC N3000 کی PTP کارکردگی کا موازنہ XXV710 کارڈ سے کیا گیا ہے۔ اس ٹیسٹ نے انٹریس یا ایگریس ٹریفک کے تحت دونوں غلام گھڑیوں کے لیے PTP4l ڈیٹا حاصل کیا جس کا تبادلہ Intel FPGA PAC N3000 اور XXV710 کارڈ کے دو میزبانوں کے درمیان ہوتا ہے۔ Intel FPGA PAC N3000 میں دیکھا گیا بدترین کیس ماسٹر آفسیٹ XXV5 کارڈ سے کم از کم 710x کم ہے۔ نیز، کیپچر شدہ آفسیٹس کا معیاری انحراف یہ بھی ثابت کرتا ہے کہ Intel FPGA PAC N3000 کی T-TC سپورٹ گرینڈ ماسٹر کی گھڑی کے قریب قریب ہونے کی اجازت دیتی ہے۔

Intel FPGA PAC N3000 کی PTP کارکردگی کو مزید درست کرنے کے لیے، ممکنہ ٹیسٹ کے اختیارات میں شامل ہیں:

• مختلف پی ٹی پی پرو کے تحت توثیقfiles اور ایک سے زیادہ ایتھرنیٹ لنکس کے لیے پیغام کی شرح۔
• مزید جدید سوئچ کے ساتھ صفحہ 3 پر lperf10 ٹریفک ٹیسٹ کی تشخیص جو پی ٹی پی پیغام کی اعلی شرحوں کی اجازت دیتا ہے۔
• G.8273.2 کنفارمنس ٹیسٹنگ کے تحت T-SC فعالیت اور اس کے PTP ٹائمنگ کی درستگی کا جائزہ۔

IEEE 1588 V2 ٹیسٹ کے لیے دستاویز پر نظر ثانی کی تاریخ

 

دستاویز ورژن	تبدیلیاں
2020.05.30	ابتدائی رہائی۔

 

دستاویزات / وسائل

انٹیل ایف پی جی اے قابل پروگرام ایکسلریشن کارڈ N3000 [پی ڈی ایف] یوزر گائیڈ FPGA قابل پروگرام ایکسلریشن کارڈ، N3000، قابل پروگرام ایکسلریشن کارڈ N3000، FPGA قابل پروگرام ایکسلریشن کارڈ N3000، FPGA، IEEE 1588 V2 ٹیسٹ

حوالہ جات

• صارف دستی