Οδηγός χρήστη intel FPGA Programmable Acceleration Card N3000
Εισαγωγή
Φόντο
Η προγραμματιζόμενη κάρτα επιτάχυνσης Intel FPGA N3000 σε ένα εικονικοποιημένο δίκτυο ραδιοπρόσβασης (vRAN) απαιτεί υποστήριξη για το IEEE1588v2 ως υποτελή ρολόγια τηλεπικοινωνιών (T-TSC) Precision Time Protocol (PTP) για τον κατάλληλο προγραμματισμό εργασιών λογισμικού. Ο ελεγκτής Intel Ethernet XL710 στο Intel® FPGA PAC N3000 παρέχει την υποστήριξη IEEE1588v2. Ωστόσο, η διαδρομή δεδομένων FPGA εισάγει jitter που επηρεάζει την απόδοση PTP. Η προσθήκη ενός κυκλώματος διαφανούς ρολογιού (T-TC) επιτρέπει στο Intel FPGA PAC N3000 να αντισταθμίζει τον εσωτερικό λανθάνοντα χρόνο του FPGA και μετριάζει τις επιπτώσεις του jitter, το οποίο επιτρέπει στο T-TSC να προσεγγίζει αποτελεσματικά την ώρα της ημέρας (ToD) του Grandmaster.
Σκοπός
Αυτές οι δοκιμές επικυρώνουν τη χρήση του Intel FPGA PAC N3000 ως υποτελούς IEEE1588v2 στο Open Radio Access Network (O-RAN). Αυτό το έγγραφο περιγράφει:
- Ρύθμιση δοκιμής
- Διαδικασία επαλήθευσης
- Αξιολόγηση απόδοσης μηχανισμού διαφανούς ρολογιού στη διαδρομή FPGA του Intel FPGA PAC N3000
- Απόδοση PTP του Intel FPGA PAC N3000 Η απόδοση του Intel FPGA PAC N3000 που υποστηρίζει το διαφανές ρολόι είναι
σε σύγκριση με την Intel FPGA PAC N3000 χωρίς διαφανές ρολόι καθώς και με μια άλλη κάρτα Ethernet XXV710 υπό διάφορες συνθήκες κυκλοφορίας και διαμορφώσεις PTP.
Χαρακτηριστικά και Περιορισμοί
Οι δυνατότητες και οι περιορισμοί επικύρωσης για την υποστήριξη Intel FPGA PAC N3000 IEEE1588v2 είναι οι εξής:
- Στοίβα λογισμικού που χρησιμοποιείται: Linux PTP Project (PTP4l)
- Υποστηρίζει τον ακόλουθο τηλεπικοινωνιακό επαγγελματίαfiles:
- 1588v2 (προεπιλογή)
- G.8265.1
- G.8275.1
- Υποστηρίζει υποτελές ρολόι PTP δύο βημάτων.
Intel Corporation. Ολα τα δικαιώματα διατηρούνται. Η επωνυμία Intel, το λογότυπο Intel και άλλα σήματα Intel είναι εμπορικά σήματα της Intel Corporation ή των θυγατρικών της. Η Intel εγγυάται την απόδοση των προϊόντων FPGA και ημιαγωγών της σύμφωνα με τις τρέχουσες προδιαγραφές σύμφωνα με την τυπική εγγύηση της Intel, αλλά διατηρεί το δικαίωμα να κάνει αλλαγές σε οποιαδήποτε προϊόντα και υπηρεσίες ανά πάσα στιγμή χωρίς προειδοποίηση. Η Intel δεν αναλαμβάνει καμία ευθύνη ή ευθύνη που απορρέει από την εφαρμογή ή τη χρήση οποιασδήποτε πληροφορίας, προϊόντος ή υπηρεσίας που περιγράφεται στο παρόν, εκτός εάν συμφωνηθεί ρητά εγγράφως από την Intel. Συνιστάται στους πελάτες της Intel να λαμβάνουν την πιο πρόσφατη έκδοση των προδιαγραφών της συσκευής προτού βασιστούν σε οποιεσδήποτε δημοσιευμένες πληροφορίες και προτού υποβάλουν παραγγελίες για προϊόντα ή υπηρεσίες. *Άλλα ονόματα και επωνυμίες μπορούν να διεκδικηθούν ως ιδιοκτησία τρίτων.
- Υποστηρίζει τη λειτουργία πολλαπλής μετάδοσης από άκρο σε άκρο.
- Υποστηρίζει συχνότητα ανταλλαγής μηνυμάτων PTP έως και 128 Hz.
- Αυτός είναι ένας περιορισμός του σχεδίου επικύρωσης και του απασχολούμενου Grandmaster. Μπορεί να είναι δυνατές διαμορφώσεις PTP μεγαλύτερες από 128 πακέτα ανά δευτερόλεπτο για μηνύματα PTP.
- Λόγω των περιορισμών του διακόπτη Cisco* Nexus* 93180YC-FX που χρησιμοποιείται στη ρύθμιση επικύρωσης, τα αποτελέσματα απόδοσης υπό συνθήκες κυκλοφορίας iperf3 αναφέρονται σε ρυθμό ανταλλαγής μηνυμάτων PTP 8 Hz.
- Υποστήριξη ενθυλάκωσης:
- Μεταφορά μέσω L2 (ακατέργαστο Ethernet) και L3 (UDP/IPv4/IPv6)
Σημείωμα: Σε αυτό το έγγραφο, όλα τα αποτελέσματα χρησιμοποιούν έναν μόνο σύνδεσμο Ethernet 25 Gbps.
- Μεταφορά μέσω L2 (ακατέργαστο Ethernet) και L3 (UDP/IPv4/IPv6)
Εργαλεία και εκδόσεις προγραμμάτων οδήγησης
| Εργαλεία | Εκδοχή |
| BIOS | Intel Server Board S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| Πυρήνας | kernel-rt-3.10.0-693.2.2.rt56.623.el7.src. |
| Κιτ ανάπτυξης επιπέδου δεδομένων (DPDK) | 18.08 |
| Intel C Compiler | 19.0.3 |
| Πρόγραμμα οδήγησης Intel XL710 (πρόγραμμα οδήγησης i40e) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-Patch1 |
| lperf3 | 3.0.11 |
| trafgen | Netsniff-ng 0.6.6 Εργαλειοθήκη |
Δοκιμή κυκλοφορίας ΙΧΙΑ
Το πρώτο σύνολο σημείων αναφοράς απόδοσης PTP για το Intel FPGA PAC N3000 χρησιμοποιεί μια λύση IXIA* για δοκιμές συμμόρφωσης δικτύου και PTP. Το κουτί πλαισίου IXIA XGS2 περιλαμβάνει μια κάρτα IXIA 40 PORT NOVUS-R100GE8Q28 και IxExplorer που παρέχει μια γραφική διεπαφή για τη ρύθμιση ενός εικονικού PTP Grandmaster στο DUT (Intel FPGA PAC N3000) μέσω μιας μόνο σύνδεσης απευθείας Ethernet 25 Gbps. Το μπλοκ διάγραμμα παρακάτω απεικονίζει τη στοχευμένη τοπολογία δοκιμών για τα σημεία αναφοράς που βασίζονται στο IXIA. Όλα τα αποτελέσματα χρησιμοποιούν κίνηση που δημιουργείται από το IXIA για τις δοκιμές κυκλοφορίας εισόδου και χρησιμοποιούν το εργαλείο trafgen στον κεντρικό υπολογιστή Intel FPGA PAC N3000 για τις δοκιμές κυκλοφορίας εξόδου, όπου η κατεύθυνση εισόδου ή εξόδου είναι πάντα από την οπτική γωνία του DUT (Intel FPGA PAC N3000 ) οικοδεσπότης. Και στις δύο περιπτώσεις, ο μέσος ρυθμός κίνησης είναι 24 Gbps. Αυτή η ρύθμιση δοκιμής παρέχει έναν βασικό χαρακτηρισμό της απόδοσης PTP του Intel FPGA PAC N3000 με ενεργοποιημένο τον μηχανισμό T-TC, καθώς και τη σύγκριση με την εργοστασιακή εικόνα εκτός TC Intel FPGA PAC N3000 κάτω από το ITU-T G.8275.1 PTP profile.
Τοπολογία για δοκιμές κυκλοφορίας Intel FPGA PAC N3000 στο πλαίσιο του IXIA Virtual Grandmaster
Αποτέλεσμα ελέγχου κυκλοφορίας IXIA
Η ακόλουθη ανάλυση καταγράφει την απόδοση PTP του Intel FPGA PAC N3000 με δυνατότητα TC υπό συνθήκες κυκλοφορίας εισόδου και εξόδου. Σε αυτήν την ενότητα, το PTP profile Το G.8275.1 έχει υιοθετηθεί για όλες τις δοκιμές κυκλοφορίας και τη συλλογή δεδομένων.
Μέγεθος Master Offset
Το παρακάτω σχήμα δείχνει το μέγεθος της κύριας μετατόπισης που παρατηρείται από τον εξαρτημένο πελάτη PTP4l του κεντρικού υπολογιστή Intel FPGA PAC N3000 ως συνάρτηση του χρόνου που έχει παρέλθει υπό κίνηση εισόδου, εξόδου και αμφίδρομης κίνησης (μέση απόδοση 24.4 Gbps).
Μέση καθυστέρηση διαδρομής (MPD)
Το παρακάτω σχήμα δείχνει τη μέση καθυστέρηση διαδρομής, όπως υπολογίζεται από την υποτελή PTP4 που χρησιμοποιεί την Intel FPGA PAC N3000 ως κάρτα διασύνδεσης δικτύου, για την ίδια δοκιμή με την παραπάνω εικόνα. Η συνολική διάρκεια καθενός από τους τρεις τροχονόμους είναι τουλάχιστον 16 ώρες.
Ο παρακάτω πίνακας παραθέτει στατιστική ανάλυση των τριών δοκιμών κυκλοφορίας. Κάτω από φόρτο κυκλοφορίας κοντά στη χωρητικότητα του καναλιού, η υποτελής μονάδα PTP4l που χρησιμοποιεί το Intel FPGA PAC N3000 διατηρεί τη μετατόπιση φάσης στον εικονικό γκρανμάστερ του IXIA εντός 53 ns για όλες τις δοκιμές κυκλοφορίας. Επιπλέον, η τυπική απόκλιση του μεγέθους της κύριας μετατόπισης είναι κάτω από 5 ns.
Στατιστικά στοιχεία για την απόδοση PTP
| G.8275.1 PTP Profile | Επισκεψιμότητα εισόδου (24 Gbps) | Επισκεψιμότητα εξόδου (24 Gbps) | Κυκλοφορία αμφίδρομης κατεύθυνσης (24 Gbps) |
| RMS | 6.35 ns | 8.4 ns | 9.2 ns |
| StdDev (από μετατόπιση abs(max)) | 3.68 ns | 3.78 ns | 4.5 ns |
| StdDev (του MPD) | 1.78 ns | 2.1 ns | 2.38 ns |
| Μέγιστη μετατόπιση | 36 ns | 33 ns | 53 ns |
Τα ακόλουθα σχήματα αντιπροσωπεύουν το μέγεθος της κύριας μετατόπισης και της μέσης καθυστέρησης διαδρομής (MPD), κάτω από μια δοκιμή αμφίδρομης κυκλοφορίας 16 Gbps 24 ωρών για διαφορετικές ενθυλάκωση PTP. Τα αριστερά γραφήματα σε αυτά τα σχήματα αναφέρονται σε σημεία αναφοράς PTP υπό ενθυλάκωση IPv4/UDP, ενώ η ενθυλάκωση μηνυμάτων PTP των δεξιών γραφημάτων είναι σε L2 (ακατέργαστο Ethernet). Η απόδοση του slave PTP4l είναι αρκετά παρόμοια, το μέγεθος κύριας μετατόπισης στη χειρότερη περίπτωση είναι 53 ns και 45 ns για ενθυλάκωση IPv4/UDP και L2, αντίστοιχα. Η τυπική απόκλιση της μετατόπισης μεγέθους είναι 4.49 ns και 4.55 ns για την ενθυλάκωση IPv4/UDP και L2, αντίστοιχα.
Μέγεθος Master Offset
Το παρακάτω σχήμα δείχνει το μέγεθος της κύριας μετατόπισης κάτω από αμφίδρομη κίνηση 24 Gbps, ενθυλάκωση IPv4 (αριστερά) και L2 (δεξιά), G8275.1 Profile.
Μέση καθυστέρηση διαδρομής (MPD)
Το παρακάτω σχήμα δείχνει τη μέση καθυστέρηση διαδρομής του slave PTP3000l κεντρικού υπολογιστή Intel FPGA PAC N4 κάτω από αμφίδρομη κίνηση 24 Gbps, ενθυλάκωση IPv4 (αριστερά) και L2 (δεξιά), G8275.1 Profile.
Οι απόλυτες τιμές του MPD δεν αποτελούν σαφή ένδειξη της συνέπειας PTP, καθώς εξαρτάται από το μήκος των καλωδίων, την καθυστέρηση διαδρομής δεδομένων και ούτω καθεξής. Ωστόσο, εξετάζοντας τις χαμηλές παραλλαγές MPD (2.381 ns και 2.377 ns για την περίπτωση IPv4 και L2, αντίστοιχα) καθιστά προφανές ότι ο υπολογισμός PTP MPD είναι σταθερά ακριβής και στις δύο ενθυλάκωση. Επαληθεύει τη συνοχή της απόδοσης PTP και στις δύο λειτουργίες ενθυλάκωσης. Η αλλαγή επιπέδου στο υπολογισμένο MPD στο γράφημα L2 (στο παραπάνω σχήμα, δεξιά γράφημα) οφείλεται στο αυξητικό αποτέλεσμα της εφαρμοζόμενης κίνησης. Πρώτον, το κανάλι είναι αδρανές (το MPD rms είναι 55.3 ns), μετά εφαρμόζεται η κίνηση εισόδου (δεύτερο βήμα, το MPD rms είναι 85.44 ns), ακολουθούμενο από ταυτόχρονη κίνηση εξόδου, με αποτέλεσμα υπολογισμένο MPD 108.98 ns. Τα ακόλουθα σχήματα επικαλύπτουν το μέγεθος της κύριας μετατόπισης και του υπολογισμένου MPD της δοκιμής αμφίδρομης κυκλοφορίας που εφαρμόζεται τόσο σε μια υποτελή μονάδα PTP4l που χρησιμοποιεί το μηχανισμό Intel FPGA PAC N3000 με T-TC, όσο και σε μια άλλη που χρησιμοποιεί το Intel FPGA PACN3000 χωρίς TC λειτουργικότητα. Οι δοκιμές T-TC Intel FPGA PAC N3000 (πορτοκαλί) ξεκινούν από την ώρα μηδέν, ενώ η δοκιμή PTP που χρησιμοποιεί το μη TC Intel FPGA PAC N3000 (μπλε) ξεκινά περίπου στα T = 2300 δευτερόλεπτα.
Μέγεθος Master Offset
Το παρακάτω σχήμα δείχνει το μέγεθος της κύριας μετατόπισης υπό κίνηση εισόδου (24 Gbps), με και χωρίς υποστήριξη TTC, G.8275.1 Profile.
Στο παραπάνω σχήμα, η απόδοση PTP του Intel FPGA PAC N3000 με δυνατότητα TC υπό κίνηση είναι παρόμοια με του μη TC Intel FPGA PAC N3000 για τα πρώτα 2300 δευτερόλεπτα. Η αποτελεσματικότητα του μηχανισμού T-TC στο Intel FPGA PAC N3000 επισημαίνεται στο τμήμα της δοκιμής (μετά το 2300ο δευτερόλεπτο) όπου εφαρμόζεται ίσος φορτίο κυκλοφορίας στις διεπαφές και των δύο καρτών. Ομοίως στο παρακάτω σχήμα, παρατηρούνται οι υπολογισμοί MPD πριν και μετά την εφαρμογή της κίνησης στο κανάλι. Η αποτελεσματικότητα του μηχανισμού T-TC υπογραμμίζεται στην αντιστάθμιση του χρόνου παραμονής των πακέτων που είναι η καθυστέρηση των πακέτων μέσω της διαδρομής FPGA μεταξύ των MAC 25G και 40G.
Μέση καθυστέρηση διαδρομής (MPD)
Το παρακάτω σχήμα δείχνει τη μέση καθυστέρηση διαδρομής του slave PTP3000l κεντρικού υπολογιστή Intel FPGA PAC N4 υπό κίνηση εισόδου (24 Gbps), με και χωρίς υποστήριξη T-TC, G.8275.1 Profile.
Αυτά τα σχήματα δείχνουν τον σερβο-αλγόριθμο του σκλάβου PTP4l, λόγω της διόρθωσης χρόνου παραμονής του TC, βλέπουμε μικρές διαφορές στους υπολογισμούς μέσης καθυστέρησης διαδρομής. Επομένως, η επίδραση των διακυμάνσεων της καθυστέρησης στην προσέγγιση της κύριας μετατόπισης μειώνεται. Ο ακόλουθος πίνακας παραθέτει στατιστική ανάλυση για την απόδοση PTP, η οποία περιλαμβάνει το RMS και την τυπική απόκλιση της κύριας μετατόπισης, την τυπική απόκλιση της μέσης καθυστέρησης διαδρομής, καθώς και τη χειρότερη κύρια μετατόπιση για το Intel FPGA PAC N3000 με και χωρίς T- Υποστήριξη TC.
Στατιστικά στοιχεία για την απόδοση PTP υπό κίνηση εισόδου
| Κυκλοφορία εισόδου (24Gbps) G.8275.1 PTP Profile | Intel FPGA PAC N3000 με T-TC | Intel FPGA PAC N3000 χωρίς T-TC |
| RMS | 6.34 ns | 40.5 ns |
| StdDev (από μετατόπιση abs(max)) | 3.65 ns | 15.5 ns |
| StdDev (του MPD) | 1.79 ns | 18.1 ns |
| Μέγιστη μετατόπιση | 34 ns | 143 ns |
Μια άμεση σύγκριση του Intel FPGA PAC N3000 που υποστηρίζεται από TC με την έκδοση που δεν είναι TC
Δείχνει ότι η απόδοση PTP είναι 4x έως 6x χαμηλότερη σε σχέση με οποιοδήποτε από τα στατιστικά στοιχεία
μετρήσεις (στη χειρότερη περίπτωση, RMS ή τυπική απόκλιση της κύριας μετατόπισης). Η χειρότερη περίπτωση
Η κύρια μετατόπιση για τη διαμόρφωση PTP G.8275.1 του T-TC Intel FPGA PAC N3000 είναι 34
ns υπό συνθήκες κυκλοφορίας εισόδου στο όριο του εύρους ζώνης του καναλιού (24.4 Gbps).
lperf3 Traffic Test
Αυτή η ενότητα περιγράφει τη δοκιμή συγκριτικής αξιολόγησης κίνησης iperf3 για την περαιτέρω αξιολόγηση της απόδοσης PTP του Intel FPGA PAC N3000. Το εργαλείο iperf3 έχει χρησιμοποιηθεί για την εξομοίωση ενεργών συνθηκών κυκλοφορίας. Η τοπολογία δικτύου των σημείων αναφοράς κυκλοφορίας iperf3, που φαίνεται στο παρακάτω σχήμα, περιλαμβάνει τη σύνδεση δύο διακομιστών, ο καθένας από τους οποίους χρησιμοποιεί μια κάρτα DUT (Intel FPGA PAC N3000 και XXV710), με το μεταγωγέα Cisco Nexus 93180YC FX. Ο διακόπτης Cisco λειτουργεί ως οριακό ρολόι (T-BC) μεταξύ των δύο υποτελών DUT PTP και του Calnex Paragon-NEO Grandmaster.
Τοπολογία δικτύου για Δοκιμή κυκλοφορίας Intel FPGA PAC N3000 lperf3
Η έξοδος PTP4l σε κάθε έναν από τους κεντρικούς υπολογιστές DUT παρέχει μετρήσεις δεδομένων της απόδοσης PTP για κάθε εξαρτημένη συσκευή στη ρύθμιση (Intel FPGA PAC N3000 και XXV710). Για τη δοκιμή κυκλοφορίας iperf3, οι ακόλουθες συνθήκες και διαμορφώσεις ισχύουν για όλα τα γραφήματα και την ανάλυση απόδοσης:
- Συγκεντρωτικό εύρος ζώνης κίνησης 17 Gbps (τόσο TCP όσο και UDP), είτε εξόδου είτε εισόδου είτε αμφίδρομη προς το Intel FPGA PAC N3000.
- Ενθυλάκωση IPv4 πακέτων PTP, λόγω περιορισμού διαμόρφωσης στο μεταγωγέα Cisco Nexus 93180YC-FX.
- Η ταχύτητα ανταλλαγής μηνυμάτων PTP περιορίζεται σε 8 πακέτα/δευτερόλεπτο, λόγω περιορισμού διαμόρφωσης στο μεταγωγέα Cisco Nexus 93180YC-FX.
Αποτέλεσμα δοκιμής κυκλοφορίας perf3
Η ακόλουθη ανάλυση καταγράφει την απόδοση της κάρτας Intel FPGA PAC N3000 και XXV710, που και οι δύο λειτουργούν ταυτόχρονα ως κάρτα διασύνδεσης δικτύου των σκλάβων PTP (T-TSC) του Calnex Paragon NEO Grandmaster μέσω του μεταγωγέα T-BC Cisco.
Τα παρακάτω σχήματα δείχνουν το μέγεθος της κύριας μετατόπισης και του MPD με την πάροδο του χρόνου για τρεις διαφορετικές δοκιμές κυκλοφορίας χρησιμοποιώντας το Intel FPGA PAC N3000 με κάρτα T-TC και XXV710. Και στις δύο κάρτες, η αμφίδρομη κίνηση έχει τη μεγαλύτερη επίδραση στην απόδοση του PTP4l. Η διάρκεια των δοκιμών κυκλοφορίας είναι 10 ώρες. Στα παρακάτω σχήματα, η ουρά του γραφήματος σηματοδοτεί ένα χρονικό σημείο όπου η κυκλοφορία σταματά και το μέγεθος της κύριας μετατόπισης PTP μειώνεται στα χαμηλά επίπεδα, λόγω του καναλιού αδράνειας.
Μέγεθος Master Offset για Intel FPGA PAC N3000
Το παρακάτω σχήμα δείχνει τη μέση καθυστέρηση διαδρομής για Intel FPGA PAC N3000 με T TC, υπό είσοδο, έξοδο και αμφίδρομη κίνηση iperf3.
Μέση καθυστέρηση διαδρομής (MPD) για Intel FPGA PAC N3000
Το παρακάτω σχήμα δείχνει τη μέση καθυστέρηση διαδρομής για Intel FPGA PAC N3000 με T TC, υπό είσοδο, έξοδο και αμφίδρομη κίνηση iperf3.
Μέγεθος Master Offset για XXV710
Το παρακάτω σχήμα δείχνει το μέγεθος της κύριας μετατόπισης για το XXV710, υπό είσοδο, έξοδο και αμφίδρομη κίνηση iperf3.
Μέση καθυστέρηση διαδρομής (MPD) για το XXV710
Το παρακάτω σχήμα δείχνει τη μέση καθυστέρηση διαδρομής για το XXV710, υπό είσοδο, έξοδο και αμφίδρομη κίνηση iperf3.
Όσον αφορά την απόδοση Intel FPGA PAC N3000 PTP, η κύρια μετατόπιση στη χειρότερη περίπτωση υπό οποιαδήποτε κατάσταση κυκλοφορίας είναι εντός 90 ns. Ενώ υπό τις ίδιες συνθήκες αμφίδρομης κυκλοφορίας, το RMS της κύριας μετατόπισης του Intel FPGA PAC N3000 είναι 5.6 φορές καλύτερο από αυτό της κάρτας XXV710.
| Intel FPGA PAC N3000 | Κάρτα XXV710 | |||||
| Κυκλοφορία εισόδου10G | Egress Traffic 18G | Αμφίδρομη κυκλοφορία18G | Κυκλοφορία εισόδου18G | Egress Traffic 10G | Αμφίδρομη κυκλοφορία18G | |
| RMS | 27.6 ns | 14.2 ns | 27.2 ns | 93.96 ns | 164.2 ns | 154.7 ns |
| StdDev (από abs(max) offset) | 9.8 ns | 8.7 ns | 14.6 ns | 61.2 ns | 123.8 ns | 100 ns |
| StdDev (του MPD) | 21.6 ns | 9.2 ns | 20.6 ns | 55.58 ns | 55.3 ns | 75.9 ns |
| Μέγιστη μετατόπιση | 84 ns | 62 ns | 90 ns | 474 ns | 1,106 ns | 958 ns |
Συγκεκριμένα, η κύρια μετατόπιση του Intel FPGA PAC N3000 έχει χαμηλότερη τυπική απόκλιση,
τουλάχιστον 5 φορές λιγότερο από την κάρτα XXV710, σημαίνει ότι η προσέγγιση PTP του
Το ρολόι Grandmaster είναι λιγότερο ευαίσθητο σε λανθάνουσα κατάσταση ή παραλλαγές θορύβου υπό την κίνηση στο
Intel FPGA PAC N3000.
Σε σύγκριση με το αποτέλεσμα δοκιμής κυκλοφορίας IXIA στη σελίδα 5, το μέγεθος της χειρότερης περίπτωσης
η κύρια μετατόπιση με ένα Intel FPGA PAC N3000 με δυνατότητα T-TC εμφανίζεται υψηλότερη. Εκτός
Οι διαφορές στην τοπολογία του δικτύου και στο εύρος ζώνης καναλιών, αυτό οφείλεται στην Intel
Το FPGA PAC N3000 αποτυπώνεται κάτω από ένα G.8275.1 PTP profile (ρυθμός συγχρονισμού 16 Hz), ενώ
ο ρυθμός μηνυμάτων συγχρονισμού σε αυτήν την περίπτωση περιορίζεται στα 8 πακέτα ανά δευτερόλεπτο.
Μέγεθος Σύγκρισης Κύριου Μετατόπισης
Το παρακάτω σχήμα δείχνει το μέγεθος της σύγκρισης κύριας μετατόπισης υπό αμφίδρομη κίνηση iperf3.
Σύγκριση μέσης καθυστέρησης διαδρομής (MPD).
Το παρακάτω σχήμα δείχνει τη σύγκριση μέσης καθυστέρησης διαδρομής υπό αμφίδρομη κίνηση iperf3.
Η ανώτερη απόδοση PTP της Intel FPGA PAC N3000, σε σύγκριση με την κάρτα XXV710, υποστηρίζεται επίσης από την προφανώς μεγαλύτερη απόκλιση της υπολογιζόμενης μέσης καθυστέρησης διαδρομής (MPD) για το XXV710 και το Intel FPGA PAC N3000 σε κάθε στοχευμένη δοκιμή κυκλοφορίας, για πρώηνample αμφίδρομη κυκλοφορία iperf3. Αγνοήστε τη μέση τιμή σε κάθε περίπτωση MPD, η οποία μπορεί να είναι διαφορετική για διάφορους λόγους, όπως διαφορετικά καλώδια Ethernet και διαφορετική καθυστέρηση πυρήνα. Η παρατηρούμενη διαφορά και η απότομη αύξηση των τιμών για την κάρτα XXV710 δεν υπάρχουν στην Intel FPGA PAC N3000.
RMS 8 Διαδοχικών Σύγκρισης Κύριου Offset
Σύναψη
Η διαδρομή δεδομένων FPGA μεταξύ QSFP28 (25G MAC) και Intel XL710 (40G MAC) προσθέτει μια μεταβλητή καθυστέρηση πακέτων που επηρεάζει την ακρίβεια προσέγγισης του Slave PTP. Η προσθήκη της υποστήριξης Transparent Clock (T-TC) στη λογική FPGA του Intel FPGA PAC N3000 παρέχει αντιστάθμιση αυτού του λανθάνοντος χρόνου πακέτου προσθέτοντας το χρόνο παραμονής του στο πεδίο διόρθωσης των ενθυλακωμένων μηνυμάτων PTP. Τα αποτελέσματα επιβεβαιώνουν ότι ο μηχανισμός T-TC βελτιώνει την απόδοση ακρίβειας του σκλάβου PTP4l.
Επίσης, το αποτέλεσμα δοκιμής κυκλοφορίας IXIA στη σελίδα 5 δείχνει ότι η υποστήριξη T-TC στη διαδρομή δεδομένων FPGA βελτιώνει την απόδοση PTP κατά τουλάχιστον 4 φορές, σε σύγκριση με το Intel FPGA PAC N3000 χωρίς υποστήριξη T-TC. Το Intel FPGA PAC N3000 με T-TC παρουσιάζει μια κύρια μετατόπιση στη χειρότερη περίπτωση 53 ns υπό φορτία εισόδου, εξόδου ή αμφίδρομης κυκλοφορίας στο όριο χωρητικότητας καναλιού (25 Gbps). Ως εκ τούτου, με την υποστήριξη T-TC, η απόδοση PTP Intel FPGA PAC N3000 είναι πιο ακριβής και λιγότερο επιρρεπής σε παραλλαγές θορύβου.
Στο lperf3 Traffic Test στη σελίδα 10, η απόδοση PTP του Intel FPGA PAC N3000 με ενεργοποιημένο το T-TC συγκρίνεται με μια κάρτα XXV710. Αυτή η δοκιμή κατέλαβε τα δεδομένα PTP4l και για τα δύο εξαρτημένα ρολόγια υπό κίνηση εισόδου ή εξόδου που ανταλλάσσεται μεταξύ των δύο κεντρικών υπολογιστών της κάρτας Intel FPGA PAC N3000 και XXV710. Η χειρότερη κύρια μετατόπιση που παρατηρείται στην Intel FPGA PAC N3000 είναι τουλάχιστον 5 φορές χαμηλότερη από την κάρτα XXV710. Επίσης, η τυπική απόκλιση των αποτυπωμένων μετατοπίσεων αποδεικνύει επίσης ότι η υποστήριξη T-TC του Intel FPGA PAC N3000 επιτρέπει ομαλότερη προσέγγιση του ρολογιού του Grandmaster.
Για περαιτέρω επικύρωση της απόδοσης PTP του Intel FPGA PAC N3000, οι πιθανές επιλογές δοκιμής περιλαμβάνουν:
- Επικύρωση σε διαφορετικά PTP profiles και τα ποσοστά μηνυμάτων για περισσότερες από μία συνδέσεις Ethernet.
- Αξιολόγηση του lperf3 Traffic Test στη σελίδα 10 με έναν πιο προηγμένο διακόπτη που επιτρέπει υψηλότερους ρυθμούς μηνυμάτων PTP.
- Αξιολόγηση της λειτουργικότητας T-SC και της ακρίβειας χρονισμού PTP στο πλαίσιο του G.8273.2 Conformance Testing.
Ιστορικό αναθεώρησης εγγράφου για δοκιμή IEEE 1588 V2
| Εγγραφο Εκδοχή | Αλλαγές |
| 2020.05.30 | Αρχική έκδοση. |
Έγγραφα / Πόροι
 |
Intel FPGA Programmable Acceleration Card N3000 [pdf] Οδηγός χρήστη FPGA Προγραμματιζόμενη κάρτα επιτάχυνσης, N3000, Προγραμματιζόμενη κάρτα επιτάχυνσης N3000, FPGA προγραμματιζόμενη κάρτα επιτάχυνσης N3000, FPGA, IEEE 1588 V2 Test |
