Intel FPGA programozható gyorsítókártya N3000 felhasználói kézikönyv

Bevezetés

Háttér

A virtualizált rádióelérési hálózatban (vRAN) működő Intel FPGA N3000 programozható gyorsítókártya az IEEE1588v2 támogatását igényli Precision Time Protocol (PTP) távközlési szolgaóraként (T-TSC) a szoftveres feladatok megfelelő ütemezéséhez. Az Intel® FPGA PAC N710-ben található Intel Ethernet XL3000 vezérlő biztosítja az IEEE1588v2 támogatást. Az FPGA adatútvonal azonban vibrációt okoz, amely befolyásolja a PTP teljesítményét. Az átlátszó órajel (T-TC) áramkör hozzáadása lehetővé teszi az Intel FPGA PAC N3000 számára, hogy kompenzálja az FPGA belső késleltetését, és mérsékli a jitter hatásait, ami lehetővé teszi a T-TSC számára, hogy hatékonyan közelítse meg a nagymester pontos idejét (ToD).

Célkitűzés

Ezek a tesztek igazolják az Intel FPGA PAC N3000 IEEE1588v2 slaveként való használatát az Open Radio Access Networkben (O-RAN). Ez a dokumentum a következőket írja le:

• Tesztbeállítás
• Ellenőrzési folyamat
• Az átlátszó óramechanizmus teljesítményértékelése az Intel FPGA PAC N3000 FPGA útján
• Az Intel FPGA PAC N3000 PTP teljesítménye Az átlátszó órajelet támogató Intel FPGA PAC N3000 teljesítménye
  összehasonlítva az átlátszó órajel nélküli Intel FPGA PAC N3000-vel, valamint egy másik XXV710 Ethernet kártyával különböző forgalmi körülmények és PTP konfigurációk esetén.

Jellemzők és korlátozások

Az Intel FPGA PAC N3000 IEEE1588v2 támogatás jellemzői és érvényesítési korlátozásai a következők:

• Használt szoftververem: Linux PTP Project (PTP4l)
• Támogatja a következő telecom pro-tfiles:
  •  1588v2 (alapértelmezett)
  • G.8265.1
  • G.8275.1
• Támogatja a kétlépcsős PTP slave órajelet.

Intel Corporation. Minden jog fenntartva. Az Intel, az Intel logó és más Intel védjegyek az Intel Corporation vagy leányvállalatai védjegyei. Az Intel szavatolja FPGA és félvezető termékeinek aktuális specifikációi szerinti teljesítményét, az Intel szabványos garanciájával összhangban, de fenntartja a jogot, hogy bármely terméket és szolgáltatást előzetes értesítés nélkül módosítson. Az Intel nem vállal felelősséget az itt leírt információk, termékek vagy szolgáltatások alkalmazásából vagy használatából eredően, kivéve, ha az Intel kifejezetten írásban beleegyezik. Az Intel ügyfeleinek azt tanácsoljuk, hogy szerezzék be az eszközspecifikációk legfrissebb verzióját, mielőtt bármilyen közzétett információra hagyatkoznának, és mielőtt megrendelnék termékeket vagy szolgáltatásokat. *Más nevek és márkák mások tulajdonát képezhetik.

• Támogatja a végpontok közötti multicast módot.
• Támogatja a 128 Hz-es PTP üzenetváltási frekvenciát.
  • Ez az érvényesítési terv korlátozása és az alkalmazott nagymester. A PTP üzenetekhez 128 csomag/másodpercnél nagyobb PTP-konfiguráció is lehetséges.
• Az érvényesítési beállításban használt Cisco* Nexus* 93180YC-FX kapcsoló korlátai miatt az iperf3 forgalmi feltételek melletti teljesítményeredmények 8 Hz-es PTP üzenetváltási sebességre vonatkoznak.
• Kapszulázás támogatása:
  • Szállítás L2-n (nyers Ethernet) és L3-on (UDP/IPv4/IPv6)
    Jegyzet: Ebben a dokumentumban az összes eredmény egyetlen 25 Gbps Ethernet-kapcsolatot használ.

Eszközök és illesztőprogram-verziók

Eszközök	Változat
BIOS	Intel Server Board S2600WF 00.01.0013
OS	CentOS 7.6
Kernel	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Data Plane Development Kit (DPDK)	18.08
Intel C fordító	19.0.3
Intel XL710 illesztőprogram (i40e illesztőprogram)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
trafgen	Netsniff-ng 0.6.6 Toolkit

 IXIA forgalmi teszt

Az Intel FPGA PAC N3000 PTP teljesítményének első készlete egy IXIA* megoldást használ a hálózat és a PTP megfelelőség teszteléséhez. Az IXIA XGS2 házdoboz tartalmaz egy IXIA 40 PORT NOVUS-R100GE8Q28 kártyát és az IxExplorert, amely grafikus felületet biztosít a virtuális PTP Grandmaster beállításához a DUT-hoz (Intel FPGA PAC N3000) egyetlen 25 Gbps-os közvetlen Ethernet kapcsolaton keresztül. Az alábbi blokkdiagram az IXIA-alapú benchmarkok célzott tesztelési topológiáját mutatja be. Az összes eredmény az IXIA által generált forgalmat használja a bemeneti forgalmi tesztekhez, és az Intel FPGA PAC N3000 gazdagépen lévő trafgen eszközt használja a kimenő forgalmi tesztekhez, ahol a bemeneti vagy kilépési irány mindig a DUT (Intel FPGA PAC N3000) szemszögéből származik. ) házigazda. Az átlagos forgalom mindkét esetben 24 Gbps. Ez a tesztbeállítás az Intel FPGA PAC N3000 PTP-teljesítményének alapjellemzését adja a T-TC mechanizmus engedélyezésével, valamint összehasonlítja azt a nem TC Intel FPGA PAC N3000 gyári képével ITU-T G.8275.1 PTP pro alatt.file.

Topológia Intel FPGA PAC N3000 forgalmi tesztekhez az IXIA Virtual Grandmaster alatt

IXIA forgalmi teszt eredménye

A következő elemzés rögzíti a TC-kompatibilis Intel FPGA PAC N3000 PTP teljesítményét be- és kilépő forgalmi körülmények között. Ebben a részben a PTP profile A G.8275.1-et minden forgalmi teszthez és adatgyűjtéshez alkalmazták.

Master Offset nagysága

A következő ábra az Intel FPGA PAC N4 gazdagép PTP3000l slave kliense által megfigyelt master offset nagyságát mutatja a bemeneti, kilépési és kétirányú forgalom alatt eltelt idő függvényében (átlagos átviteli sebesség 24.4 Gbps).

Átlagos útvonalkésés (MPD)

A következő ábra az Intel FPGA PAC N4 hálózati interfészkártyaként használó PTP3000 slave által kiszámított átlagos útkésleltetést mutatja a fenti ábra szerinti teszthez. Mindhárom forgalmi teszt teljes időtartama legalább 16 óra.

Az alábbi táblázat a három forgalmi teszt statisztikai elemzését tartalmazza. A csatornakapacitáshoz közeli forgalmi terhelés mellett az Intel FPGA PAC N4-et használó PTP3000l slave 53 ns-on belül minden forgalmi tesztnél fenntartja a fáziseltolást az IXIA virtuális nagymesteréhez képest. Ezenkívül a master offset nagyságának szórása 5 ns alatt van.

Statisztikai adatok a PTP teljesítményéről

G.8275.1 PTP Profile	Bejövő forgalom (24 Gbps)	Kilépő forgalom (24 Gbps)	Kétirányú forgalom (24 Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (abs(max) eltolásból)	3.68 ns	3.78 ns	4.5 ns
StdDev (az MPD-ből)	1.78 ns	2.1 ns	2.38 ns
Max offset	36 ns	33 ns	53 ns

 

A következő ábrák a fő eltolás és az átlagos útvonalkésleltetés (MPD) nagyságát mutatják egy 16 órás, 24 Gb/s-os kétirányú forgalmi teszt során különböző PTP-beágyazásokhoz. Az ábrákon a bal oldali grafikonok az IPv4/UDP beágyazott PTP-referenciaértékekre vonatkoznak, míg a jobb oldali grafikonok PTP-üzenetkezelési beágyazása L2-ben (nyers Ethernet) található. A PTP4l slave teljesítménye meglehetősen hasonló, a legrosszabb eset master offset nagysága 53 ns, illetve 45 ns IPv4/UDP és L2 tokozás esetén. A magnitúdóeltolás szórása IPv4.49/UDP és L4.55 tokozás esetén 4 ns, illetve 2 ns.

Master Offset nagysága

A következő ábra a fő eltolás nagyságát mutatja 24 Gbps-os kétirányú forgalom, IPv4 (bal) és L2 (jobb) tokozás esetén, G8275.1 Profile.

Átlagos útvonalkésés (MPD)

A következő ábra az Intel FPGA PAC N3000 gazdagép PTP4l slave átlagos út késését mutatja 24 Gbps kétirányú forgalom, IPv4 (bal) és L2 (jobb) tokozás mellett, G8275.1 Profile.

Az MPD abszolút értékei nem jelzik egyértelműen a PTP konzisztenciáját, mivel függ a kábelek hosszától, az adatút késleltetésétől és így tovább; az alacsony MPD-változatok (2.381 ns és 2.377 ns IPv4 és L2 esetén) azonban nyilvánvalóvá válik, hogy a PTP MPD számítás következetesen pontos mindkét tokozásban. Ellenőrzi a PTP teljesítményének konzisztenciáját mindkét tokozási módban. A számított MPD szintváltozása az L2 grafikonon (a fenti ábrán jobb oldali grafikonon) az alkalmazott forgalom növekményes hatásának köszönhető. Először a csatorna tétlen (MPD effektív érték 55.3 ns), majd bemeneti forgalom kerül alkalmazásra (második növekményes lépés, MPD effektív érték 85.44 ns), ezt követi az egyidejű kilépési forgalom, ami 108.98 ns kiszámított MPD-t eredményez. A következő ábrák fedik a mester eltolás nagyságát és a kétirányú forgalmi teszt számított MPD-jét, amelyet mind az Intel FPGA PAC N4 T-TC-mechanizmussal használó PTP3000l slave-re, mind az Intel FPGA PACN3000-t TC nélkül használó másikra alkalmaztak. funkcionalitás. A T-TC Intel FPGA PAC N3000 tesztjei (narancssárga) nullától indulnak, míg a nem TC Intel FPGA PAC N3000-et (kék) használó PTP teszt T = 2300 másodperc körül kezdődik.

Master Offset nagysága

A következő ábra a fő eltolás nagyságát mutatja bemeneti forgalom alatt (24 Gbps), TTC támogatással és anélkül, G.8275.1 Profile.

A fenti ábrán a TC-képes Intel FPGA PAC N3000 PTP teljesítménye forgalom alatt az első 3000 másodpercben hasonló a nem TC Intel FPGA PAC N2300-hez. Az Intel FPGA PAC N3000 T-TC mechanizmusának hatékonysága a teszt azon szegmensében (a 2300. másodperc után) kiemelkedik, ahol mindkét kártya interfészére azonos forgalmi terhelés vonatkozik. Hasonlóan az alábbi ábrán az MPD számításokat a csatorna forgalmának alkalmazása előtt és után is megfigyeljük. A T-TC mechanizmus hatékonyságát kiemeli a csomagok tartózkodási idejének kompenzálása, amely a csomagok késleltetése az FPGA útvonalon keresztül a 25G és a 40G MAC között.

Átlagos útvonalkésés (MPD)

A következő ábra az Intel FPGA PAC N3000 gazdagép PTP4l slave átlagos út késését mutatja bemenő forgalom (24 Gbps) esetén T-TC támogatással és anélkül, G.8275.1 Profile.

Ezek az ábrák a PTP4l slave szervo algoritmusát mutatják, a TC tartózkodási idő korrekciója miatt kis eltéréseket látunk az átlagos útkésleltetés számításaiban. Ezért a késleltetési ingadozások hatása a master offset közelítésre csökken. A következő táblázat a PTP-teljesítmény statisztikai elemzését tartalmazza, amely tartalmazza az RMS-t és a master offset szórását, az átlagos útkésleltetés szórását, valamint az Intel FPGA PAC N3000 legrosszabb esetre vonatkozó master offsetjét T-vel és anélkül. TC támogatás.

Statisztikai adatok a bejövő forgalom alatti PTP teljesítményről

Bemeneti forgalom (24 Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 T-TC-vel	Intel FPGA PAC N3000 T-TC nélkül
RMS	6.34 ns	40.5 ns
StdDev (abs(max) eltolásból)	3.65 ns	15.5 ns
StdDev (az MPD-ből)	1.79 ns	18.1 ns
Max offset	34 ns	143 ns

A TC által támogatott Intel FPGA PAC N3000 közvetlen összehasonlítása a nem TC verzióval
Azt mutatja, hogy a PTP teljesítménye 4-6-szor alacsonyabb bármely statisztikai adathoz képest
mérőszámok (legrosszabb eset, RMS vagy a master offset szórása). A legrosszabb eset
mestereltolás a T-TC Intel FPGA PAC N8275.1 G.3000 PTP konfigurációjához 34
ns bemeneti forgalmi körülmények között a csatorna sávszélességének határán (24.4 Gbps).

lperf3 forgalmi teszt

Ez a szakasz az Intel FPGA PAC N3 PTP teljesítményének további értékeléséhez szükséges iperf3000 forgalmi benchmarking tesztet írja le. Az iperf3 eszközt az aktív forgalmi viszonyok emulálására használták. Az alábbi ábrán látható iperf3 forgalmi referenciaértékek hálózati topológiája két, egy-egy DUT-kártyával (Intel FPGA PAC N3000 és XXV710) kiszolgáló Cisco Nexus 93180YC FX switch-hez való csatlakoztatását foglalja magában. A Cisco kapcsoló határóraként (T-BC) működik a két DUT PTP slave és a Calnex Paragon-NEO Grandmaster között.

Intel FPGA PAC N3000 lperf3 forgalmi teszt hálózati topológiája

Az egyes DUT-állomások PTP4l-kimenete adatmérést biztosít a PTP-teljesítményről minden egyes szolgaeszközhöz a beállításban (Intel FPGA PAC N3000 és XXV710). Az iperf3 forgalmi teszthez a következő feltételek és konfigurációk vonatkoznak minden grafikonra és teljesítményelemzésre:

• 17 Gbps összesített sávszélesség (TCP és UDP egyaránt), akár ki-, akár bemenet, akár kétirányú az Intel FPGA PAC N3000-hez.
• A PTP-csomagok IPv4-beágyazása a Cisco Nexus 93180YC-FX kapcsoló konfigurációs korlátozása miatt.
• A Cisco Nexus 8YC-FX kapcsoló konfigurációs korlátozása miatt a PTP üzenetváltási sebesség 93180 csomag/másodpercre korlátozott.

perf3 forgalmi teszt eredménye

A következő elemzés az Intel FPGA PAC N3000 és XXV710 kártya teljesítményét rögzíti, amelyek egyidejűleg a Calnex Paragon NEO Grandmaster PTP slave (T-TSC) hálózati interfész kártyájaként működnek a T-BC Cisco kapcsolón keresztül.

A következő ábrák a master offset és az MPD nagyságrendjét mutatják az idő függvényében három különböző forgalmi tesztnél, az Intel FPGA PAC N3000 T-TC és XXV710 kártyával. Mindkét kártyán a kétirányú forgalom van a legnagyobb hatással a PTP4l teljesítményére. A forgalmi tesztek időtartama 10 óra. A következő ábrákon a grafikon vége azt az időpontot jelöli, amikor a forgalom leáll, és a PTP master offset nagysága az üresjárati csatorna miatt alacsony szintre csökken.

A Master Offset nagysága Intel FPGA PAC N3000 esetén

A következő ábra az Intel FPGA PAC N3000 átlagos késleltetését mutatja TTC-vel, bemeneti, kimeneti és kétirányú iperf3 forgalom alatt.

Mean Path Delay (MPD) Intel FPGA PAC N3000 esetén

A következő ábra az Intel FPGA PAC N3000 átlagos késleltetését mutatja TTC-vel, bemeneti, kimeneti és kétirányú iperf3 forgalom alatt.

A XXV710 fő eltolásának nagysága

A következő ábra az XXV710 fő eltolásának nagyságát mutatja be, kilépő és kétirányú iperf3 forgalom alatt.

Átlagos útvonalkésleltetés (MPD) az XXV710-hez

A következő ábra az XXV710 átlagos útvonal-késleltetését mutatja be, kilépő és kétirányú iperf3 forgalom alatt.

Ami az Intel FPGA PAC N3000 PTP teljesítményét illeti, a legrosszabb master offset bármilyen forgalmi körülmény között 90 ns-on belül van. Ugyanilyen kétirányú forgalmi feltételek mellett az Intel FPGA PAC N3000 master offset RMS-e 5.6-szor jobb, mint az XXV710 kártyáé.

	Intel FPGA PAC N3000			XXV710 kártya
	Bejövő forgalom10G	Kilépő forgalom 18G	Kétirányú forgalom18G	Bejövő forgalom18G	Kilépő forgalom 10G	Kétirányú forgalom18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(abs(max) offset)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (az MPD-ből)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Max offset	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Figyelemre méltó, hogy az Intel FPGA PAC N3000 fő eltolása kisebb szórással rendelkezik,
legalább 5x kisebb, mint az XXV710 kártya, azt jelenti, hogy a PTP közelítés
A Grandmaster óra kevésbé érzékeny a várakozási időre vagy a zajváltozásokra a forgalom alatt
Intel FPGA PAC N3000.
Az 5. oldalon található IXIA forgalmi teszt eredményével összehasonlítva a legrosszabb eset
a master offset egy T-TC-kompatibilis Intel FPGA PAC N3000 esetén magasabbnak tűnik. kívül
a hálózati topológia és a csatorna sávszélességbeli különbségei, ez az Intelnek köszönhető
Az FPGA PAC N3000 rögzítése G.8275.1 PTP pro alatt történikfile (16 Hz-es szinkron sebesség), míg
a szinkronizálási üzenet sebessége ebben az esetben 8 csomagra van korlátozva másodpercenként.

Master Offset összehasonlítás nagysága

A következő ábra a master offset összehasonlításának nagyságát mutatja kétirányú iperf3 forgalom esetén.

Mean Path Delay (MPD) összehasonlítása

A következő ábra az átlagos útvonalkésleltetés összehasonlítását mutatja kétirányú iperf3 forgalom esetén.

Az Intel FPGA PAC N3000 kiváló PTP-teljesítményét az XXV710 kártyához képest az XXV710 és az Intel FPGA PAC N3000 esetében a számított átlagos útvonalkésleltetés (MPD) nyilvánvalóan nagyobb eltérése is alátámasztja a megcélzott forgalmi tesztekben. voltampkétirányú iperf3 forgalom. Hagyja figyelmen kívül az egyes MPD esetekben az átlagértéket, amely számos ok miatt eltérő lehet, például eltérő Ethernet-kábelek és eltérő mag késleltetés miatt. Az XXV710 kártya értékeiben megfigyelt eltérések és kiugrások nem jelennek meg az Intel FPGA PAC N3000-ben.

8 egymást követő fő eltolás RMS összehasonlítása

Következtetés

A QSFP28 (25G MAC) és az Intel XL710 (40G MAC) közötti FPGA adatút változó csomagkésleltetést ad hozzá, ami befolyásolja a PTP Slave közelítési pontosságát. A Transparent Clock (T-TC) támogatás hozzáadása az Intel FPGA PAC N3000 FPGA lágy logikájához a csomagok késleltetését kompenzálja azáltal, hogy a tartózkodási idejét hozzáfűzi a beágyazott PTP-üzenetek korrekciós mezőjéhez. Az eredmények megerősítik, hogy a T-TC mechanizmus javítja a PTP4l slave pontossági teljesítményét.

Az IXIA Traffic Test Result (5. oldal) azt is mutatja, hogy a T-TC támogatás az FPGA adatútban legalább négyszeresére növeli a PTP teljesítményt a T-TC támogatás nélküli Intel FPGA PAC N4-hez képest. A T-TC-vel rendelkező Intel FPGA PAC N3000 a legrosszabb esetben 3000 ns-os master offset-et mutat be-, kimenet vagy kétirányú forgalmi terhelés esetén a csatornakapacitás határán (53 Gbps). Ezért a T-TC támogatásával az Intel FPGA PAC N25 PTP teljesítménye pontosabb és kevésbé hajlamos a zajváltozásokra.

A 3. oldalon található lperf10 forgalmi tesztben az Intel FPGA PAC N3000 PTP-teljesítményét a T-TC engedélyezésével összehasonlítják egy XXV710 kártyával. Ez a teszt mindkét szolga óra PTP4l-adatait rögzítette be- és kimenő forgalom alatt, amelyet az Intel FPGA PAC N3000 és XXV710 kártya két gazdagépe cserél. Az Intel FPGA PAC N3000-nél megfigyelt legrosszabb master offset legalább 5-ször alacsonyabb, mint az XXV710 kártyáé. A rögzített eltolások szórása is azt bizonyítja, hogy az Intel FPGA PAC N3000 T-TC támogatása simább közelítést tesz lehetővé a Grandmaster órájában.

Az Intel FPGA PAC N3000 PTP-teljesítményének további ellenőrzéséhez a lehetséges tesztelési lehetőségek a következők:

• Érvényesítés különböző PTP pro alattfiles és üzenetek sebessége egynél több Ethernet kapcsolat esetén.
• Az lperf3 forgalmi teszt kiértékelése a 10. oldalon egy fejlettebb kapcsolóval, amely magasabb PTP üzenetarányt tesz lehetővé.
• A T-SC funkcionalitásának és PTP időzítési pontosságának értékelése a G.8273.2 Megfelelőségi tesztelés szerint.

Dokumentum felülvizsgálati előzmények az IEEE 1588 V2 teszthez

 

Dokumentum Változat	Változások
2020.05.30	Kezdeti kiadás.

 

Dokumentumok / Források

Intel FPGA programozható gyorsítókártya N3000 [pdf] Felhasználói útmutató FPGA programozható gyorsítókártya, N3000, programozható gyorsítókártya N3000, FPGA programozható gyorsítókártya N3000, FPGA, IEEE 1588 V2 teszt

Hivatkozások

• Felhasználói kézikönyv