ינטעל פפּגאַ פּראָגראַממאַבלע אַקסעלעריישאַן קאַרד נ3000 באַניצער גייד

הקדמה

הינטערגרונט

די Intel FPGA פּראָוגראַמאַבאַל אַקסעלעריישאַן קאַרד N3000 אין אַ ווירטואַליזעד ראַדיאָ אַקסעס נעץ (vRAN) ריקווייערז שטיצן פֿאַר די IEEE1588v2 ווי אַ פּרעסיסיאָן צייט פּראָטאָקאָל (PTP) טעלעקאָם סלאַווע קלאַקס (T-TSC) צו פּלאַן ווייכווארג טאַסקס אַפּראָופּרייטלי. די Intel Ethernet Controller XL710 אין Intel® FPGA PAC N3000 גיט די IEEE1588v2 שטיצן. אָבער, די FPGA דאַטן דרך ינטראַדוסיז דזשיטער וואָס אַפעקץ די PTP פאָרשטעלונג. אַדינג אַ טראַנספּעראַנט זייגער (T-TC) קרייַז ינייבאַלז די Intel FPGA PAC N3000 צו פאַרגיטיקן פֿאַר זיין FPGA ינערלעך לייטאַנסי און מיטיגייץ די יפעקץ פון די דזשיטער, וואָס אַלאַוז די T-TSC צו דערנענטערן די גראַנדמאַסטער ס צייט פון טאָג (ToD) יפישאַנטלי.

אָביעקטיוו

די טעסץ וואַלאַדייט די נוצן פון Intel FPGA PAC N3000 ווי די IEEE1588v2 שקלאַף אין עפֿן ראַדיאָ אַקסעס נעטוואָרק (O-RAN). דער דאקומענט באשרייבט:

• פּרובירן סעטאַפּ
• וועראַפאַקיישאַן פּראָצעס
• פאָרשטעלונג אפשאצונג פון טראַנספּעראַנט זייגער מעקאַניזאַם אין די FPGA דרך פון Intel FPGA PAC N3000
• PTP פאָרשטעלונג פון די Intel FPGA PAC N3000 די פאָרשטעלונג פון די Intel FPGA PAC N3000 וואָס שטיצט די טראַנספּעראַנט זייגער איז
  קאַמפּערד מיט די Intel FPGA PAC N3000 אָן טראַנספּעראַנט זייגער און מיט אן אנדער עטהערנעט קאָרט XXV710 אונטער פאַרשידן פאַרקער טנאָים און פּטפּ קאַנפיגיעריישאַנז.

פֿעיִקייטן און לימיטיישאַנז

די פֿעיִקייטן און וואַלאַדיישאַן לימיטיישאַנז פֿאַר די Intel FPGA PAC N3000 IEEE1588v2 שטיצן זענען ווי גייט:

• געוויינט ווייכווארג אָנלייגן: Linux PTP Project (PTP4l)
• שטיצט די פאלגענדע טעלעקאָם פּראָfiles:
  •  1588v2 (פעליקייַט)
  • G.8265.1
  • G.8275.1
• שטיצט צוויי-שריט פּטפּ שקלאַף זייגער.

Intel Corporation. אלע רעכטן רעזערווירט. ינטעל, די ינטעל לאָגאָ און אנדערע ינטעל מאַרקס זענען טריידמאַרקס פון ינטעל קאָרפּאָראַטיאָן אָדער זייַן סאַבסידיעריז. ינטעל וואָראַנטיז פאָרשטעלונג פון זייַן FPGA און סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט ינטעל ס נאָרמאַל וואָראַנטי, אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. ינטעל אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס וואָס איז שטייענדיק פֿון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ, אַחוץ ווי ינטעל איז עקספּרעסלי מסכים צו שרייבן. ינטעל קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון ​​די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס. * אנדערע נעמען און בראַנדז קען זיין קליימד ווי די פאַרמאָג פון אנדערע.

• שטיצט סוף-צו-סוף מולטיקאַסט מאָדע.
• שטיצט PTP אָנזאָג וועקסל אָפטקייַט פון אַרויף צו 128 הז.
  • דאָס איז אַ באַגרענעצונג פון די וואַלאַדיישאַן פּלאַן און אָנגעשטעלט גראַנדמאַסטער. PTP קאַנפיגיעריישאַנז העכער ווי 128 פּאַקיץ פּער סעקונדע פֿאַר PTP אַרטיקלען קען זיין מעגלעך.
• רעכט צו לימיטיישאַנז פון די Cisco * Nexus * 93180YC-FX באַשטימען געניצט אין די וואַלאַדיישאַן סעטאַפּ, די פאָרשטעלונג רעזולטאַטן אונטער iperf3 פאַרקער טנאָים אָפּשיקן צו די PTP אָנזאָג וועקסל קורס פון 8 הז.
• ענקאַפּסולאַטיאָן שטיצן:
  • אַריבערפירן איבער L2 (רוי עטהערנעט) און L3 (UDP/IPv4/IPv6)
    באַמערקונג: אין דעם דאָקומענט, אַלע רעזולטאַטן נוצן אַ איין 25Gbps עטהערנעט לינק.

מכשירים און דרייווער ווערסיעס

מכשירים	ווערסיע
בייאָוס	Intel Server Board S2600WF 00.01.0013
OS	CentOS 7.6
קערנעל	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Data Plane Development Kit (DPDK)	18.08
ינטעל C קאַמפּיילער	19.0.3
Intel XL710 דרייווער (i40e דרייווער)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 עאַ-פּאַטש1
lperf3	3.0.11
trafgen	Netsniff-ng 0.6.6 Toolkit

 IXIA פאַרקער טעסט

דער ערשטער גאַנג פון PTP פאָרשטעלונג בענטשמאַרקס פֿאַר Intel FPGA PAC N3000 ניצט אַן IXIA * לייזונג פֿאַר נעץ און PTP קאַנפאָרמאַנס טעסטינג. די IXIA XGS2 שאַסי קעסטל ינקלודז אַן IXIA 40 PORT NOVUS-R100GE8Q28 קאָרט און IxExplorer וואָס גיט אַ גראַפיקאַל צובינד פֿאַר באַשטעטיקן אַ ווירטואַל פּטפּ גראַנדמאַסטער צו די DUT (ינטעל FPGA PAC N3000) איבער אַ איין 25 גבפּס דירעקט עטהערנעט פֿאַרבינדונג. די בלאָק דיאַגראַמע אונטן ילאַסטרייץ די טאַרגעטעד טעסטינג טאַפּאַלאַדזשי פֿאַר די IXIA-באזירט בענטשמאַרקס. אַלע רעזולטאַטן נוצן IXIA-דזשענערייטאַד פאַרקער פֿאַר די ינגרעסס פאַרקער טעסץ און נוצן די טראַפגען געצייַג אויף די Intel FPGA PAC N3000 באַלעבאָס פֿאַר די יגרעסס פאַרקער טעסץ, ווו די ינגרעסס אָדער יגרעסס ריכטונג איז שטענדיק פֿון די פּערספּעקטיוו פון די DUT (Intel FPGA PAC N3000) ) באַלעבאָס. אין ביידע קאַסעס, די דורכשניטלעך פאַרקער קורס איז 24 גבפּס. דער פּראָבע סעטאַפּ גיט אַ באַסעלינע קעראַקטעריסטיקס פון די PTP פאָרשטעלונג פון Intel FPGA PAC N3000 מיט די T-TC מעקאַניזאַם ענייבאַלד, ווי געזונט ווי קאַמפּערינג עס צו די ניט-TC Intel FPGA PAC N3000 פאַבריק בילד אונטער די ITU-T G.8275.1 PTP פּראָfile.

טאָפּאָלאָגי פֿאַר Intel FPGA PAC N3000 פאַרקער טעסץ אונטער IXIA ווירטואַל גראַנדמאַסטער

IXIA פאַרקער טעסט רעזולטאַט

די פאלגענדע אַנאַליסיס קאַפּטשערז די PTP פאָרשטעלונג פון די TC-ענייבאַלד Intel FPGA PAC N3000 אונטער ינגרעסס און יגרעסס פאַרקער טנאָים. אין דעם אָפּטיילונג, די PTP פּראָfile G.8275.1 איז אנגענומען פֿאַר אַלע פאַרקער טעסץ און דאַטן זאַמלונג.

מאַגנאַטוד פון בעל אָפסעט

די פאלגענדע פיגור ווייזט די מאַגנאַטוד פון בעל אָפסעט באמערקט דורך די PTP4l שקלאַף קליענט פון די Intel FPGA PAC N3000 באַלעבאָס ווי אַ פונקציע פון ​​ילאַפּסט צייט אונטער ינגרעסס, יגרעסס און ביידירעקטיאָנאַל פאַרקער (דורכשניטלעך טרופּוט פון 24.4Gbps).

מיטל וועג פאַרהאַלטן (MPD)

די פאלגענדע פיגור ווייזט די דורכשניטלעך וועג פאַרהאַלטן, קאַלקיאַלייטיד דורך די PTP4 שקלאַף וואָס ניצט די Intel FPGA PAC N3000 ווי אַ נעץ צובינד קאָרט, פֿאַר די זעלבע פּראָבע ווי די אויבן פיגור. די גאַנץ געדויער פון יעדער פון די דריי פאַרקער טעסץ איז לפּחות 16 שעה.

די פאלגענדע טיש ליסטעד סטאַטיסטיש אַנאַליסיס פון די דריי פאַרקער טעסץ. אונטער אַ פאַרקער מאַסע נאָענט צו די קאַנאַל קאַפּאַציטעט, די PTP4l שקלאַף וואָס ניצט די Intel FPGA PAC N3000 האלט זיין פאַסע פאָטאָ צו די IXIA ס ווירטואַל גראַנדמאַסטער ין 53 ns פֿאַר אַלע פאַרקער טעסץ. אין דערצו, די סטאַנדאַרט דיווייישאַן פון די מאַגנאַטוד פון די בעל פאָטאָ איז אונטער 5 ns.

סטאַטיסטיש דעטאַילס אויף די PTP פאָרשטעלונג

G.8275.1 PTP Profile	ינגרעסס פאַרקער (24Gbps)	עגרעסס פאַרקער (24Gbps)	ביידירעקטיאָנאַל פאַרקער (24Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
סטדדעוו (פון אַבס (מאַקס) פאָטאָ)	3.68 ns	3.78 ns	4.5 ns
סטדדעוו (פון MPD)	1.78 ns	2.1 ns	2.38 ns
מאַקסימום אָפסעט	36 ns	33 ns	53 ns

 

די פאלגענדע פיגיערז רעפּראַזענץ די מאַגנאַטוד פון די בעל פאָטאָ און די דורכשניטלעך וועג פאַרהאַלטן (MPD), אונטער אַ 16-שעה לאַנג 24 גבפּס ביידירעקטיאָנאַל פאַרקער פּראָבע פֿאַר פאַרשידענע פּטפּ ענקאַפּסולאַטיאָנס. די לינקס גראַפס אין די פיגיערז אָפּשיקן צו PTP בענטשמאַרקס אונטער IPv4 / UDP ענקאַפּסולאַטיאָן, בשעת די PTP מעסידזשינג ענקאַפּסולאַטיאָן פון די רעכט גראַפס איז אין L2 (רוי עטהערנעט). די PTP4l שקלאַף פאָרשטעלונג איז גאַנץ ענלעך, די ערגסט-פאַל בעל פאָטאָ מאַגנאַטוד איז 53 ns און 45 ns פֿאַר IPv4 / UDP און L2 ענקאַפּסולאַטיאָן, ריספּעקטיוולי. דער נאָרמאַל דיווייישאַן פון די מאַגנאַטוד פאָטאָ איז 4.49 ns און 4.55 ns פֿאַר IPv4/UDP און L2 ענקאַפּסולאַטיאָן, ריספּעקטיוולי.

מאַגנאַטוד פון בעל אָפסעט

די פאלגענדע פיגור ווייזט די גרייס פון בעל פאָטאָ אונטער 24 גבפּס ביידירעקטיאָנאַל פאַרקער, IPv4 (לינקס) און L2 (רעכט) ענקאַפּסולאַטיאָן, G8275.1 Profile.

מיטל וועג פאַרהאַלטן (MPD)

די פאלגענדע פיגור ווייזט די דורכשניטלעך וועג פאַרהאַלטן פון Intel FPGA PAC N3000 באַלעבאָס PTP4l שקלאַף אונטער 24 Gbps ביידירעקטיאָנאַל פאַרקער, IPv4 (לינקס) און L2 (רעכט) ענקאַפּסולאַטיאָן, G8275.1 Profile.

די אַבסאָלוט וואַלועס פון די MPD איז נישט אַ קלאָר אָנווייַז פון פּטפּ קאָנסיסטענסי, ווי עס דעפּענדס אויף לענג קייבאַלז, דאַטן דרך לייטאַנסי און אַזוי אויף; אָבער, אויב איר קוק אין די נידעריק MPD ווערייישאַנז (2.381 ns און 2.377 ns פֿאַר IPv4 און L2 פאַל, ריספּעקטיוולי) מאכט עס קלאָר ווי דער טאָג אַז די PTP MPD כעזשבן איז קאַנסיסטאַנטלי פּינטלעך אין ביידע ענקאַפּסולאַטיאָנס. עס וועראַפייז די קאָנסיסטענסי פון די PTP פאָרשטעלונג אין ביידע די ענקאַפּסולאַטיאָן מאָדעס. דער מדרגה ענדערונג אין די קאַלקיאַלייטיד MPD אין די L2 גראַפיק (אין די אויבן פיגור, רעכט גראַפיק) איז רעכט צו דער ינקראַמענטאַל ווירקונג פון די געווענדט פאַרקער. פירסטלי, דער קאַנאַל איז ליידיק (MPD rms איז 55.3 ns), דערנאָך ינגרעסס פאַרקער איז געווענדט (צווייטע ינקראַמענטאַל שריט, MPD rms איז 85.44 ns), נאכגעגאנגען דורך סיימאַלטייניאַס יגרעסס פאַרקער, ריזאַלטינג אין אַ קאַלקיאַלייטיד MPD פון 108.98 ns. די פאלגענדע פיגיערז אָוווערליי די גרייס פון דעם בעל פאָטאָ און די קאַלקיאַלייטיד MPD פון די ביידירעקטיאָנאַל פאַרקער פּראָבע איז געווענדט צו ביידע אַ PTP4l שקלאַף ניצן די Intel FPGA PAC N3000 מיט T-TC מעקאַניזאַם, ווי געזונט ווי צו אנדערן וואָס ניצט די Intel FPGA PACN3000 אָן TC פאַנגקשאַנאַליטי. די T-TC Intel FPGA PAC N3000 טעסץ (מאַראַנץ) אָנהייבן פֿון צייט נול, בשעת די PTP פּראָבע וואָס ניצט די ניט-TC Intel FPGA PAC N3000 (בלוי) סטאַרץ אַרום T = 2300 סעקונדעס.

מאַגנאַטוד פון בעל אָפסעט

די פאלגענדע פיגור ווייזט די גרייס פון בעל אָפסעט אונטער ינגרעסס פאַרקער (24 גבפּס), מיט און אָן TTC שטיצן, G.8275.1 Profile.

אין די אויבן פיגור, די PTP פאָרשטעלונג פון די TC-ענייבאַלד Intel FPGA PAC N3000 אונטער פאַרקער איז ענלעך צו די ניט-TC Intel FPGA PAC N3000 פֿאַר די ערשטער 2300 סעקונדעס. די יפעקטיוונאַס פון די ט-טק מעקאַניזאַם אין Intel FPGA PAC N3000 איז כיילייטיד אין די אָפּשניט פון די פּראָבע (נאָך די 2300 סעקונדע) ווו גלייַך פאַרקער מאַסע איז געווענדט צו די ינטערפייסיז פון ביידע קאַרדס. סימילאַרלי אין די פיגור אונטן, די MPD חשבונות זענען באמערקט איידער און נאָך אַפּלייינג די פאַרקער אויף דעם קאַנאַל. די יפעקטיוונאַס פון די T-TC מעקאַניזאַם איז כיילייטיד אין פאַרגיטיקונג פֿאַר די וווינאָרט צייט פון די פּאַקיץ וואָס איז די פּאַקאַט לייטאַנסי דורך די FPGA דרך צווישן די 25G און די 40G MACs.

מיטל וועג פאַרהאַלטן (MPD)

די פאלגענדע פיגור ווייזט די דורכשניטלעך וועג פאַרהאַלטן פון Intel FPGA PAC N3000 באַלעבאָס PTP4l שקלאַף אונטער ינגרעסס פאַרקער (24 גבפּס), מיט און אָן T-TC שטיצן, G.8275.1 Profile.

די פיגיערז ווייַזן די סערוואָ אַלגערידאַם פון די PTP4l שקלאַף, רעכט צו דער וווינאָרט צייט קערעקשאַן פון די TC, מיר זען קליין דיפעראַנסיז אין די דורכשניטלעך וועג פאַרהאַלטן חשבונות. דעריבער, די פּראַל פון די פאַרהאַלטן פלאַקטשויישאַנז אויף די אַפּראַקסאַמיישאַן פון די בעל פאָטאָ איז רידוסט. די פאלגענדע טיש ליסטעד סטאַטיסטיש אַנאַליסיס פון די PTP פאָרשטעלונג, וואָס כולל די RMS און נאָרמאַל דיווייישאַן פון די בעל פאָטאָ, נאָרמאַל דיווייישאַן פון די דורכשניטלעך וועג פאַרהאַלטן, ווי געזונט ווי ערגסט-פאַל בעל פאָטאָ פֿאַר די Intel FPGA PAC N3000 מיט און אָן T- TC שטיצן.

סטאַטיסטיש דעטאַילס אויף די PTP פאָרשטעלונג אונטער ינגרעסס פאַרקער

Ingress Traffic (24Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 מיט T-TC	Intel FPGA PAC N3000 אָן T-TC
RMS	6.34 ns	40.5 ns
סטדדעוו (פון אַבס (מאַקס) פאָטאָ)	3.65 ns	15.5 ns
סטדדעוו (פון MPD)	1.79 ns	18.1 ns
מאַקסימום אָפסעט	34 ns	143 ns

א דירעקט פאַרגלייַך די TC-געשטיצט Intel FPGA PAC N3000 צו די ניט-TC ווערסיע
ווייזט אַז די PTP פאָרשטעלונג איז 4 קס צו 6 קס נידעריקער מיט רעספּעקט צו קיין פון די סטאַטיסטיש
מעטריקס (ערגסט-פאַל, RMS אָדער נאָרמאַל דיווייישאַן פון בעל פאָטאָ). די ערגסט-פאַל
בעל פאָטאָ פֿאַר די G.8275.1 PTP קאַנפיגיעריישאַן פון T-TC Intel FPGA PAC N3000 איז 34
ns אונטער ינגרעסס פאַרקער טנאָים בייַ די שיעור פון די קאַנאַל באַנדווידט (24.4Gbps).

lperf3 פאַרקער טעסט

דער אָפּטיילונג באשרייבט די iperf3 פאַרקער בענטשמאַרקינג פּרובירן צו ווייַטער אָפּשאַצן די PTP פאָרשטעלונג פון די Intel FPGA PAC N3000. די iperf3 געצייַג איז געניצט צו עמיאַלייט אַקטיוו פאַרקער טנאָים. די נעץ טאַפּאַלאַדזשי פון די iperf3 פאַרקער בענטשמאַרקס, געוויזן אין די פיגור אונטן, ינוואַלווז די קשר פון צוויי סערווערס, יעדער מיט אַ DUT קאָרט (ינטעל FPGA PAC N3000 און XXV710), צו Cisco Nexus 93180YC FX באַשטימען. די סיסקאָ באַשטימען אקטן ווי אַ גרענעץ זייגער (T-BC) צווישן די צוויי DUT PTP סלאַוועס און די Calnex Paragon-NEO גראַנדמאַסטער.

נעץ טאָפּאָלאָגי פֿאַר Intel FPGA PAC N3000 lperf3 פאַרקער טעסט

די PTP4l רעזולטאַט אויף יעדער פון די DUT מחנות גיט דאַטן מעזשערמאַנץ פון די PTP פאָרשטעלונג פֿאַר יעדער שקלאַף מיטל אין די סעטאַפּ (ינטעל FPGA PAC N3000 און XXV710). פֿאַר iperf3 פאַרקער פּרובירן, די פאלגענדע טנאָים און קאַנפיגיעריישאַנז אַפּלייז צו אַלע גראַפס און פאָרשטעלונג אַנאַליסיס:

• 17 גבפּס געמיינזאַם באַנדווידט פון פאַרקער (ביידע טקפּ און ודפּ), אָדער אַרויסגאַנג אָדער ינגרעסס אָדער ביידירעקטיאָנאַל צו Intel FPGA PAC N3000.
• IPv4 ענקאַפּסולאַטיאָן פון פּטפּ פּאַקיץ, רעכט צו קאַנפיגיעריישאַן באַגרענעצונג אויף Cisco Nexus 93180YC-FX באַשטימען.
• פּטפּ אָנזאָג וועקסל קורס לימיטעד צו 8 פּאַקיץ / סעקונדע, רעכט צו קאַנפיגיעריישאַן באַגרענעצונג אויף Cisco Nexus 93180YC-FX באַשטימען.

פּערפ3 פאַרקער טעסט רעזולטאַט

די פאלגענדע אַנאַליסיס קאַפּטשערז די פאָרשטעלונג פון Intel FPGA PAC N3000 און XXV710 קאָרט, ביידע סיימאַלטייניאַסלי אַקטינג ווי אַ נעץ צובינד קאָרט פון PTP סלאַוועס (T-TSC) די Calnex Paragon NEO גראַנדמאַסטער דורך די T-BC Cisco באַשטימען.

די פאלגענדע פיגיערז ווייַזן די גרייס פון בעל פאָטאָ און MPD איבער צייט פֿאַר דריי פאַרשידענע פאַרקער טעסץ ניצן די Intel FPGA PAC N3000 מיט T-TC און XXV710 קאָרט. אין ביידע קאַרדס, ביידירעקטיאָנאַל פאַרקער האט די גרעסטע ווירקונג אויף די PTP4l פאָרשטעלונג. דער געדויער פון פאַרקער פּרובירן איז 10 שעה לאַנג. אין די פאלגענדע פיגיערז, די עק פון די גראַפיק מאַרקס אַ פונט אין צייט ווו דער פאַרקער סטאַפּס און די גרייס פון די PTP בעל פאָטאָ איז אַראָפּ צו זיין נידעריק לעוועלס, רעכט צו דער ליידיק קאַנאַל.

מאַגניטודע פון ​​בעל אָפסעט פֿאַר Intel FPGA PAC N3000

די פאלגענדע פיגור ווייזט די דורכשניטלעך וועג פאַרהאַלטן פֿאַר Intel FPGA PAC N3000 מיט T TC, אונטער ינגרעסס, יגרעסס און ביידירעקטיאָנאַל iperf3 פאַרקער.

מיטל פּאַט פאַרהאַלטן (MPD) פֿאַר Intel FPGA PAC N3000

די פאלגענדע פיגור ווייזט די דורכשניטלעך וועג פאַרהאַלטן פֿאַר Intel FPGA PAC N3000 מיט T TC, אונטער ינגרעסס, יגרעסס און ביידירעקטיאָנאַל iperf3 פאַרקער.

מאַגנאַטוד פון האר אָפסעט פֿאַר XXV710

די פאלגענדע פיגור ווייזט די מאַגנאַטוד פון בעל פאָטאָ פֿאַר XXV710, אונטער ינגרעסס, יגרעסס און ביידירעקטיאָנאַל iperf3 פאַרקער.

מיטל פּאַט פאַרהאַלטן (MPD) פֿאַר XXV710

די פאלגענדע פיגור ווייזט די דורכשניטלעך וועג פאַרהאַלטן פֿאַר פֿאַר XXV710, אונטער ינגרעסס, יגרעסס און ביידירעקטיאָנאַל iperf3 פאַרקער.

וועגן די Intel FPGA PAC N3000 PTP פאָרשטעלונג, די ערגסט-פאַל בעל פאָטאָ אונטער קיין פאַרקער צושטאַנד איז ין 90 ns. בשעת אונטער דער זעלביקער ביידירעקטיאָנאַל פאַרקער טנאָים, די RMS פון די Intel FPGA PAC N3000 בעל פאָטאָ איז 5.6 קס בעסער ווי דער איינער פון XXV710 קאָרט.

	Intel FPGA PAC N3000			XXV710 קאָרט
	ינגרעסס טראַפיק10G	Egress Traffic 18G	ביידירעקטיאָנאַל טראַפיק18G	ינגרעסס טראַפיק18G	Egress Traffic 10G	ביידירעקטיאָנאַל טראַפיק18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
סטדדעוו (פון אַבס (מאַקס) פאָטאָ)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
סטדדעוו (פון MPD)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
מאַקסימום אָפסעט	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

נאָוטאַבלי, דער בעל פאָטאָ פון די Intel FPGA PAC N3000 האט נידעריקער נאָרמאַל דיווייישאַן,
אין מינדסטער 5 קס ווייניקער ווי די XXV710 קאָרט, סיגנאַפייז אַז די פּטפּ אַפּראַקסאַמיישאַן פון די
גראַנדמאַסטער זייגער איז ווייניקער שפּירעוודיק צו לייטאַנסי אָדער ראַש ווערייישאַנז אונטער פאַרקער אין די
Intel FPGA PAC N3000.
ווען קאַמפּערד מיט די IXIA פאַרקער טעסט רעזולטאַט אויף בלאַט 5, די ערגסט-פאַל מאַגנאַטוד פון
דער בעל פאָטאָ מיט אַ ט-טק ענייבאַלד Intel FPGA PAC N3000 איז העכער. אַחוץ
די דיפעראַנסיז אין נעץ טאַפּאַלאַדזשי און קאַנאַל באַנדווידטס, דאָס איז רעכט צו דער ינטעל
FPGA PAC N3000 איז קאַפּטשערד אונטער אַ G.8275.1 PTP פּראָfile (16 הז סינק קורס), בשעת
די סינק אָנזאָג קורס אין דעם פאַל איז קאַנסטריינד צו 8 פּאַקיץ פּער סעקונדע.

מאַגנאַטוד פון בעל אָפסעט פאַרגלייַך

די פאלגענדע פיגור ווייזט די מאַגנאַטוד פון בעל פאָטאָ פאַרגלייַך אונטער ביידירעקטיאָנאַל iperf3 פאַרקער.

פאַרגלייַך מיט מיטל פּאַט פאַרהאַלטן (MPD).

די פאלגענדע פיגור ווייזט די דורכשניטלעך וועג פאַרהאַלטן פאַרגלייַך אונטער ביידירעקטיאָנאַל iperf3 פאַרקער.

די העכער פּטפּ פאָרשטעלונג פון די Intel FPGA PAC N3000, ווען קאַמפּערד מיט די XXV710 קאָרט, איז אויך געשטיצט דורך די עווידענטלי העכער דיווייישאַן פון די קאַלקיאַלייטיד דורכשניטלעך וועג פאַרהאַלטן (MPD) פֿאַר XXV710 און Intel FPGA PAC N3000 אין יעדער פון די טאַרגעטעד פאַרקער פּרובירן. עקסampדי ביידירעקטיאָנאַל יפּערפ3 פאַרקער. איגנאָרירן די דורכשניטלעך ווערט אין יעדער MPD פאַל, וואָס קען זיין אַנדערש רעכט צו אַ נומער פון סיבות, אַזאַ ווי פאַרשידענע עטהערנעט קייבאַלז און פאַרשידענע האַרץ לייטאַנסי. די באמערקט דיספּעראַטי און ספּייק אין וואַלועס פֿאַר XXV710 קאָרט זענען נישט פאָרשטעלן אין די Intel FPGA PAC N3000.

RMS פון 8 קאָנסעקוטיווע בעל אָפסעט פאַרגלייַך

מסקנא

די FPGA דאַטן דרך צווישן QSFP28 (25G MAC) און Intel XL710 (40G MAC) מוסיף אַ בייַטעוודיק פּאַקאַט לייטאַנסי וואָס אַפעקץ די אַפּראַקסאַמיישאַן אַקיעראַסי פון די PTP שקלאַף. אַדינג די טראַנספּאַרענט זייגער (T-TC) שטיצן אין די פפּגאַ ווייך לאָגיק פון Intel FPGA PAC N3000 גיט פאַרגיטיקונג פון דעם פּאַקאַט לייטאַנסי דורך אַדינג זיין וווינאָרט צייט אין די קערעקשאַן פעלד פון ענקאַפּסאַלייטיד פּטפּ אַרטיקלען. די רעזולטאַטן באַשטעטיקן אַז די T-TC מעקאַניזאַם ימפּרוווז די אַקיעראַסי פאָרשטעלונג פון די PTP4l שקלאַף.

אויך, די IXIA פאַרקער טעסט רעזולטאַט אויף בלאַט 5 ווייַזן אַז די T-TC שטיצן אין די FPGA דאַטן דרך ימפּרוווז די PTP פאָרשטעלונג מיט לפּחות 4x, ווען קאַמפּערד מיט די Intel FPGA PAC N3000 אָן T-TC שטיצן. די Intel FPGA PAC N3000 מיט T-TC גיט אַ ערגסט-פאַל בעל פאָטאָ פון 53 ns אונטער ינגרעסס, יגרעסס אָדער ביידירעקטיאָנאַל פאַרקער לאָודז ביי די שיעור פון קאַנאַל קאַפּאַציטעט (25 גבפּס). דערפאר, מיט T-TC שטיצן, די Intel FPGA PAC N3000 PTP פאָרשטעלונג איז מער פּינטלעך און ווייניקער פּראָנע צו ראַש ווערייישאַנז.

אין lperf3 פאַרקער טעסט אויף בלאַט 10, די PTP פאָרשטעלונג פון די Intel FPGA PAC N3000 מיט T-TC ענייבאַלד איז קאַמפּערד מיט אַ XXV710 קאָרט. דער פּראָבע קאַפּטשערד די PTP4l דאַטן פֿאַר ביידע שקלאַף קלאַקס אונטער ינגרעסס אָדער יגרעסס פאַרקער וואָס איז פארביטן צווישן די צוויי מחנות פון Intel FPGA PAC N3000 און XXV710 קאָרט. די ערגסט-פאַל בעל אָפסעט באמערקט אין די Intel FPGA PAC N3000 איז בייַ מינדסטער 5 קס נידעריקער ווי די XXV710 קאָרט. אויך, דער נאָרמאַל דיווייישאַן פון די קאַפּטשערד אָפסעץ אויך פּראָוועס אַז די ט-טק שטיצן פון Intel FPGA PAC N3000 אַלאַוז סמודער אַפּראַקסאַמיישאַן פון די גראַנדמאַסטער ס זייגער.

צו ווייַטער וואַלאַדייט די PTP פאָרשטעלונג פון Intel FPGA PAC N3000, די פּאָטענציעל פּרובירן אָפּציעס אַרייַננעמען:

• וואַלאַדיישאַן אונטער פאַרשידענע PTP פּראָfiles און אָנזאָג רייץ פֿאַר מער ווי איין עטהערנעט פֿאַרבינדונגען.
• אפשאצונג פון lperf3 פאַרקער טעסט אויף בלאַט 10 מיט אַ מער אַוואַנסירטע באַשטימען וואָס אַלאַוז העכער PTP אָנזאָג רייץ.
• אפשאצונג פון די ט-סק פאַנגקשאַנאַליטי און זייַן פּטפּ טיימינג אַקיעראַסי אונטער G.8273.2 קאָנפאָרמאַנסע טעסטינג.

דאָקומענט רעוויזיע געשיכטע פֿאַר IEEE 1588 V2 טעסט

 

דאָקומענט ווערסיע	ענדערונגען
2020.05.30	ערשט מעלדונג.

 

דאָקומענטן / רעסאָורסעס

ינטעל פפּגאַ פּראָגראַממאַבלע אַקסעלעריישאַן קאַרד נ3000 [pdfבאַניצער גייד FPGA פּראָגראַממאַבלע אַקסעלעריישאַן קאַרד, N3000, פּראָוגראַמאַבאַל אַקסעלעריישאַן קאַרד N3000, FPGA פּראָגראַממאַבלע אַקסעלעריישאַן קאַרד N3000, FPGA, IEEE 1588 V2 טעסט

רעפערענצן

• באַניצער מאַנואַל