Intel FPGA programmeeritava kiirenduskaardi N3000 kasutusjuhend

Sissejuhatus

Taust

Virtualiseeritud raadiopöördusvõrgus (vRAN) töötav Inteli FPGA programmeeritav kiirenduskaart N3000 vajab tarkvaraülesannete sobivaks ajastamiseks IEEE1588v2 kui täppisajaprotokolli (PTP) telekommunikatsiooni alluvkellade (T-TSC) tuge. Intel® FPGA PAC N710 Intel Etherneti kontroller XL3000 pakub IEEE1588v2 tuge. Kuid FPGA andmetee põhjustab värinat, mis mõjutab PTP jõudlust. Läbipaistva kella (T-TC) vooluringi lisamine võimaldab Intel FPGA PAC N3000 kompenseerida oma FPGA sisemist latentsust ja leevendab värina mõju, mis võimaldab T-TSC-l tõhusalt lähendada suurmeistri kellaaega (ToD).

Eesmärk

Need testid kinnitavad Intel FPGA PAC N3000 kasutamist IEEE1588v2 alluvana avatud raadiopääsuvõrgus (O-RAN). See dokument kirjeldab:

• Testi seadistamine
• Kinnitusprotsess
• Läbipaistva kellamehhanismi jõudluse hindamine Intel FPGA PAC N3000 FPGA-teel
• Intel FPGA PAC N3000 PTP jõudlus Läbipaistvat kella toetava Intel FPGA PAC N3000 jõudlus on
  võrreldes Intel FPGA PAC N3000 ilma läbipaistva kellata, samuti teise Etherneti kaardiga XXV710 erinevates liiklusoludes ja PTP konfiguratsioonides.

Omadused ja piirangud

Intel FPGA PAC N3000 IEEE1588v2 toe funktsioonid ja valideerimispiirangud on järgmised:

• Kasutatud tarkvarapakk: Linuxi PTP Project (PTP4l)
• Toetab järgmist telekommunikatsiooni profiles:
  •  1588v2 (vaikimisi)
  • G.8265.1
  • G.8275.1
• Toetab kaheastmelist PTP alamkella.

Intel Corporation. Kõik õigused kaitstud. Intel, Inteli logo ja muud Inteli kaubamärgid on Intel Corporationi või selle tütarettevõtete kaubamärgid. Intel garanteerib oma FPGA ja pooljuhttoodete toimimise praeguste spetsifikatsioonide kohaselt vastavalt Inteli standardgarantiile, kuid jätab endale õiguse teha mis tahes tooteid ja teenuseid igal ajal ilma ette teatamata. Intel ei võta endale mingit vastutust ega kohustusi, mis tulenevad siin kirjeldatud teabe, toote või teenuse rakendusest või kasutamisest, välja arvatud juhul, kui Intel on sellega sõnaselgelt kirjalikult nõustunud. Inteli klientidel soovitatakse hankida seadme spetsifikatsioonide uusim versioon enne avaldatud teabele tuginemist ja enne toodete või teenuste tellimuste esitamist. *Teisi nimesid ja kaubamärke võidakse pidada teiste omandiks.

• Toetab otsast lõpuni multiedastusrežiimi.
• Toetab PTP sõnumivahetuse sagedust kuni 128 Hz.
  • See on valideerimisplaani ja palgatud suurmeistri piirang. PTP-sõnumite jaoks võivad olla võimalikud PTP-konfiguratsioonid, mis on suuremad kui 128 paketti sekundis.
• Validimisseadistuses kasutatava Cisco* Nexus* 93180YC-FX lüliti piirangute tõttu viitavad jõudlustulemused iperf3 liiklustingimustes PTP sõnumivahetuskiirusele 8 Hz.
• Kapseldamise tugi:
  • Transport üle L2 (toores Ethernet) ja L3 (UDP/IPv4/IPv6)
    Märkus. Selles dokumendis kasutavad kõik tulemused ühte 25 Gbps Etherneti linki.

Tööriistad ja draiveri versioonid

Tööriistad	Versioon
BIOS	Inteli serveriplaat S2600WF 00.01.0013
OS	CentOS 7.6
Kernel	kernel-rt-3.10.0-693.2.2.rt56.623.el7.src.
Andmetasandi arenduskomplekt (DPDK)	18.08
Intel C kompilaator	19.0.3
Intel XL710 draiver (i40e draiver)	2.8.432.9.21
PTP4l	2.0
IxExplorer	8.51.1800.7 EA-Patch1
lperf3	3.0.11
trafgen	Netsniff-ng 0.6.6 tööriistakomplekt

 IXIA liiklustest

Intel FPGA PAC N3000 esimene PTP jõudluse etalonide komplekt kasutab võrgu- ja PTP-vastavuse testimiseks IXIA* lahendust. IXIA XGS2 šassiikarp sisaldab IXIA 40 PORT NOVUS-R100GE8Q28 kaarti ja IxExplorerit, mis pakub graafilist liidest virtuaalse PTP Grandmasteri seadistamiseks DUT-le (Intel FPGA PAC N3000) ühe 25 Gbps Etherneti otseühenduse kaudu. Allolev plokkskeem illustreerib IXIA-põhiste võrdlusaluste sihipärast testimise topoloogiat. Kõik tulemused kasutavad IXIA loodud liiklust sisendliikluse testide jaoks ja trafgeni tööriista Intel FPGA PAC N3000 hostil väljumisliikluse testide jaoks, kus sisse- või väljumissuund on alati DUT vaatenurgast (Intel FPGA PAC N3000 ) peremees. Mõlemal juhul on keskmine liikluskiirus 24 Gbps. See testiseadistus annab Intel FPGA PAC N3000 PTP jõudluse algse iseloomustuse, kui T-TC mehhanism on lubatud, ning võrdleb seda mitte-TC Intel FPGA PAC N3000 tehasepildiga ITU-T G.8275.1 PTP pro all.file.

Intel FPGA PAC N3000 liiklustestide topoloogia IXIA Virtual Grandmasteri all

IXIA liiklustesti tulemus

Järgmine analüüs kajastab TC-toega Intel FPGA PAC N3000 PTP jõudlust sisse- ja väljapääsu liiklustingimustes. Selles jaotises on PTP profile G.8275.1 on vastu võetud kõigi liiklustestide ja andmete kogumise jaoks.

Põhinihke suurus

Järgmisel joonisel on kujutatud Intel FPGA PAC N4 hosti PTP3000l alamkliendi poolt täheldatud põhinihke suurust sisse-, väljumis- ja kahesuunalise liikluse ajal kulunud aja funktsioonina (keskmine läbilaskevõime 24.4 Gbps).

Keskmine tee viivitus (MPD)

Järgmisel joonisel on näidatud keskmine tee viivitus, mis on arvutatud PTP4 alluva poolt, mis kasutab Intel FPGA PAC N3000 võrguliidese kaardina, sama testi jaoks nagu ülaltoodud joonisel. Iga kolme liiklustesti kogukestus on vähemalt 16 tundi.

Järgmises tabelis on loetletud kolme liiklustesti statistiline analüüs. Kanali võimsusele lähedase liikluskoormuse korral säilitab Intel FPGA PAC N4 kasutav PTP3000l alluv kõigi liiklustestide jaoks faasinihke IXIA virtuaalse suurmeistri suhtes 53 ns jooksul. Lisaks on põhinihke suuruse standardhälve alla 5 ns.

Statistilised üksikasjad PTP jõudluse kohta

G.8275.1 PTP Profile	Sisendliiklus (24 Gbps)	Väljundliiklus (24 Gbps)	Kahesuunaline liiklus (24 Gbps)
RMS	6.35 ns	8.4 ns	9.2 ns
StdDev (abs(max) nihkest)	3.68 ns	3.78 ns	4.5 ns
StdDev (MPD-st)	1.78 ns	2.1 ns	2.38 ns
Maksimaalne nihe	36 ns	33 ns	53 ns

 

Järgmised arvud näitavad põhinihke suurust ja keskmist tee viivitust (MPD) 16-tunnise 24 Gbps kahesuunalise liikluse testi käigus erinevate PTP kapselduste jaoks. Nendel joonistel olevad vasakpoolsed graafikud viitavad IPv4/UDP kapseldamise all olevatele PTP etalonidele, samas kui parempoolsete graafikute PTP-sõnumite kapseldamine on L2-s (toores Ethernet). PTP4l alluva jõudlus on üsna sarnane, halvimal juhul on juhtnihke suurusjärk vastavalt 53 ns ja 45 ns IPv4/UDP ja L2 kapseldamisel. Suuruse nihke standardhälve on vastavalt 4.49 ns ja 4.55 ns IPv4/UDP ja L2 kapseldamisel.

Põhinihke suurus

Järgmisel joonisel on näidatud põhinihke suurus 24 Gbps kahesuunalise liikluse korral, IPv4 (vasakul) ja L2 (paremal) kapseldamisel, G8275.1 Profile.

Keskmine tee viivitus (MPD)

Järgmisel joonisel on kujutatud Intel FPGA PAC N3000 hosti PTP4l orja keskmist tee viivitust 24 Gbps kahesuunalise liikluse, IPv4 (vasakul) ja L2 (paremal) kapselduse korral, G8275.1 Profile.

MPD absoluutväärtused ei näita selgelt PTP järjepidevust, kuna see sõltub kaablite pikkusest, andmetee latentsusest ja muust; Siiski, vaadates madalaid MPD variatsioone (vastavalt 2.381 ns ja 2.377 ns IPv4 ja L2 puhul), on ilmne, et PTP MPD arvutus on mõlemas kapselduses pidevalt täpne. See kontrollib PTP jõudluse järjepidevust mõlemas kapseldamisrežiimis. Arvutatud MPD taseme muutus L2 graafikus (ülaltoodud joonisel parempoolne graafik) on tingitud rakendatud liikluse suurenevast mõjust. Esiteks on kanal jõude (MPD efektiivväärtus on 55.3 ns), seejärel rakendatakse sisendliiklust (teine ​​samm, MPD efektiivväärtus on 85.44 ns), millele järgneb samaaegne väljumisliiklus, mille tulemuseks on arvutatud MPD 108.98 ns. Järgmised joonised katavad põhinihke suurust ja kahesuunalise liikluse testi arvutatud MPD-d, mida rakendati nii PTP4l alamseadmele, mis kasutab Intel FPGA PAC N3000 koos T-TC mehhanismiga, kui ka teisele, mis kasutab Intel FPGA PACN3000 ilma TC-ta. funktsionaalsust. T-TC Inteli FPGA PAC N3000 testid (oranž) algavad nullist, samas kui PTP test, mis kasutab mitte-TC Intel FPGA PAC N3000 (sinine), algab umbes T = 2300 sekundiga.

Põhinihke suurus

Järgmine joonis näitab põhinihke suurust sisendliikluse korral (24 Gbps) TTC toega ja ilma, G.8275.1 Profile.

Ülaltoodud joonisel on TC-toega Intel FPGA PAC N3000 PTP jõudlus liikluses sarnane mitte-TC Intel FPGA PAC N3000 esimese 2300 sekundi jooksul. Intel FPGA PAC N3000 T-TC mehhanismi tõhusust tõstetakse esile testi segmendis (pärast 2300. sekundit), kus mõlema kaardi liidestele rakendatakse võrdne liikluskoormus. Sarnaselt alloleval joonisel vaadeldakse MPD arvutusi enne ja pärast kanali liikluse rakendamist. T-TC mehhanismi tõhusust tõstetakse esile pakettide viibimisaja kompenseerimisel, mis on pakettide latentsus FPGA tee kaudu 25G ja 40G MAC-ide vahel.

Keskmine tee viivitus (MPD)

Järgmisel joonisel on kujutatud Intel FPGA PAC N3000 hosti PTP4l alluva keskmist teeviivitust sisendliikluse korral (24 Gbps) koos T-TC toega ja ilma, G.8275.1 Profile.

Need joonised näitavad PTP4l orja servo algoritmi, TC viibimisaja korrigeerimise tõttu näeme keskmise tee viivituse arvutustes väikeseid erinevusi. Seetõttu väheneb viivituse kõikumiste mõju põhinihke lähendusele. Järgmises tabelis on loetletud PTP jõudluse statistiline analüüs, mis sisaldab põhinihke RMS-i ja standardhälvet, keskmise tee viivituse standardhälvet ning halvimal juhul põhinihet Intel FPGA PAC N3000 jaoks koos T-ga ja ilma selleta. TC tugi.

Statistilised üksikasjad PTP jõudluse kohta siseneva liikluse korral

Sisendliiklus (24 Gbps) G.8275.1 PTP Profile	Intel FPGA PAC N3000 koos T-TC-ga	Intel FPGA PAC N3000 ilma T-TCta
RMS	6.34 ns	40.5 ns
StdDev (abs(max) nihkest)	3.65 ns	15.5 ns
StdDev (MPD-st)	1.79 ns	18.1 ns
Maksimaalne nihe	34 ns	143 ns

TC-toega Intel FPGA PAC N3000 otsene võrdlus mitte-TC versiooniga
Näitab, et PTP jõudlus on 4x kuni 6x madalam võrreldes mis tahes statistilise näitajaga
mõõdikud (halvim juhtum, RMS või põhinihke standardhälve). Halvimal juhul
T-TC Intel FPGA PAC N8275.1 G.3000 PTP konfiguratsiooni põhinihe on 34
ns sisendliikluse tingimustes kanali ribalaiuse piiril (24.4 Gbps).

lperf3 liiklustest

Selles jaotises kirjeldatakse iperf3 liikluse võrdlustesti Intel FPGA PAC N3000 PTP jõudluse edasiseks hindamiseks. Tööriista iperf3 on kasutatud aktiivsete liiklustingimuste jäljendamiseks. Alloleval joonisel näidatud iperf3 liikluse etalonide võrgutopoloogia hõlmab kahe serveri ühendamist, millest igaüks kasutab DUT-kaarti (Intel FPGA PAC N3000 ja XXV710) Cisco Nexus 93180YC FX-lülitiga. Cisco lüliti toimib piirikellana (T-BC) kahe DUT PTP alluva ja Calnex Paragon-NEO Grandmasteri vahel.

Intel FPGA PAC N3000 lperf3 liiklustesti võrgu topoloogia

Igas DUT-hostis olev PTP4l väljund annab PTP jõudluse mõõtmised iga seadistuse alluva seadme jaoks (Intel FPGA PAC N3000 ja XXV710). Iperf3 liiklustesti puhul kehtivad kõikidele graafikutele ja jõudlusanalüüsile järgmised tingimused ja konfiguratsioonid.

• 17 Gbps liikluse koondribalaius (nii TCP kui ka UDP), kas väljumine või sisend või kahesuunaline Intel FPGA PAC N3000.
• PTP-pakettide IPv4 kapseldamine Cisco Nexus 93180YC-FX lüliti konfiguratsioonipiirangu tõttu.
• Cisco Nexus 8YC-FX lüliti konfiguratsioonipiirangu tõttu on PTP-sõnumite vahetuskiirus piiratud 93180 paketiga sekundis.

perf3 liiklustesti tulemus

Järgmine analüüs kajastab Intel FPGA PAC N3000 ja XXV710 kaartide jõudlust, mis mõlemad toimivad T-BC Cisco lüliti kaudu samaaegselt PTP orjade (T-TSC) võrguliidesekaardina Calnex Paragon NEO Grandmaster.

Järgmised joonised näitavad põhinihke ja MPD suurust aja jooksul kolme erineva liiklustesti puhul, kasutades Intel FPGA PAC N3000 koos T-TC ja XXV710 kaardiga. Mõlemal kaardil on kahesuunalisel liiklusel PTP4l jõudlusele suurim mõju. Liiklustestide kestused on 10 tundi pikad. Järgmistel joonistel tähistab graafiku saba ajahetke, kus liiklus peatub ja PTP põhinihke suurus langeb tühikäigu kanali tõttu madalale tasemele.

Intel FPGA PAC N3000 põhinihke suurus

Järgmisel joonisel on kujutatud TTC-ga Intel FPGA PAC N3000 keskmine viivitus sisend-, väljumis- ja kahesuunalise iperf3 liikluse korral.

Keskmine tee viivitus (MPD) Intel FPGA PAC N3000 jaoks

Järgmisel joonisel on kujutatud TTC-ga Intel FPGA PAC N3000 keskmine viivitus sisend-, väljumis- ja kahesuunalise iperf3 liikluse korral.

XXV710 põhinihke suurus

Järgmine joonis näitab põhinihke suurust XXV710 jaoks sisse-, väljumis- ja kahesuunalise iperf3 liikluse korral.

Keskmine tee viivitus (MPD) XXV710 jaoks

Järgmine joonis näitab XXV710 keskmist tee viivitust sisend-, väljumis- ja kahesuunalise iperf3 liikluse korral.

Intel FPGA PAC N3000 PTP jõudlusega seoses on halvimal juhul põhinihe mis tahes liiklustingimuste korral 90 ns. Inteli FPGA PAC N3000 põhinihke RMS on samade kahesuunaliste liiklustingimuste korral 5.6 korda parem kui XXV710 kaardi RMS.

	Intel FPGA PAC N3000			XXV710 kaart
	Sisendliiklus10G	Väljundliiklus 18G	Kahesuunaline liiklus18G	Sisendliiklus18G	Väljundliiklus 10G	Kahesuunaline liiklus18G
RMS	27.6 ns	14.2 ns	27.2 ns	93.96 ns	164.2 ns	154.7 ns
StdDev(abs(max) nihkest)	9.8 ns	8.7 ns	14.6 ns	61.2 ns	123.8 ns	100 ns
StdDev (MPD-st)	21.6 ns	9.2 ns	20.6 ns	55.58 ns	55.3 ns	75.9 ns
Maksimaalne nihe	84 ns	62 ns	90 ns	474 ns	1,106 ns	958 ns

Nimelt on Intel FPGA PAC N3000 põhinihke standardhälve väiksem,
vähemalt 5 korda väiksem kui XXV710 kaardil, tähendab, et kaardi PTP ligikaudne
Grandmasteri kell on vähem tundlik latentsusaja või müra kõikumiste suhtes liikluses
Intel FPGA PAC N3000.
Võrreldes IXIA liiklustesti tulemusega lk 5, on halvimal juhul
T-TC toega Intel FPGA PAC N3000 põhinihe näib suurem. Pealegi
Võrgu topoloogia ja kanalite ribalaiuste erinevused on tingitud Intelist
FPGA PAC N3000 on jäädvustatud G.8275.1 PTP pro allfile (16 Hz sünkroonimissagedus), samas
sõnumite sünkroonimiskiirus on sel juhul piiratud 8 paketiga sekundis.

Põhinihke võrdluse suurusjärk

Järgmine joonis näitab põhinihke võrdluse suurust kahesuunalise iperf3 liikluse korral.

Keskmise tee viivituse (MPD) võrdlus

Järgmine joonis näitab keskmise tee viivituse võrdlust kahesuunalise iperf3 liikluse korral.

Intel FPGA PAC N3000 paremat PTP jõudlust võrreldes kaardiga XXV710 toetab ka XXV710 ja Intel FPGA PAC N3000 arvutatud keskmise teeviivituse (MPD) ilmselt suurem kõrvalekalle igas sihtliikluse testis. ntampkahesuunaline iperf3 liiklus. Ignoreerige iga MPD korpuse keskmist väärtust, mis võib mitmel põhjusel erineda, näiteks erinevad Etherneti kaablid ja erinev südamiku latentsusaeg. Intel FPGA PAC N710 puhul ei esine XXV3000 kaardi puhul täheldatud erinevusi ja väärtusi.

RMS 8 järjestikuse põhinihke võrdlus

Järeldus

FPGA andmetee QSFP28 (25G MAC) ja Intel XL710 (40G MAC) vahel lisab muutuva paketi latentsusaja, mis mõjutab PTP-slave'i ligikaudset täpsust. Läbipaistva kella (T-TC) toe lisamine Intel FPGA PAC N3000 pehmesse FPGA-loogikasse kompenseerib seda paketi latentsust, lisades selle viibimisaja kapseldatud PTP-sõnumite parandusväljale. Tulemused kinnitavad, et T-TC mehhanism parandab PTP4l alamseadme täpsust.

Samuti näitab IXIA liiklustesti tulemus lk 5, et T-TC tugi FPGA andmeteel suurendab PTP jõudlust vähemalt 4 korda, võrreldes Intel FPGA PAC N3000-ga, millel puudub T-TC tugi. Inteli FPGA PAC N3000 koos T-TC-ga pakub halvimal juhul 53 ns põhinihet sisend-, väljumis- või kahesuunalise liikluskoormuse korral kanali mahu piiril (25 Gbps). Seega on T-TC toega Intel FPGA PAC N3000 PTP jõudlus nii täpsem kui ka vähem altid müramuutustele.

Lperf3 liiklustestis lk 10 võrreldakse lubatud T-TC-ga Intel FPGA PAC N3000 PTP jõudlust kaardiga XXV710. See test püüdis mõlema alamkella PTP4l andmed sisend- või väljumisliikluse all, mida vahetatakse Inteli FPGA PAC N3000 ja XXV710 kaardi kahe hosti vahel. Inteli FPGA PAC N3000 puhul täheldatud halvima juhtumi põhinihe on vähemalt 5 korda väiksem kui XXV710 kaardil. Samuti tõestab jäädvustatud nihkete standardhälve, et Intel FPGA PAC N3000 T-TC tugi võimaldab Grandmasteri kella sujuvamat lähendamist.

Intel FPGA PAC N3000 PTP jõudluse täiendavaks kinnitamiseks on võimalikud testimisvalikud järgmised:

• Valideerimine erinevate PTP pro allfiles ja sõnumite kiirus rohkem kui ühe Etherneti lingi jaoks.
• Lperf3 liiklustesti hindamine lk 10 täiustatud lülitiga, mis võimaldab suuremat PTP-sõnumite kiirust.
• T-SC funktsionaalsuse ja selle PTP ajastuse täpsuse hindamine G.8273.2 vastavustestimise alusel.

IEEE 1588 V2 testi dokumendi versioonide ajalugu

 

Dokument Versioon	Muudatused
2020.05.30	Esialgne vabastamine.

 

Dokumendid / Ressursid

Intel FPGA programmeeritav kiirenduskaart N3000 [pdfKasutusjuhend FPGA programmeeritav kiirenduskaart, N3000, programmeeritav kiirenduskaart N3000, FPGA programmeeritav kiirenduskaart N3000, FPGA, IEEE 1588 V2 test

Viited

• Kasutusjuhend